CN102800593B - 晶体管形成方法 - Google Patents

晶体管形成方法 Download PDF

Info

Publication number
CN102800593B
CN102800593B CN201110136713.7A CN201110136713A CN102800593B CN 102800593 B CN102800593 B CN 102800593B CN 201110136713 A CN201110136713 A CN 201110136713A CN 102800593 B CN102800593 B CN 102800593B
Authority
CN
China
Prior art keywords
substrate
grid structure
ion
region
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110136713.7A
Other languages
English (en)
Other versions
CN102800593A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110136713.7A priority Critical patent/CN102800593B/zh
Priority to US13/274,275 priority patent/US20120302026A1/en
Publication of CN102800593A publication Critical patent/CN102800593A/zh
Application granted granted Critical
Publication of CN102800593B publication Critical patent/CN102800593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种晶体管形成方法，包括：提供衬底；在所述衬底内形成阱区；在所述衬底表面形成栅极结构，所述栅极结构包括栅极氧化层及位于栅极氧化层表面的栅极；形成位于所述栅极结构两侧衬底内的源区和漏区；形成所述源区和漏区后，对所述衬底进行第一离子掺杂，以进行阈值电压调节。通过将阈值电压调节的第一离子注入在源/漏区后进行，降低第一离子注入前的热处理工艺对第一离子的扩散影响，使得大部分的第一离子分布于衬底表面附近，降低扩散至衬底内部的第一离子的浓度，减小所述源区/漏区与衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高器件性能。

Description

晶体管形成方法
技术领域
本发明涉及半导体领域，特别涉及晶体管形成方法。
背景技术
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。
现有技术提供了一种晶体管的形成方法。请参考图1至图3，为现有技术的晶体管的形成方法剖面结构示意图。
请参考图1，提供衬底01，对所述衬底01进行离子注入，并对其进行热处理，形成阱区001；对所述衬底01进行离子注入形成离子区002，所述离子区002位于衬底01表面，以进行阈值电压的调节；所述衬底01上形成栅极氧化层02和栅极03，所述栅极氧化层02和栅极03构成栅极结构。
接着，请参考图2，在栅极结构两侧的衬底01内形成轻掺杂区04，所述轻掺杂区04通过离子注入并热处理形成。
接着，请参考图3，在栅极结构两侧的衬底01上形成栅极结构的侧墙05。以所述侧墙05为掩膜，对所述衬底01进行源/漏区重掺杂注入(S/D)，并对其进行热处理，在栅极结构两侧的衬底100内形成源区/漏区06。
在公开号为CN101789447A的中国专利申请中可以发现更多关于现有形成晶体管的技术信息。
在实际中发现，现有方法形成的晶体管源/漏区和衬底间的结电容和结电流较高，晶体管的性能不理想。
发明内容
本发明解决的问题是提供了一种晶体管的形成方法，减小源区/漏区与衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高器件性能。
为解决上述问题，本发明提供了一种晶体管的形成方法，包括：
提供衬底；
在所述衬底内形成阱区；
在所述衬底表面形成栅极结构，所述栅极结构包括栅极氧化层及位于栅极氧化层表面的栅极；
形成位于所述栅极结构两侧衬底内的源区和漏区；
形成所述源区和漏区后，对所述衬底进行第一离子注入，以进行阈值电压调节。
可选的，所述第一离子注入包括：形成所述栅极结构及源区和漏区后，形成介质层，所述介质层覆盖所述源区和漏区的表面，且与所述栅极结构表面齐平；通过所述栅极结构及介质层，对所述衬底进行第一离子注入，进行阈值电压调节。
可选的，所述第一离子注入包括：形成所述栅极结构及源区和漏区后，形成介质层，所述介质层覆盖所述源区和漏区的表面，且与所述栅极结构的表面齐平；去除所述栅极或栅极结构以形成沟槽，所述沟槽暴露出栅极氧化层表面或位于栅极结构下方的衬底表面；对所述衬底进行第一离子注入，进行阈值电压调节。
可选的，对所述沟槽进行填充形成金属栅极结构。
可选的，若所述晶体管为NMOS晶体管，则所述第一离子为硼离子，注入能量范围为1Kev～12Kev，浓度范围为1E12～4E13atom/cm3，注入角度范围为0度～11度。
可选的，若所述晶体管为PMOS晶体管，所述第一离子为磷离子，注入能量范围为5Kev～25Kev，浓度范围为1E12～4E13atom/cm3，注入角度范围为0度～9度。
可选的，形成所述阱区包括：对所述衬底进行第二离子掺杂；对掺杂有第二离子的衬底进行热处理，形成阱区。
可选的，形成所述源区和漏区包括：对位于栅极结构两侧的衬底进行离子掺杂，并进行热处理，形成位于所述栅极结构两侧的源区和漏区。
可选的，形成所述源区和漏区包括：对位于栅极结构两侧的衬底进行第三离子掺杂，并进行热处理，形成位于所述栅极结构两侧的轻掺杂区；形成位于栅极结构两侧的侧墙；对位于侧墙两侧的衬底进行第四离子掺杂，并进行热处理，形成位于所述栅极结构两侧的重掺杂区，所述轻掺杂区和重掺杂区形成源区和漏区。
可选的，还包括对所述栅极结构两侧的衬底进行第五离子掺杂，并进行热处理，形成位于所述栅极结构两侧衬底内的口袋注入区。
与现有技术相比，本发明具有以下优点：
将阈值电压调节的第一离子注入在源/漏区后进行，降低第一离子注入前的热处理工艺对第一离子的扩散影响，使得大部分的第一离子分布于衬底表面附近，降低扩散至衬底内部的第一离子的浓度，减小所述源区或漏区与衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高器件性能。
进一步地，形成与栅极结构齐平的介质层，并通过所述介质层及栅极结构，对所述衬底进行第一离子注入，所述齐平的注入表面可以提高离子注入的标准性。
最后，对沟槽暴露的衬底进行第一离子注入，以进行阈值电压调节，降低用于第一离子的注入能量，并提高第一离子注入的精准度。
附图说明
图1～图3是现有技术的晶体管形成方法剖面结构示意图；
图4是本发明的一个实施例的晶体管形成方法流程示意图；
图5～图11是本发明一个实施例的晶体管形成方法剖面结构示意图。
具体实施方式
发明人发现，理论上，阈值电压调节的离子仅需要分布于栅极氧化层下方的衬底表面附近，但现有技术的阈值电压的离子注入在形成栅极结构及源区和漏区等工艺前进行，而形成栅极结构及源区和漏区等存在有高温环境或热处理工艺，会加强阈值电压调节的离子的扩散，使得离子向衬底内部扩散，增大源区/漏区与衬底之间的结电容，提高结漏电流，降低器件的运行速度及器件性能。
为了解决上述问题，发明人提供了一种晶体管的形成方法，包括：提供衬底；在所述衬底内形成阱区；在所述衬底表面形成栅极结构，所述栅极结构包括栅极氧化层及位于栅极氧化层表面的栅极；形成位于所述栅极结构两侧衬底内的源区和漏区；最后，对所述衬底进行第一离子注入，以阈值电压调节。
通过将阈值电压调节的第一离子注入在源/漏区后进行，降低第一离子注入前的热处理工艺对第一离子的扩散影响，使得大部分的第一离子分布于衬底表面附近，降低扩散至衬底内部的第一离子的浓度，减小所述源区或漏区与衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高器件性能。
下面将结合具体的实施例对本发明的技术方案进行详细的说明。
图4为本发明一个实施例的晶体管的形成方法流程示意图，包括：
执行步骤S1，提供衬底，对所述衬底进行第二离子掺杂，形成阱区；
执行步骤S2，在所述衬底表面形成栅极结构，所述栅极结构包括位于衬底表面的栅极氧化层及栅极；
执行步骤S3，对位于栅极结构两侧的衬底进行第三离子掺杂，形成轻掺杂源区/轻掺杂漏区；
执行步骤S4，形成位于栅极结构两侧的侧墙，对位于侧墙两侧的衬底进行第四离子掺杂，形成重掺杂源区/重掺杂漏区；
执行步骤S5，形成介质层，所述介质层覆盖所述衬底表面，且与所述栅极结构齐平；
执行步骤S6，通过所述介质层和栅极结构，对所述衬底进行第一离子掺杂，以进行阈值电压调节。
为了更好地说明本发明的技术方案，请参考图5～图11所示的本发明一个实施例的晶体管形成方法剖面结构示意图。
如图5所示，提供衬底100，并对所述衬底100进行第二离子掺杂，在所述衬底100内形成阱区110。若待形成的晶体管为NMOS晶体管，则所述第二离子类型为P型导电离子，如硼离子；若待形成的晶体管为PMOS晶体管，则所述第二离子类型为N型导电离子，如磷离子。
对所述衬底100进行第二离子掺杂后，还包括进行热处理，激活掺杂的第二离子，并恢复离子注入引起的衬底100内晶格损伤。所述热处理的温度范围为700～1500℃。
进一步地，所述衬底100内形成有用于晶体管器件间隔离的隔离结构120。
如图6所示，在所述衬底100表面形成栅极结构，所述栅极结构包括位于衬底表面的栅极氧化层210及位于所述栅极氧化层210表面的栅极220。包括：通过热氧化工艺，在所述衬底100表面形成栅极氧化层210，所述热氧化工艺可以在高温炉内执行，所述热氧化的温度范围为700～1500℃；在所述栅极氧化层210上沉积多晶硅层，形成栅极220。
如图7所示，以所述栅极结构为掩模，在所述栅极结构两侧的衬底100内进行第三离子掺杂，形成位于栅极结构两侧的轻掺杂源区/漏区310。若待形成的晶体管为NMOS晶体管，则所述第三离子类型为N型导电离子，如磷离子；若待形成的晶体管为PMOS晶体管，则所述第三离子类型为P型导电离子，如硼离子。
对所述栅极结构两侧的衬底100进行第三离子掺杂后，还包括进行热处理，激活掺杂的第三离子，并恢复离子注入引起的衬底100内晶格损伤。所述热处理的温度范围为700～1500℃。
进一步地，还包括对所述栅极结构两侧的衬底100进行第五离子掺杂，并进行热处理，形成位于所述栅极结构两侧衬底内的口袋注入区(未图示)。所述热处理的温度范围为700～1500℃。
如图8所示，形成侧墙230，所述侧墙230位于所述栅极结构的两侧。作为一个实施例，所述侧墙230为氧化硅-氮化硅-氧化硅的多层堆叠结构。
如图9所示，以所述侧墙230为掩模，在所述侧墙230两侧的衬底100内进行第四离子掺杂，形成位于栅极结构两侧的重掺杂源区/漏区320。所述轻掺杂源区/漏区310和重掺杂源区/漏区320构成源区/漏区。
若待形成的晶体管为NMOS晶体管，则所述第四离子类型为N型导电离子，如磷离子；若待形成的晶体管为PMOS晶体管，则所述第四离子类型为P型导电离子，如硼离子。
如图10所示，形成介质层400，所述介质层400覆盖栅极结构和衬底100表面，所述介质层400的表面与所述栅极结构表面齐平。所述介质层400可以为氧化硅、氮化硅之一或组合。
如图11所示，通过所述介质层400和栅极结构，对所述衬底100进行第一离子掺杂，以进行阈值电压调节。
若所述晶体管为NMOS晶体管，则所述第一离子为N型离子，如硼离子，注入能量范围为1Kev～12Kev，浓度范围为1E12～4E13atom/cm3，注入角度范围为0度～11度。所述注入角度为注入方向与衬底100所在平面的法线之间的夹角。
若所述晶体管为PMOS晶体管，所述第一离子为P型离子，如磷离子，注入能量范围为5Kev～25Kev，浓度范围为1E12～4E13atom/cm3，注入角度范围为0度～9度。所述注入角度为注入方向与衬底100所在平面的法线之间的夹角。
本实施例中，所述晶体管为PMOS晶体管，所述第一离子为磷离子，注入能量范围为10Kev，浓度约为1E13atom/cm3，注入角度为0度。
本实施例中，将阈值电压调节的第一离子注入在形成源/漏区后进行，降低第一离子注入前的热处理工艺对第一离子的扩散影响，所述第一离子注入之前的热处理工艺包括形成阱区110的热处理、形成源区/漏区，包括轻掺杂源区/漏区310和重掺杂源区/漏区320的热处理，及形成口袋注入区的热处理。进一步地，所述热处理还包括其他高温环境，如用于形成栅极氧化层210的高温炉管环境。
降低第一离子注入前的热处理工艺对第一离子的扩散影响，使得大部分的第一离子分布于衬底表面附近，降低扩散至衬底内部的第一离子的浓度，减小所述源区或漏区与衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高器件性能。
进一步地，形成与栅极结构齐平的介质层400，并通过所述介质层400及栅极结构，对所述衬底100进行第一离子注入，所述齐平的注入表面可以提高离子注入的标准性。
作为其他实施例，可以在形成介质层410后，去除所述栅极220以形成沟槽，所述沟槽暴露出栅极氧化层210表面；通过所述栅极氧化层210对所述衬底100进行第一离子注入，进行阈值电压调节。后续工艺中，还将对所述沟槽进行填充，形成如金属栅极结构等半导体结构。
进一步地，作为其他实施例，还可以在形成介质层410后，去除栅极结构以形成沟槽，所述沟槽暴露出位于栅极结构下方的衬底100表面；对所述衬底100进行第一离子注入，进行阈值电压调节。直接暴露出衬底可以避免离子注入对栅极氧化层的损伤。后续工艺中，还将对所述沟槽进行填充，形成如金属栅极结构等半导体结构。
以上去除栅极或栅极结构后进行第一离子注入，以进行阈值电压调节，可以降低用于第一离子的注入能量，并提高第一离子注入的精准度。
对于用于阈值电压调节的第一离子，可以对所述第一离子进行热处理以激活掺杂的第一离子，并恢复第一离子注入引起的衬底100内晶格损伤。其温度范围为400～500℃。
作为其他实施例，还可以通过后续工艺的热处理对其进行激活，后续工艺包括形成互连结构等。形成源/漏区等晶体管结构之后，进行的热处理工艺的温度一般较低，其温度范围为400～500℃。既可以激活掺杂的第一离子，并恢复第一离子注入引起的衬底100内晶格损伤。又不会较大的影响所述第一离子的扩散，进而避免第一离子扩散至衬底内部。
与现有技术相比，本发明具有以下优点：
将阈值电压调节的第一离子注入在形成源/漏区后进行，降低第一离子注入前的热处理工艺对第一离子的扩散影响，使得大部分的第一离子分布于衬底表面附近，降低扩散至衬底内部的第一离子的浓度，减小所述源区/漏区与衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高器件性能。
进一步地，形成与栅极结构齐平的介质层，并通过所述介质层及栅极结构，对所述衬底进行第一离子注入，所述齐平的注入表面可以提高离子注入的标准性。
最后，去除所述栅极或栅极结构形成沟槽，对沟槽暴露的衬底进行第一离子注入，以进行阈值电压调节，降低用于第一离子的注入能量，并提高第一离子注入的精准度。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (7)

1.一种晶体管形成方法，其特征在于，包括：
提供衬底；
在所述衬底内形成阱区，形成所述阱区包括：对所述衬底进行第二离子掺杂；对掺杂有第二离子的衬底进行第一热处理，形成阱区；
在所述衬底表面形成栅极结构，所述栅极结构包括栅极氧化层及位于栅极氧化层表面的栅极；
形成位于所述栅极结构两侧衬底内的源区和漏区，形成所述源区和漏区包括：对位于栅极结构两侧的衬底进行离子掺杂，并进行第二热处理，形成位于所述栅极结构两侧的源区和漏区；
对所述栅极结构两侧的衬底进行第五离子掺杂，并进行第三热处理，形成位于所述栅极结构两侧衬底内的口袋注入区；
形成所述源区和漏区且进行所述第一热处理、第二热处理、第三热处理之后，对所述衬底进行第一离子掺杂，以进行阈值电压调节。
2.如权利要求1所述的晶体管形成方法，其特征在于，所述第一离子掺杂包括：形成所述栅极结构、源区和漏区后，形成介质层，所述介质层覆盖所述源区和漏区的表面，且与所述栅极结构表面齐平；通过所述栅极结构及介质层，对所述衬底进行第一离子掺杂，进行阈值电压调节。
3.如权利要求1所述的晶体管形成方法，其特征在于，所述第一离子掺杂包括：形成所述栅极结构、源区和漏区后，形成介质层，所述介质层覆盖所述源区和漏区的表面，且与所述栅极结构的表面齐平；去除所述栅极或栅极结构以形成沟槽，所述沟槽暴露出栅极氧化层表面或位于栅极结构下方的衬底表面；对所述衬底进行第一离子掺杂，进行阈值电压调节。
4.如权利要求3所述的晶体管形成方法，其特征在于，对所述沟槽进行填充形成金属栅极结构。
5.如权利要求1所述的晶体管形成方法，其特征在于，若所述晶体管为NMOS晶体管，则所述第一离子为硼离子，注入能量范围为1Kev～12Kev，浓度范围为1E12～4E13atom/cm3，注入角度范围为0度～11度。
6.如权利要求1所述的晶体管形成方法，其特征在于，若所述晶体管为PMOS晶体管，所述第一离子为磷离子，注入能量范围为5Kev～25Kev，浓度范围为1E12～4E13atom/cm3，注入角度范围为0度～9度。
7.如权利要求1所述的晶体管形成方法，其特征在于，形成所述源区和漏区包括：对位于栅极结构两侧的衬底进行第三离子掺杂，并进行热处理，形成位于所述栅极结构两侧的轻掺杂区；形成位于栅极结构两侧的侧墙；对位于侧墙两侧的衬底进行第四离子掺杂，并进行热处理，形成位于所述栅极结构两侧的重掺杂区，所述轻掺杂区和重掺杂区形成源区和漏区。
CN201110136713.7A 2011-05-25 2011-05-25 晶体管形成方法 Active CN102800593B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110136713.7A CN102800593B (zh) 2011-05-25 2011-05-25 晶体管形成方法
US13/274,275 US20120302026A1 (en) 2011-05-25 2011-10-14 Method for forming a transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110136713.7A CN102800593B (zh) 2011-05-25 2011-05-25 晶体管形成方法

Publications (2)

Publication Number Publication Date
CN102800593A CN102800593A (zh) 2012-11-28
CN102800593B true CN102800593B (zh) 2016-03-16

Family

ID=47199663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110136713.7A Active CN102800593B (zh) 2011-05-25 2011-05-25 晶体管形成方法

Country Status (2)

Country Link
US (1) US20120302026A1 (zh)
CN (1) CN102800593B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105161405A (zh) * 2015-07-30 2015-12-16 上海华力微电子有限公司 一种改善器件电学性能的方法
CN107658321B (zh) * 2016-07-25 2019-12-27 南京威派视半导体技术有限公司 基于复合介质栅的双器件光敏探测单元、探测器及其方法
CN113838835B (zh) * 2021-09-08 2024-05-03 长鑫存储技术有限公司 测试结电容的版图结构及其设计方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877056A (en) * 1998-01-08 1999-03-02 Texas Instruments-Acer Incorporated Ultra-short channel recessed gate MOSFET with a buried contact
US6300201B1 (en) * 2000-03-13 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Method to form a high K dielectric gate insulator layer, a metal gate structure, and self-aligned channel regions, post source/drain formation
US6468852B1 (en) * 2001-08-03 2002-10-22 Micron Technology, Inc. Methods of forming field effect transistors; methods of forming DRAM circuitry
CN101728264A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 控制源/漏结电容的方法和pmos晶体管的形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4080718A (en) * 1976-12-14 1978-03-28 Smc Standard Microsystems Corporation Method of modifying electrical characteristics of MOS devices using ion implantation
US5171700A (en) * 1991-04-01 1992-12-15 Sgs-Thomson Microelectronics, Inc. Field effect transistor structure and method
US6395606B1 (en) * 1999-07-21 2002-05-28 Advanced Micro Devices, Inc. MOSFET with metal in gate for reduced gate resistance
JP3940565B2 (ja) * 2001-03-29 2007-07-04 株式会社東芝 半導体装置及びその製造方法
CN100576512C (zh) * 2006-12-22 2009-12-30 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877056A (en) * 1998-01-08 1999-03-02 Texas Instruments-Acer Incorporated Ultra-short channel recessed gate MOSFET with a buried contact
US6300201B1 (en) * 2000-03-13 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Method to form a high K dielectric gate insulator layer, a metal gate structure, and self-aligned channel regions, post source/drain formation
US6468852B1 (en) * 2001-08-03 2002-10-22 Micron Technology, Inc. Methods of forming field effect transistors; methods of forming DRAM circuitry
CN101728264A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 控制源/漏结电容的方法和pmos晶体管的形成方法

Also Published As

Publication number Publication date
US20120302026A1 (en) 2012-11-29
CN102800593A (zh) 2012-11-28

Similar Documents

Publication Publication Date Title
JP5125036B2 (ja) 半導体装置の製造方法
CN103187276B (zh) n型MOS场效应管及形成方法，半导体器件及形成方法
JP2009272423A (ja) 半導体装置及びその製造方法
US8753944B2 (en) Pocket counterdoping for gate-edge diode leakage reduction
CN101459082B (zh) Mos晶体管及其形成方法
CN102468178B (zh) 晶体管的制作方法
CN102054695B (zh) 提高半导体元器件的性能的方法
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
CN101740513B (zh) Mos晶体管及其制作方法
CN102800593B (zh) 晶体管形成方法
CN102044438B (zh) Mos晶体管及其制造方法
CN102468167B (zh) Mos晶体管及其制作方法
US20130026569A1 (en) Methods and apparatus related to hot carrier injection reliability improvement
CN101996885A (zh) Mos晶体管及其制作方法
CN102479709B (zh) 晶体管及其制作方法
CN101930924B (zh) Mos晶体管的制作方法
CN102468162B (zh) Nmos晶体管的制作方法
CN109524457B (zh) 半导体装置
CN104518024A (zh) 金属氧化物半导体元件及其制造方法
CN104425271A (zh) Mos晶体管及其形成方法
CN102623337B (zh) 晶体管及其制作方法
KR100209232B1 (ko) 반도체 장치의 전계효과트랜지스터 제조방법
CN101459081A (zh) Mos晶体管的形成方法
US20110070710A1 (en) Method for fabricating nor semiconductor memory structure
CN102446762B (zh) Mos晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant