CN102623337B - 晶体管及其制作方法 - Google Patents

晶体管及其制作方法 Download PDF

Info

Publication number
CN102623337B
CN102623337B CN201110031951.1A CN201110031951A CN102623337B CN 102623337 B CN102623337 B CN 102623337B CN 201110031951 A CN201110031951 A CN 201110031951A CN 102623337 B CN102623337 B CN 102623337B
Authority
CN
China
Prior art keywords
side wall
semiconductor substrate
wall
barrier layer
stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110031951.1A
Other languages
English (en)
Other versions
CN102623337A (zh
Inventor
赵猛
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110031951.1A priority Critical patent/CN102623337B/zh
Publication of CN102623337A publication Critical patent/CN102623337A/zh
Application granted granted Critical
Publication of CN102623337B publication Critical patent/CN102623337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种晶体管及其制作方法，包括：提供半导体衬底，所述半导体衬底表面形成有间隔层；在所述间隔层的侧面形成阻挡侧墙；在形成有阻挡侧墙的间隔层两侧的半导体衬底表面形成外延层，且外延层表面高于所述阻挡侧墙顶部；对半导体衬底进行第一离子注入，在所述阻挡侧墙的两侧半导体衬底内形成阻挡层，所述阻挡层的顶部不高于后续形成的源区和漏区的底部；在所述间隔层上方的外延层表面形成栅极结构；以所述栅极结构为掩膜，对形成有外延层的衬底进行第二离子注入，形成源区和漏区，所述源区和漏区位于阻挡侧墙两侧的外延层内。本发明改善了晶体管的短沟道效应，降低了源漏区和衬底间的结电容和结电流，改善了晶体管的性能。

Description

晶体管及其制作方法
技术领域
本发明涉及半导体领域，特别涉及晶体管及其制作方法。
背景技术
金属-氧化物-半导体(MOS)晶体管是半导体制造中的最基本器件，其广泛适用于各种集成电路中，根据主要载流子以及制造时的掺杂类型不同，分为NMOS和PMOS晶体管。
现有技术提供了一种晶体管的制作方法。请参考图1至图3，为现有技术的晶体管的制作方法剖面结构示意图。
请参考图1，提供半导体衬底01，所述半导体衬底01上形成栅极氧化层02和栅极03，所述栅极氧化层02和栅极03构成栅极结构。
接着，请参考图2，在栅极结构两侧的半导体衬底内形成轻掺杂区04，所述轻掺杂区04通过离子注入形成。
接着，请参考图3，在栅极结构两侧的半导体衬底01上形成栅极结构的侧墙05。以所述侧墙05为掩膜，对所述半导体衬底01进行源/漏区重掺杂注入(S/D)，在栅极结构两侧的半导体衬底100内形成源区/漏区06。
在公开号为CN101789447A的中国专利申请中可以发现更多关于现有技术的信息。
在实际中发现，现有方法制作的晶体管短沟道效应明显，源/漏区和半导体衬底间的结电容和结电流较高，晶体管的性能不理想。
发明内容
本发明解决的问题是提供了一种晶体管及其制作方法，所述方法改善了晶体管的短沟道效应，降低了源漏区和衬底间的结电容和结电流，改善了晶体管的性能。
为解决上述问题，本发明提供了一种晶体管的制作方法，包括：
提供半导体衬底，所述半导体衬底表面形成有间隔层，所述间隔层的材质与所述半导体衬底的材质相同；
在所述间隔层的侧面形成阻挡侧墙；
在阻挡侧墙两侧的半导体衬底表面形成外延层，且外延层覆盖间隔层，且外延层表面高于所述阻挡侧墙顶部；
对形成有外延层的半导体衬底进行第一离子注入，在所述阻挡侧墙的两侧半导体衬底内形成阻挡层；
在所述间隔层上方的外延层表面形成栅极结构；
以所述栅极结构为掩膜，对形成有外延层的衬底进行第二离子注入，形成源区和漏区，所述源区和漏区位于所述阻挡侧墙两侧的外延层内。
可选的，所述间隔层的高度范围为70nm～400nm，宽度范围为15nm～130nm。
可选的，所述外延层表面高出所述阻挡侧墙顶部的厚度范围为10～50纳米。
可选的，所述阻挡侧墙的材质为绝缘材质。
可选的，所述阻挡层的厚度范围为5～100埃。
可选的，所述阻挡侧墙的材质为绝缘材质。
可选的，所述阻挡侧墙的厚度范围为3～30纳米。
可选的，所述绝缘材质为氧化硅、氮化硅、碳化硅或氮氧化硅。
可选的，所述第一离子注入的第一离子为氧离子或者氮离子或者氧离子和氮离子的组合。
可选的，所述第一离子注入参数包括：离子注入能量范围为20kev～150kev，离子注入剂量范围为1e15～1e17，所述离子注入角度范围为0～10度。
可选的，所述第一离子注入后，还包括对所述半导体衬底进行退火，所述退火温度范围为900℃～1400℃，所述退火时间范围为10秒～100分钟。
本发明还提供一种晶体管，包括：
半导体衬底，所述半导体衬底表面形成有间隔层，所述间隔层的材质与所述半导体衬底的材质相同；
阻挡侧墙，位于所述间隔层的侧面；
外延层，覆盖所述阻挡侧墙两侧的半导体衬底表面，且所述外延层表面高于所述阻挡侧墙顶部；
栅极结构，位于所述间隔层上方的外延层表面；
源区，位于所述阻挡侧墙一侧的外延层内；
漏区，位于所述阻挡侧墙另一侧的外延层内；
阻挡层，位于阻挡侧墙两侧的半导体衬底内，且所述阻挡层的顶部不高于源区和漏区的底部。
可选的，所述间隔层的高度范围为70nm～400nm，宽度范围为15nm～130nm。
可选的，所述外延层表面高出所述阻挡侧墙顶部的厚度范围为10～50纳米。
可选的，所述阻挡侧墙的材质为绝缘材质。
可选的，所述阻挡层的厚度范围为5～100埃。
可选的，所述阻挡侧墙的材质为绝缘材质。
可选的，所述阻挡侧墙的厚度范围为3～30纳米。
可选的，所述绝缘材质为氧化硅、氮化硅、碳化硅或氮氧化硅。
与现有技术相比，本发明具有以下优点：
首先提供形成有间隔层的半导体衬底，在所述间隔层侧面形成阻挡侧墙，所述阻挡侧墙将形成在阻挡侧墙两侧的源区和漏区隔离，从而所述阻挡侧墙可以防止源区和漏区的掺杂离子横向扩散，以改善晶体管的短沟道效应，进一步地，可以对源区和漏区进行更高的掺杂，以降低器件工作的电阻，提高晶体管的工作速度；
进一步地，由于所述源区和漏区位于阻挡层上方的外延层内，通过阻挡层对源区、漏区和半导体衬底两两进行隔离，从而减小了所述源区和漏区与半导体衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高晶体管的性能。
附图说明
图1～图3是现有技术的晶体管制作方法剖面结构示意图；
图4是本发明的晶体管制作方法流程示意图；
图5～图13是本发明一个实施例的晶体管制作方法剖面结构示意图。
具体实施方式
现有方法制作的晶体管的短沟道效应明显，器件的性能不理想。随着半导体工艺的发展，超浅结技术应用于制作源区和漏区，源区和漏区之间的离子横向扩散更加严重，从而使得所述的短沟道效应更加明显，并且源区和漏区与半导体衬底存在较大的结电容和结漏电流，从而降低了器件的响应速度，影响了器件的性能。
为了解决上述问题，发明人提出一种晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底表面形成有间隔层，所述间隔层的材质与所述半导体衬底的材质相同；在所述间隔层的侧面形成阻挡侧墙；在形成有阻挡侧墙的间隔层两侧的半导体衬底表面形成外延层，且外延层表面高于所述阻挡侧墙顶部；对形成有外延层的半导体衬底进行第一离子注入，在所述阻挡侧墙的两侧半导体衬底内形成阻挡层；在所述间隔层上方的外延层表面形成栅极结构；以所述栅极结构为掩膜，对形成有外延层的衬底进行第二离子注入，形成源区和漏区，所述源区和漏区位于所述阻挡侧墙两侧的外延层内。
本发明通过在所述间隔层侧面形成阻挡侧墙，所述阻挡侧墙将形成在阻挡侧墙两侧的源区和漏区隔离，从而所述阻挡侧墙可以防止源区和漏区的掺杂离子横向扩散，以改善晶体管的短沟道效应，进一步地，可以对源区和漏区进行更高的掺杂，以降低器件工作的电阻，提高器件工作速度；由于所述源区和漏区位于阻挡层上方的外延层内，通过阻挡层对源区、漏区和半导体衬底两两进行隔离，从而减小了所述源区和漏区与半导体衬底之间的结电容，减小了结漏电流，提高了器件的性能。
请参考图4所示的本发明的晶体管制作方法流程示意图，所述方法包括：
步骤S1，提供半导体衬底，所述半导体衬底表面形成有间隔层，所述间隔层的材质与所述半导体衬底的材质相同；
步骤S2，在所述间隔层的侧面形成阻挡侧墙；
步骤S3，在形成有阻挡侧墙的间隔层两侧的半导体衬底表面形成外延层，所述外延层覆盖所述间隔层，且外延层表面高于所述阻挡侧墙顶部；
步骤S4，在所述外延层表面形成光刻胶层，以所述光刻胶层为掩膜，对形成有外延层的半导体衬底进行第一离子注入，在所述阻挡侧墙的两侧半导体衬底内形成阻挡层；
步骤S5，对形成有外延硅的半导体衬底进行退火；
步骤S6，去除光刻胶层，在所述间隔层上方的外延层表面形成栅极结构；
步骤S7，以所述栅极结构为掩膜，对形成有外延层的半导体衬底进行第二离子注入，形成源区和漏区，所述源区和漏区位于所述阻挡侧墙两侧。
下面将结合具体的实施例对本发明的技术方案进行详细的说明。
为了更好地说明，本发明的技术方案，请参考图5～图13所示的本发明一个实施例的晶体管制作方法剖面结构示意图。
首先，请参考图5，提供半导体衬底100，并通过介质层(未图示)进行晶体管之间的隔离，所述介质层为氧化硅。
所述半导体衬底100内形成有间隔层101，所述间隔层101的材质与所述半导体衬底100的材质相同。所述间隔层101的高度范围为70nm～400nm，宽度范围为15nm～130nm。
作为一个实施例，所述半导体衬底100的材质为硅。在其他的实施例中，所述半导体衬底100的材质还可以为锗、锗硅等其他半导体材质。
作为一个实施例，所述间隔层101通过刻蚀半导体衬底形成。具体地，所述间隔层101的制作方法包括：
提供半导体衬底100；
图案化所述半导体衬底100，在半导体衬底100表面形成间隔层101。
作为其他的实施例，所述间隔层101的制作方法还可以为：
提供半导体衬底100；
在所述半导体衬底100的表面形成外延层，所述外延层材料与半导体衬底100材料相同；
图案化刻蚀所述外延层，形成所述间隔层101。
然后，请参考图6，在所述间隔层101的两侧形成阻挡侧墙102。所述阻挡侧墙102的材质为绝缘材质，所述绝缘材质为氧化硅、氮化硅、碳化硅或氮氧化硅。作为优选的实施例，所述绝缘材质为氧化硅和氮化硅的组合。所述阻挡侧墙102的厚度范围为3～30纳米。
其中，本图示出的阻挡侧墙102的高度与所述间隔层101的高度齐平，作为其他实施例，所述阻挡侧墙102的高度可以略低于所述间隔层101。
所述阻挡侧墙102的形成方法可以参考现有技术中在栅极两侧形成侧墙的工艺，作为一个实施例，可以为如下工艺：采用原位蒸汽生成(situstream-generated，ISSG)或者是快速热处理(RTO)，在间隔层101的侧面形成基础氧化层，所述形成的温度范围为700～1100℃；在氮气环境中对基础氧化层进行去耦等离子氮处理(decoupled plasma nitridation，DPN)；对去耦等离子氮处理后的基础氧化层进行退火处理，形成阻挡侧墙102。
如图7所示，对位于所述阻挡侧墙102两侧的衬底100表面形成外延层110，所述外延硅层110的厚度范围为0.1～0.2微米。所述外延层110覆盖所述间隔层101和阻挡侧墙102，且外延层110表面高于所述阻挡侧墙102的顶部。所述外延层110的材质、晶向和电阻率与所述半导体衬底100基本相同。作为一个实施例，所述外延层110利用外延工艺制作。所述外延工艺与现有的外延工艺相同，作为本领域技术人员的公知技术，在此不做详细地说明。
具体地，所述外延层110表面高出所述阻挡侧墙102顶部的厚度范围可以为10～50纳米。位于所述阻挡侧墙102上方的外延层110的部分可以使得后续形成的源漏区之间能够形成沟道区。
如图8所示，在外延层110表面上形成图案化后的光刻胶层120，所述图案化后的光刻胶层120的宽度与阻挡侧墙102和间隔层101的宽度之和相等。
如图9所示，以所述光刻胶层120为掩模，对所述半导体衬底100进行第一离子注入，在所述半导体衬底100内形成阻挡层103。所述阻挡层103的材质为绝缘材质，所述绝缘材质为氧化硅、氮化硅、碳化硅或氮氧化硅。作为优选的实施例，所述绝缘材质为氮氧化硅。所述阻挡层103的厚度范围为5～100埃。所述阻挡层103的宽度为0.1～1.0微米。
所述阻挡层103用于对源区、漏区和半导体衬底两两进行隔离，同时为了避免引入所述阻挡层103对半导体器件的源区或漏区本身的导电性能造成影响，所以所述阻挡层103的顶部不高于后续形成的源区和漏区的底部。本实施例中，所述阻挡层103的顶部与所述阻挡侧墙102的底部一致。即所述阻挡层103距离所述外延层110表面的高度范围为外延层110的厚度，即为0.1～0.2微米。若所述阻挡层103过浅，则会导致硅表面被氧化，影响晶体管的电学性能；若所述阻挡层103所形成的位置过深，则会导致晶体管漏电流增大。
较佳的，所述阻挡层103靠近所述阻挡侧墙102的一端与阻挡侧墙102相接，更好使得阻挡层103用于对源区、漏区和半导体衬底两两进行隔离。
具体地，所述第一离子注入的第一离子为氧离子或者氮离子或者氧离子和氮离子的组合，所述第一离子注入参数包括：离子注入能量范围为20kev～150kev，离子注入剂量范围为1e15～1e17，所述离子注入角度范围为0～10度。可以通过控制离子注入的上述参数，使得形成的阻挡层103形成在预先设定的半导体衬底100内部的位置。作为一个实施例，当注入深度为200nm时，注入的第一离子为氧离子，所述氧离子的剂量范围为1e16～1e17，离子注入能量为100kev。
后续形成的源区和漏区将位于阻挡层103上方的外延层110内，通过阻挡层103对源区、漏区和半导体衬底两两进行隔离，从而减小了所述源区和漏区与半导体衬底之间的结电容，减小了结漏电流，提高了器件的性能。
如图10所示，去除位于外延层110表面上的光刻胶层，并对所述半导体衬底100进行退火，激活注入的第一离子，利于阻挡层103的形成。所述退火温度范围为900℃～1400℃，所述退火时间范围为10秒～100分钟。
如图11所示，在所述外延层110表面形成栅极氧化层211及位于所述栅极氧化层211上的栅极212。
如图12所示，以所述栅极氧化层211上的栅极212为掩膜，进行第二离子注入，在所述栅极212两侧的外延层110内形成轻掺杂源区221和轻掺杂漏区231，形成所述轻掺杂源区221和轻掺杂漏区231的离子注入的参数与现有的形成轻掺杂区的离子注入的参数相同，作为本领域技术人员的公知技术，在此不做详细地说明。
然后，请参考图13，在所述栅极212和栅极氧化层211两侧的外延层110的表面形成侧墙213，所述侧墙213与所述栅极212和栅极氧化层211构成栅极结构。
所述侧墙213的材质为绝缘材质，所述侧墙213的制作方法与现有技术相同，作为本领域技术人员的公知技术，在此不做详细地说明。
接着，请继续参考图13，在所述栅极结构两侧的外延层110内形成源区222和漏区232，所述源区222和漏区232位于所述阻挡侧墙102的两侧的外延层110内。所述源区222和漏区232的制作方法利用现有的源/漏离子注入形成(SD implant)。
由于位于所述阻挡侧墙102上方的外延层110的厚度范围为10～50纳米，所述外延层110作为晶体管的沟道区，为后续形成的源区和漏区之间的导电沟道。在位于所述阻挡侧墙102上方的外延层110的厚度为上述数值范围内，可以保证晶体管的正常工作，并且所述阻挡侧墙102可以有效阻止源区222和漏区232之间的掺杂离子通过所述阻挡侧墙102所在位置扩散，有利于改善短沟道效应，进一步地，可以对源区222和漏区232进行更高的掺杂，以降低器件工作的电阻，提高器件工作速度。
进一步地，由于所述外延层110下方形成有阻挡层103，所述阻挡层103可以将源区222和漏区232与下方的半导体衬底100隔离，减小所述源区222和漏区232与下方的半导体衬底100之间形成结电容。
经过上述步骤，形成的晶体管请参考图13，所述晶体管包括：
半导体衬底100，所述半导体衬底100表面形成有间隔层101，所述间隔层101的材质与所述半导体衬底100的材质相同；
阻挡侧墙102，位于所述间隔层101的侧面；
外延层110，覆盖所述阻挡侧墙102两侧的半导体衬底100表面，且所述外延层110表面高于所述阻挡侧墙102顶部；
栅极结构，包括依次位于衬底100上的栅极氧化层211与所述栅极212，及位于栅极氧化层211与所述栅极212两侧的侧墙213，所述栅极结构位于所述间隔层101上方的外延层110表面；
轻掺杂区源区221和源区222，位于所述阻挡侧墙102一侧的外延层110内；
轻掺杂区漏区231和漏区232，位于所述阻挡侧墙102另一侧的外延层内；
阻挡层103，位于阻挡侧墙102两侧的半导体衬底100内，且所述阻挡层103的顶部不高于源区222和漏区232的底部。
作为一个实施例，所述阻挡层103的材质为绝缘材质，其厚度范围为5～100埃。所述阻挡层103的材质可以为氧化硅、氮化硅、碳化硅或氮氧化硅，优选为氧化硅。
所述阻挡侧墙102的材质为绝缘材质，其厚度范围为3～30纳米，所述阻挡侧墙102的材质可以为氧化硅、氮化硅、碳化硅或氮氧化硅。
所述外延层110的材质、晶向和电阻率与所述半导体衬底100的材质、晶向和电阻率基本相同。
请参考图13，作为一个实施例，所述间隔层101的高度范围为70nm～400nm，宽度范围为15nm～130nm。为了保证晶体管能够正常工作，所述阻挡侧墙102上方的外延层110的厚度应为10～50纳米，在上述的厚度范围内，所述阻挡侧墙102可以有效防止相邻的源区222和漏区232的掺杂离子的扩散，从而可以改善晶体管的短沟道效应。
进一步地，由于所述外延层110下方形成有阻挡层103，所述阻挡层103可以将源区222和漏区232与下方的半导体衬底100隔离，减小所述源区222和漏区232与下方的半导体衬底100之间形成结电容。
与现有技术相比，本发明具有以下优点：
首先提供形成有间隔层的半导体衬底，在所述间隔层侧面形成阻挡侧墙，所述阻挡侧墙将形成在阻挡侧墙两侧的源区和漏区隔离，从而所述阻挡侧墙可以防止源区和漏区的掺杂离子横向扩散，以改善晶体管的短沟道效应，进一步地，可以对源区和漏区进行更高的掺杂，以降低器件工作的电阻，提高器件工作速度；
进一步地，由于所述源区和漏区位于阻挡层上方的外延层内，通过阻挡层对源区、漏区和半导体衬底两两进行隔离，从而减小了所述源区和漏区与半导体衬底之间的结电容，减小了结漏电流，提高器件的运行速度，进而提高器件的性能。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种晶体管的制作方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有间隔层，所述间隔层的材质与所述半导体衬底的材质相同；
在所述间隔层的侧面形成阻挡侧墙；
在阻挡侧墙两侧的半导体衬底表面形成外延层，且外延层覆盖间隔层，且外延层表面高于所述阻挡侧墙顶部；
对形成有外延层的半导体衬底进行第一离子注入，在所述阻挡侧墙的两侧半导体衬底内形成阻挡层，所述阻挡层的顶部与所述阻挡侧墙的底部一致，所述阻挡层的宽度为0.1～1.0微米；
在所述间隔层上方的外延层表面形成栅极结构；
以所述栅极结构为掩膜，对形成有外延层的衬底进行第二离子注入，形成源区和漏区，所述源区和漏区位于所述阻挡侧墙两侧的外延层内。
2.如权利要求1所述的晶体管的制作方法，其特征在于，所述间隔层的高度范围为70nm～400nm，宽度范围为15nm～130nm。
3.如权利要求2所述的晶体管的制作方法，其特征在于，所述外延层表面高出所述阻挡侧墙顶部的厚度范围为10～50纳米。
4.如权利要求1所述的晶体管的制作方法，其特征在于，所述阻挡层的材质为绝缘材质。
5.如权利要求4所述的晶体管的制作方法，其特征在于，所述阻挡层的厚度范围为5～100埃。
6.如权利要求1所述的晶体管的制作方法，其特征在于，所述阻挡侧墙的材质为绝缘材质。
7.如权利要求6所述的晶体管的制作方法，其特征在于，所述阻挡侧墙的厚度范围为3～30纳米。
8.如权利要求4或6所述的晶体管的制作方法，其特征在于，所述绝缘材质为氧化硅、氮化硅、碳化硅或氮氧化硅。
9.如权利要求1所述的晶体管的制作方法，其特征在于，所述第一离子注入的第一离子为氧离子或者氮离子或者氧离子和氮离子的组合。
10.如权利要求9所述的晶体管的制作方法，其特征在于，所述第一离子注入参数包括：离子注入能量范围为20kev～150kev，离子注入剂量范围为1e15～1e17，所述离子注入角度范围为0～10度。
11.如权利要求10所述的晶体管的制作方法，其特征在于，所述第一离子注入后，还包括对所述半导体衬底进行退火，所述退火温度范围为900℃～1400℃，所述退火时间范围为10秒～100分钟。
12.一种晶体管，其特征在于，包括：
半导体衬底，所述半导体衬底表面形成有间隔层，所述间隔层的材质与所述半导体衬底的材质相同；
阻挡侧墙，位于所述间隔层的侧面；
外延层，覆盖所述阻挡侧墙两侧的半导体衬底表面，且所述外延层表面高于所述阻挡侧墙顶部；
栅极结构，位于所述间隔层上方的外延层表面；
源区，位于所述阻挡侧墙一侧的外延层内；
漏区，位于所述阻挡侧墙另一侧的外延层内；
阻挡层，位于阻挡侧墙两侧的半导体衬底内，且所述阻挡层的顶部不高于源区和漏区的底部，所述阻挡层的顶部与所述阻挡侧墙的底部一致，所述阻挡层的宽度为0.1～1.0微米。
13.如权利要求12所述的晶体管，其特征在于，所述间隔层的高度范围为70nm～400nm，宽度范围为15nm～130nm。
14.如权利要求13所述的晶体管，其特征在于，所述外延层表面高出所述阻挡侧墙顶部的厚度范围为10～50纳米。
15.如权利要求12所述的晶体管，其特征在于，所述阻挡层的材质为绝缘材质。
16.如权利要求15所述的晶体管，其特征在于，所述阻挡层的厚度范围为5～100埃。
17.如权利要求12所述的晶体管，其特征在于，所述阻挡侧墙的材质为绝缘材质。
18.如权利要求17所述的晶体管，其特征在于，所述阻挡侧墙的厚度范围为3～30纳米。
19.如权利要求15或17所述的晶体管，其特征在于，所述绝缘材质为氧化硅、氮化硅、碳化硅或氮氧化硅。
CN201110031951.1A 2011-01-30 2011-01-30 晶体管及其制作方法 Active CN102623337B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110031951.1A CN102623337B (zh) 2011-01-30 2011-01-30 晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110031951.1A CN102623337B (zh) 2011-01-30 2011-01-30 晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN102623337A CN102623337A (zh) 2012-08-01
CN102623337B true CN102623337B (zh) 2014-12-03

Family

ID=46563179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110031951.1A Active CN102623337B (zh) 2011-01-30 2011-01-30 晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN102623337B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3094293B2 (ja) * 1998-05-06 2000-10-03 エルジイ・セミコン・カンパニイ・リミテッド 半導体デバイスの製造方法
US6326665B1 (en) * 1998-02-04 2001-12-04 Hyundai Electronics Industries Co., Ltd. Semiconductor device with insulating films
US7271453B2 (en) * 2004-09-20 2007-09-18 International Business Machines Corporation Buried biasing wells in FETS
CN101740393A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法及半导体器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100886708B1 (ko) * 2007-07-03 2009-03-04 주식회사 하이닉스반도체 Ｓｏｉ 소자 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326665B1 (en) * 1998-02-04 2001-12-04 Hyundai Electronics Industries Co., Ltd. Semiconductor device with insulating films
JP3094293B2 (ja) * 1998-05-06 2000-10-03 エルジイ・セミコン・カンパニイ・リミテッド 半導体デバイスの製造方法
US7271453B2 (en) * 2004-09-20 2007-09-18 International Business Machines Corporation Buried biasing wells in FETS
CN101740393A (zh) * 2008-11-27 2010-06-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法及半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特许第3094293号B2 2000.10.03 *

Also Published As

Publication number Publication date
CN102623337A (zh) 2012-08-01

Similar Documents

Publication Publication Date Title
US7192816B2 (en) Self-aligned body tie for a partially depleted SOI device structure
EP0495650B1 (en) Method of fabricating field-effect transistor
US8889022B2 (en) Methods of forming asymmetric spacers on various structures on integrated circuit products
US20140021545A1 (en) Pocket counterdoping for gate-edge diode leakage reduction
US9735012B2 (en) Short-channel nFET device
US20150200270A1 (en) Field effect transistors for high-performance and low-power applications
CN102074476B (zh) Nmos晶体管的形成方法
US6362062B1 (en) Disposable sidewall spacer process for integrated circuits
EP1275147B1 (en) Method of manufacturing a semiconductor device
US20180047831A1 (en) Semiconductor structure and fabrication method thereof
US7566630B2 (en) Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same
US20050098818A1 (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
CN107799418A (zh) 半导体结构及其形成方法
US8962414B1 (en) Reduced spacer thickness in semiconductor device fabrication
CN102800593B (zh) 晶体管形成方法
CN102623337B (zh) 晶体管及其制作方法
CN101996885A (zh) Mos晶体管及其制作方法
US20080286920A1 (en) Method for manufacturing semiconductor device
KR100897821B1 (ko) 반도체 소자 제조 방법
US20050153498A1 (en) Method of manufacturing p-channel MOS transistor and CMOS transistor
KR100835519B1 (ko) 반도체 소자의 제조 방법
US6617219B1 (en) Semiconductor device and method for lowering miller capacitance by modifying source/drain extensions for high speed microprocessors
KR100799020B1 (ko) 반도체 메모리 소자의 제조방법
US20120309182A1 (en) Method of Forming Sidewall Spacers Having Different Widths Using a Non-Conformal Deposition Process
KR100641539B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant