KR100641539B1 - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100641539B1
KR100641539B1 KR1020050081627A KR20050081627A KR100641539B1 KR 100641539 B1 KR100641539 B1 KR 100641539B1 KR 1020050081627 A KR1020050081627 A KR 1020050081627A KR 20050081627 A KR20050081627 A KR 20050081627A KR 100641539 B1 KR100641539 B1 KR 100641539B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
region
gate electrode
impurity ions
spacer
Prior art date
Application number
KR1020050081627A
Other languages
English (en)
Inventor
김학동
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050081627A priority Critical patent/KR100641539B1/ko
Application granted granted Critical
Publication of KR100641539B1 publication Critical patent/KR100641539B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 성능을 향상하는 것으로서, 소스 영역 및 드레인 영역이 형성되어 있는 반도체 기판, 소스 영역 및 드레인 영역 사이의 반도체 기판 위에 형성되어 있는 게이트 절연막, 게이트 절연막 위에 형성되어 있는 게이트 전극, 게이트 절연막 및 게이트 전극 측면에 형성되어 있는 스페이서, 소스 영역, 드레인 영역 및 스페이서에 대응하는 위치의 반도체 기판 표면에는 형성되어 있는 탄소막, 스페이서 에 대응하는 위치의 반도체 기판에 형성되어 있는 저농도 도핑 영역, 그리고 저농도 도핑 영역의 일측에 형성되어 있는 확산 방지 영역을 포함한다. 이와 같이, 탄소막을 게이트 전극이 형성된 영역을 제외한 반도체 기판의 표면에 형성함으로써 저농도 도핑 영역에 주입된 불순물 이온이 게이트 전극 아래까지 확산되는 것을 최소화한다. 따라서, 탄소막은 반도체 소자에 전압 인가시 게이트 전극 아래의 채널 영역의 표면을 따라 불순물 이온의 흐름이 급격히 증가하는 것을 제어함으로써 문턱 전압이 낮아지는 것을 방지하고, 단채널 효과에 의한 펀치쓰루를 방지한다.
트랜지스터, 실리사이드, 에피텍셜

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 도면이다.
도 2 내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 소자는 LOCOS(local oxidation of silicon) 또는 STI(swallow trench isolation) 소자 분리 방법에 의해 정의되는 소자 영역에 게이트, 소스 및 드레인으로 이루어진 트랜지스터를 구비하고 있다.
이와 같은 반도체 소자의 트랜지스터를 제조하는 방법에 관해 설명한다.
우선, 반도체 기판 위에 게이트 절연막을 형성하고, 그 위에 폴리 실리콘(poly silicon) 층을 증착한다. 여기서, STI는 반도체 기판에 형성된 소자를 전기적으로 격리 시킴으로써 소자간의 오동작을 방지한다.
이어, 게이트 절연막 및 폴리 실리콘층은 사진 식각하여, 게이트 전극을 형 성한다.
그 다음, 게이트 전극을 마스크로 삼아 반도체 기판 위에 이온 주입 장치를사용하여 불순물 이온을 고농도로 주입하고, 어닐링(annealing) 공정을 하여 게이트 전극의 양측으로 노출되는 반도체 기판의 활성 영역에 소스 및 드레인 접합영역을 형성한다.
다음, 반도체 기판 상부 구조 전면에 금속막을 적층한 후, 소정의 온도로 열처리하여 금속 실리사이드(silicide)를 형성한다.
한편, 반도체 소자가 고집적화 됨에 따라 게이트 전극 아래 영역에 만들어지며 소스 영역과 드레인 영역 사이에 위치하는 채널 영역이 좁아진다. . 이에 따라, 반도체 소자의 문턱 전압이 급격히 감소하여 성능이 저하된다.
따라서, 본 발명의 기술적 과제는 반도체 소자의 성능을 향상시키는 것이다.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로서 소스 영역 및 드레인 영역이 형성되어 있는 반도체 기판, 상기 소스 영역 및 상기 드레인 영역 사이의 반도체 기판 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 게이트 전극, 상기 게이트 절연막 및 상기 게이트 전극 측면에 형성되어 있는 스페이서, 상기 소스 영역, 상기 드레인 영역 및 상기 스페이서에 대응하는 위치의 상기 반도체 기판 표면에는 형성되어 있는 탄소막, 상기 스페이서 에 대응하는 위치의 상기 반도체 기판에 형성되어 있는 저농도 도핑 영역, 그리고 상기 저 농도 도핑 영역의 일측에 형성되어 있는 확산 방지 영역을 포함한다.
반도체 기판 위에 게이트 절연막 및 게이트 전극을 형성하는 단계, 상기 반도체 기판에 소정의 각도로 불순물 이온을 주입하여 확산 방지 영역을 형성하는 단계, 상기 게이트 전극을 마스크로 하여 상기 반도체 기판 표면에 탄소를 주입하는 단계, 상기 반도체 기판에 저농도 도핑 영역을 형성하는 단계, 상기 게이트 절연막 및 상기 게이트 전극 측면에 스페이서를 형성하는 단계, 상기 반도체 기판에 소스 및 드레인 영역을 형성하는 단계, 상기 반도체 기판을 급속 열처리하여 상기 소스 영역, 상기 드레인 영역 및상기 저농도 도핑 영역을 활성화하고 상기 탄소를 탄소막으로 변화시키는 단계를 포함한다.
상기 불순물 이온은 p형 불순물 이온이고, 상기 불순물 이온은 2~20keV의 에너지로 주입할 수 있다.
상기 탄소는 1~20keV의 에너지로 주입할 수 있다.
상기 급속 열처리는 900~1,100℃의 질소 분위기에서 10~30초 동안 진행할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였 다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 내지 도 4를 참고로 하여 반도체 소자 및 그 제조 방법에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 반도체 소자의 도면이고, 도 2 내지 도 4는 본 발명의 한 실시예에 따른 반도체 소자의 제조 방법을 제조 단계별로 도시한 도면이다.
우선, 도 1을 참고로 하여 반도체 소자의 구조에 대하여 상세히 설명한다.
도 1에 도시한 바와 같이, 반도체 기판(1) 위에 게이트 절연막(2) 및 게이트 전극(3)이 차례로 형성되어 있고, 게이트 절연막(2) 및 게이트 전극(3) 측면에 스페이서(8)가 형성되어 있다. 반도체 기판(1) 중 게이트 전극(3) 및 스페이서(8)로 가려진 영역을 제외한 영역에 소스 및 드레인 영역(7a, 7b)이 형성되어 있고, 소스 및 드레인 영역(7a, 7b) 및 스페이서(8)에 대응하는 반도체 기판(1) 표면에는 탄소막(9a, 9b)이 형성되어 있다. 그리고 스페이서(8) 아래 영역에는 저농도 도핑 영역(6a, 6b)이 형성되어 있고, 게이트 전극(3)의 가장자리 영역 아래에는 확산 방지 영역(4a, 4b)이 형성되어 있다. 이때, 소스 영역(7a), 드레인 영역(7b) 및 저농도 도핑 영역(6a, 6b)에는 붕소(B) 불순물 이온과 같은 p형 불순물 이온이 주입되어 있고, 확산 방지 영역(4a, 4b)에는 비소(As) 불순물 이온과 같은 n형 불순물 이온 이 주입되어 있다.
다음으로, 도 2 내지 도 4를 참고로 하여 반도체 소자의 제조 방법에 대하여 상세하게 설명한다.
도 2에 도시한 바와 같이, 반도체 기판(1) 위에 게이트 절연막(2) 및 게이트 전극(3)을 형성한다. 그리고 게이트 전극(3)을 마스크로 하여 반도체 기판(1) 위에 소정의 각도를 가지고 불순물 이온을 주입하여 확산 방지 영역(4a, 4b)을 형성한다. 이때, 비소(As)와 같은 n형 불순물 이온을 10~50keV의 에너지로 약 20~40ㅀ정도의 각도로 주입함으로써 게이트 전극(3)의 가장 자리 영역 아래에까지 확산 방지 영역(4a, 4b)이 형성되도록 한다.
다음, 도 3에 도시한 바와 같이, 게이트 전극(3)을 마스크로 하여 반도체 기판(1)의 표면에 탄소(C)를 고농도로 주입(5a, 5b)한다. 이때, 탄소는 1~20keV의 에너지로 주입한다.
이어, 도 4에 도시한 바와 같이, 반도체 기판(1) 위에 게이트 전극(3)을 마스크로 하여 불순물 이온을 저농도로 주입하여 저농도 도핑 영역(6a, 6b)을 형성한다. 이때, 불순물 이온은 붕소(B) 불순물 이온과 같은 p형 불순물 이온이고, 1~10kev의 에너지로 주입한다.
그런 다음, 도 1에 도시한 바와 같이, 게이트 전극(3) 및 게이트 절연막(2) 측면에 스페이서(8)를 형성한다. 여기서, 스페이서(8)는 산화막 또는 질화막으로 만들어질 수 있다.
이어, 게이트 전극(3) 및 스페이서(8)가 있는 영역을 제외한 반도체 기판(1) 위에 불순물 이온을 고농도로 주입하여 소스 영역(7a) 및 드레인 영역(7b)을 형성한다. 이때, 불순물 이온은 붕소(B) 불순물 이온과 같은 p형 불순물 이온이고, 2~20kev의 에너지로 주입한다.
그런 다음, 반도체 기판(1)에 급속 열처리 공정(rapid thermal annealing, RTA)을 진행한다.
급속 열처리(RTA) 공정은 반도체 기판(1)을 급속히 가열하였다가 급속히 식히는 공정으로서, 저농도 도핑 영역, 소스 영역(7a) 및 드레인 영역(7b)을 활성화 한다. 이때, 급속 열처리 공정은 900~1,100℃의 온도로 10~30초 동안 질소(N2) 분위기에서 진행한다.
확산 방지 영역(4a, 4b)에는 저농도 도핑 영역(6a, 6b), 소스 영역(7a) 및 드레인 영역(7b)과 다른 불순물 이온이 주입되어 있어 불순물 이온이 게이트 전극(3) 아래의 채널 영역으로 확산되는 것을 방지한다.
이와 같은 급속 열처리 공정을 진행함에 따라 앞서 반도체 기판(1)의 표면에 고농도로 주입된 탄소는 탄소막(9a, 9b)을 형성한다. 이와 같은 탄소막(9a, 9b)은 저농도 도핑 영역의 불순물 이온이 반도체 기판의 표면 즉, 반도체 기판과 게이트 절연막사이의 계면까지 확산되는 것을 방지한다.
따라서, 탄소막은 반도체 소자에 전압 인가시 게이트 전극(3) 아래의 채널 영역의 표면을 따라 불순물 이온의 흐름이 급격히 증가하는 것을 제어함으로써 문턱 전압(Vth)이 낮아지는 것을 방지한다.
따라서, 단채널 효과에 의한 펀치쓰루를 방지하므로 반도체 소자의 성능이 향상될 수 있다.
본 발명에 따르면 탄소막을 게이트 전극이 형성된 영역을 제외한 반도체 기판의 표면에 형성함으로써 저농도 도핑 영역에 주입된 불순물 이온이 게이트 전극 아래까지 확산되는 것을 최소화한다.
따라서, 탄소막은 반도체 소자에 전압 인가시 게이트 전극 아래의 채널 영역의 표면을 따라 불순물 이온의 흐름이 급격히 증가하는 것을 제어함으로써 문턱 전압이 낮아지는 것을 방지하고, 단채널 효과에 의한 펀치쓰루를 방지한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (6)

  1. 소스 영역 및 드레인 영역이 형성되어 있는 반도체 기판,
    상기 소스 영역 및 상기 드레인 영역 사이의 반도체 기판 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 게이트 전극,
    상기 게이트 절연막 및 상기 게이트 전극 측면에 형성되어 있는 스페이서,
    상기 소스 영역, 상기 드레인 영역 및 상기 스페이서에 대응하는 위치의 상기 반도체 기판 표면에는 형성되어 있는 탄소막
    상기 스페이서 에 대응하는 위치의 상기 반도체 기판에 형성되어 있는 저농도 도핑 영역, 그리고
    상기 저농도 도핑 영역의 일측에 형성되어 있는 확산 방지 영역
    을 포함하는 반도체 소자.
  2. 반도체 기판 위에 게이트 절연막 및 게이트 전극을 형성하는 단계,
    상기 반도체 기판에 소정의 각도로 불순물 이온을 주입하여 확산 방지 영역을 형성하는 단계,
    상기 게이트 전극을 마스크로 하여 상기 반도체 기판 표면에 탄소를 주입하는 단계,
    상기 반도체 기판에 저농도 도핑 영역을 형성하는 단계,
    상기 게이트 절연막 및 상기 게이트 전극 측면에 스페이서를 형성하는 단계,
    상기 반도체 기판에 소스 및 드레인 영역을 형성하는 단계,
    상기 반도체 기판을 급속 열처리하여 상기 소스 영역, 상기 드레인 영역 및상기 저농도 도핑 영역을 활성화하고 상기 탄소를 탄소막으로 변화시키는 단계를 포함하는 반도체 소자의 제조 방법.
  3. 제2항에서,
    상기 불순물 이온은 p형 불순물 이온인 반도체 소자의 제조 방법.
  4. 제2항에서,
    상기 불순물 이온은 2~20keV의 에너지로 주입하는 반도체 소자의 제조 방법.
  5. 제2항에서,
    상기 탄소는 1~20keV의 에너지로 주입하는 반도체 소자의 제조 방법.
  6. 제2항에서,
    상기 급속 열처리는 900~1,100℃의 질소 분위기에서 10~30초 동안 진행하는 반도체 소자의 제조 방법.
KR1020050081627A 2005-09-02 2005-09-02 반도체 소자 및 그 제조 방법 KR100641539B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050081627A KR100641539B1 (ko) 2005-09-02 2005-09-02 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050081627A KR100641539B1 (ko) 2005-09-02 2005-09-02 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100641539B1 true KR100641539B1 (ko) 2006-11-01

Family

ID=37621396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050081627A KR100641539B1 (ko) 2005-09-02 2005-09-02 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100641539B1 (ko)

Similar Documents

Publication Publication Date Title
US7217627B2 (en) Semiconductor devices having diffusion barrier regions and halo implant regions and methods of fabricating the same
KR20030056604A (ko) 반도체 소자의 트랜지스터 제조 방법
JP2000340671A (ja) 半導体装置の製造方法及び半導体装置
US8049251B2 (en) Semiconductor device and method for manufacturing the same
US6362062B1 (en) Disposable sidewall spacer process for integrated circuits
US7151032B2 (en) Methods of fabricating semiconductor devices
KR100580796B1 (ko) 반도체 소자의 제조 방법
KR100881017B1 (ko) 반도체 소자의 제조 방법
KR100641539B1 (ko) 반도체 소자 및 그 제조 방법
KR100897821B1 (ko) 반도체 소자 제조 방법
JP4186247B2 (ja) 半導体装置の製造方法および導電性シリコン膜の形成方法
KR100591172B1 (ko) 모스 트랜지스터의 제조 방법
KR100549941B1 (ko) 반도체소자의 게이트전극 구조
JPH07161978A (ja) 埋め込みチャネル型ｍｏｓトランジスタおよびその製造方法
US7160783B2 (en) MOS transistor and method of manufacturing the same
KR100602118B1 (ko) 반도체 소자 및 그 제조방법
KR100588784B1 (ko) 반도체 소자 제조방법
KR100531120B1 (ko) 반도체 소자 제조방법
KR100531105B1 (ko) 반도체 소자 제조방법
KR100546812B1 (ko) 반도체 소자 제조방법
KR101016337B1 (ko) 반도체 소자의 제조 방법
KR20030001942A (ko) 반도체소자 및 그 제조방법
KR100567030B1 (ko) 트랜지스터 제조 방법
KR100613297B1 (ko) 반도체 소자의 제조 방법
KR20000046959A (ko) 반도체장치의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee