CN107799418A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN107799418A CN107799418A CN201610788925.6A CN201610788925A CN107799418A CN 107799418 A CN107799418 A CN 107799418A CN 201610788925 A CN201610788925 A CN 201610788925A CN 107799418 A CN107799418 A CN 107799418A
- Authority
- CN
- China
- Prior art keywords
- substrate
- initial
- isolation structure
- protective layer
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 67
- 238000000034 method Methods 0.000 title claims abstract description 63
- 150000002500 ions Chemical class 0.000 claims abstract description 146
- 239000000758 substrate Substances 0.000 claims abstract description 143
- 239000011241 protective layer Substances 0.000 claims abstract description 108
- 238000002955 isolation Methods 0.000 claims abstract description 107
- 238000009792 diffusion process Methods 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 19
- 239000000377 silicon dioxide Substances 0.000 claims description 16
- -1 carbon ion Chemical class 0.000 claims description 12
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 11
- 239000012530 fluid Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 229910003978 SiClx Inorganic materials 0.000 claims 1
- DOTMOQHOJINYBL-UHFFFAOYSA-N molecular nitrogen;molecular oxygen Chemical compound N#N.O=O DOTMOQHOJINYBL-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 25
- 239000013078 crystal Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 13
- 230000033228 biological regulation Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种半导体结构及其形成方法，其中方法包括：形成基底，所述基底中具有隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子；形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层；在所述隔离凹槽中形成隔离结构，在形成所述隔离结构的过程中，所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率。在形成所述隔离结构的过程中，所述保护层能够阻挡掺杂离子的扩散，从而使所述基底中的掺杂离子损耗较小，因此，所述形成方法能够改善所形成半导体结构性能。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，晶体管的尺寸也越来越小。
阈值电压是晶体管的重要性质，在形成晶体管的制程中，需要对阈值电压进行调节，从而使晶体管具有特定阈值电压，能够实现不同的功能。对沟道进行掺杂和调节晶体管功函数是调节晶体管阈值电压的主要方式。
FinFET(鳍式场效应晶体管)的沟道凸出衬底表面形成鳍部，栅极覆盖鳍部的顶面和侧壁，从而使反型层形成在沟道各侧上，可于电路的两侧控制电路的接通与断开，能够大幅改善电路控制，减少漏电流。且突出衬底表面的鳍部能够提高FinFET的集成度。对FinFET阈值电压的调节主要通过对鳍部进行掺杂的方法进行。
然而，晶体管阈值电压的调节难度很大，晶体管性能较差。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，能够降低阈值电压调节的难度，改善所形成半导体结构的性能。
为解决上述问题，本发明提供一种半导体结构及其形成方法，包括：形成基底，所述基底中具有隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子；形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层；在所述隔离凹槽中形成隔离结构，在形成所述隔离结构的过程中，所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率。
可选的，形成所述保护层的步骤包括：形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的初始保护层；通过第二离子注入在所述初始保护层中注入保护离子，形成保护层。
可选的，形成隔离结构之前，所述初始保护层的材料为非晶硅。
可选的，形成所述初始保护层的工艺包括化学气相沉积工艺；形成所述初始保护层的反应物包括：SiH4；形成所述初始保护层的工艺参数包括：SiH4的流量为10sccm～800sccm；反应温度为260℃～500℃，气体压强为0.01Torr～10Torr。
可选的，所述保护离子为碳离子或氮离子。
可选的，对所述初始保护层进行第二离子注入的工艺参数包括：注入剂量为1.0E14atoms/cm2～1.0E17atoms/cm2；注入能量为1KeV～35KeV，注入角度为0°～20°。
可选的，所述保护层的厚度为15埃～50埃。
可选的，形成所述基底的步骤包括：提供初始基底；对所述初始基底进行第一离子注入，在所述初始基底中注入掺杂离子；对所述初始基底进行刻蚀，形成基底和位于所述基底中的隔离凹槽。
可选的，形成所述基底的步骤包括：提供初始基底；对所述初始基底进行刻蚀形成基底和位于所述基底中隔离凹槽；对所述基底进行第一离子注入，在所述隔离凹槽之间的基底中注入掺杂离子。
可选的，所述基底包括：衬底和位于所述衬底上的鳍部，相邻鳍部之间的间隙为所述隔离凹槽。
可选的，在所述隔离凹槽中形成隔离结构的工艺包括：在所述隔离凹槽中形成初始隔离结构，所述初始隔离结构表面高于所述鳍部顶部表面；对所述初始隔离结构进行刻蚀，使所述初始隔离结构表面低于所述鳍部高度，形成隔离结构。
可选的，还包括：对所述初始隔离结构进行刻蚀的过程中，对所述保护层进行刻蚀，暴露出所述鳍部部分侧壁和顶部表面。
可选的，形成所述初始隔离结构的工艺包括：流体化学气相沉积工艺；通过流体化学气相沉积工艺形成所述初始隔离结构的步骤包括：在所述隔离凹槽中形成前驱体；对所述前驱体进行退火处理，激活所述前驱体，形成初始隔离结构。
可选的，对所述前驱体进行退火处理的过程中，对所述保护层进行氧化。
可选的，形成所述隔离结构之前，所述保护层的材料为含有保护离子的非晶硅；形成所述隔离结构之后，所述保护层的材料为含有保护离子的氧化硅、氮氧化硅或碳氧化硅。
相应的，本发明还提供一种半导体结构，包括：基底和位于所述基底中的隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子；部分或完全覆盖所述隔离凹槽侧壁的保护层；位于所述隔离凹槽中的隔离结构，所述掺杂离子在所述保护层中的扩散速率小于所述掺杂离子在所述隔离结构中的扩散速率。
可选的，所述保护层的材料为氧化硅、氮氧化硅或碳氧化硅。
可选的，所述保护层中具有保护离子，所述保护离子为碳离子或氮离子。
可选的，所述保护层的厚度为15埃～50埃。
可选的，所述基底包括：衬底和位于所述衬底上的鳍部；所述隔离结构表面低于所述鳍部顶部表面；所述保护层位于所述隔离结构与所述鳍部之间。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的半导体结构的形成方法中，在形成所述隔离结构之前，形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层。在形成所述隔离结构的过程中，所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率，因此，在形成所述隔离结构的过程中，掺杂离子向所述保护层扩散的速率较小，所述基底中的掺杂离子损耗较小，从而不容易影响所形成半导体结构性能。由此可见，所述形成方法能够改善所形成半导体结构性能。
进一步，对所述初始保护层进行第二离子注入，能够使所述保护离子进入所述初始保护层原子之间的间隙，从而能够增加保护层对掺杂离子扩散的阻挡作用。
进一步，所述保护层的材料为含有保护离子的非晶硅，非晶硅能够在所述退火处理过程中被氧化为氧化硅，且通过氧化形成的氧化硅致密性好，能够减少基底中掺杂离子的损耗。
进一步，进行所述第一离子注入之后，对所述初始基底进行图形化，能够使掺杂离子在所述鳍部中分布较均匀。
本发明技术方案提供的半导体结构中，包括部分或完全覆盖所述隔离凹槽侧壁的保护层，所述保护层能够阻挡所述掺杂离子向所述隔离结构扩散，从而能够减少所述基底中掺杂离子的损耗，进而能够改善半导体结构性能。
附图说明
图1至图4是一种半导体结构的形成方法各步骤的结构示意图；
图5至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
现有的半导体结构的形成方法存在诸多问题，例如：所形成的半导体结构性能较差。
以下结合图1至图4分析鳍式场效应晶体管的形成方法所形成的半导体结构性能较差的原因。
图1至图4是一种半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供初始衬底130。
继续参考图1，通过离子注入在所述初始衬底130中注入掺杂离子，所述离子注入用于调节所形成半导体结构的阈值电压。
请参考图2，对所述初始衬底130(如图1所示)进行图形化，形成衬底100和位于所述衬底100上的鳍部101。所述鳍部101中具有所述掺杂离子，所述掺杂离子所在的区域为初始掺杂区120。
请参考图3，通过流体化学气相沉积工艺在所述衬底100上形成初始隔离结构110，所述初始隔离结构110表面高于所述鳍部101顶部表面。
通过流体化学气相沉积工艺形成所述初始隔离结构110的步骤包括：在所述衬底100上形成前驱体，所述前驱体为流体；对所述前驱体进行退火处理，激活所述前驱体，并使所述前驱体固化。在所述退火处理过程中，所述初始掺杂区120中的掺杂离子容易发生扩散，形成掺杂区121。
请参考图4，对所述初始隔离结构110(如图3所示)进行刻蚀，使所述初始隔离结构110表面低于所述鳍部101顶部表面，形成隔离结构111。
其中，在形成所述鳍部101和初始隔离结构111之前，对所述初始衬底130进行离子注入，能够在离子注入过程中，避免鳍部101对所述掺杂离子产生投影效应而使所述鳍部101中的掺杂离子分布不均匀。此外，所述前驱体为流体能够充分填充所述鳍部101之间的间隙，从而使形成的隔离结构111具有很好的隔离性能。且所述退火处理能够使所述掺杂离子在鳍部101中分布均匀。
然而，在对所述前驱体进行退火处理的过程中，所述掺杂离子的扩散速率较大，容易向所述初始隔离结构110中扩散，从而引起掺杂离子的损失，进而加大对所形成半导体结构的阈值电压的调节难度，影响所形成半导体结构性能。
为解决所述技术问题，本发明提供了一种半导体结构的形成方法，包括：形成基底，所述基底中具有隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子；形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层；在所述隔离凹槽中形成隔离结构，在形成所述隔离结构的过程中，所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率。
其中，在形成所述隔离结构之前，形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层。在形成所述隔离结构的过程中，所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率，因此，在形成所述隔离结构的过程中，掺杂离子向所述保护层扩散的速率较小，所述基底中的掺杂离子损耗较小，从而不容易影响所形成半导体结构性能。由此可见，所述形成方法能够改善所形成半导体结构性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
本实施例中，以鳍式场效应晶体管为例对本发明的半导体结构的形成方法进行详细说明。在其他实施例中，所述形成方法还可以应用于平面晶体管的形成过程中。
后续形成基底，所述基底中具有隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子。
本实施例中，形成所述基底的步骤如图5和图6所示。
请参考图5，提供初始基底202。
所述初始基底202用于形成基底。
本实施例中，所述初始基底的材料为单晶硅。在其他实施例中，所述初始基底的材料还可以为锗或硅锗。
本实施例中，所述初始基底包括第一晶体管区I和第二晶体管区II。在其他实施例中，所述基底还可以只包括所述第一晶体管区或第二晶体管区。
本实施例中，所述第一晶体管区I用于形成NMOS晶体管，所述第二晶体管区II用于形成PMOS晶体管。在其他实施例中，所述第一晶体管区还可以用于形成PMOS晶体管，所述第二晶体管区还可以用于形成NMOS晶体管。
继续参考图5，对所述初始基底202进行第一离子注入，注入的离子为掺杂离子。
所述第一离子注入用于调节所形成晶体管的阈值电压。在其他实施例中，所述第一离子注入还可以用于形成阱区或超浅结。
本实施例中，所述第一晶体管区I用于形成NMOS晶体管，第一晶体管区I初始基底202中注入的掺杂离子为P型离子，例如：B离子或BF-离子。在其他实施例中，所述第一晶体管区还可以用于形成PMOS晶体管，第一晶体管区初始基底中注入的掺杂离子为N型离子。
本实施例中，所述第二晶体管区II用于形成PMOS晶体管，第二晶体管区II初始基底202中注入的掺杂离子为N型离子，例如：磷离子或砷离子。在其他实施例中，所述第二晶体管区还可以用于形成NMOS晶体管，第二晶体管区初始基底中注入的掺杂离子为P型离子。
请参考图6，对所述初始基底202(如图5所示)进行图形化，形成基底和位于所述基底中的隔离凹槽203。
所述隔离凹槽203用于容纳隔离结构，实现后续形成的鳍部之间的电隔离。
所述鳍部201中具有掺杂离子，所述掺杂离子所在的区域为初始掺杂区240。
本实施例中，所述基底包括：衬底200和位于所述衬底200上的鳍部201。在其他实施例中，所述基底还可以为平面基底。
本实施例中，相邻鳍部201之前的间隙形成所述隔离凹槽203。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底的材料还可以为锗衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底等半导体衬底。
本实施例中，所述鳍部201的材料为单晶硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
需要说明的是，本实施例中，进行所述第一离子注入之后，对所述初始基底202进行图形化，能够避免因鳍部201的投影相应引起的掺杂离子浓度不均匀。在其他实施例中，形成所述基底的步骤还可以包括：提供初始基底；对所述初始基底进行刻蚀形成基底和位于所述基底中隔离凹槽；对所述基底进行第一离子注入，在所述隔离凹槽之间的基底中注入掺杂离子。
后续第一离子注入之后，形成覆盖所述隔离凹槽203侧壁和所述基底顶部表面的保护层。
本实施例中，形成所述保护层的步骤如图7和图8所示。
请参考图7，形成覆盖所述隔离凹槽203侧壁和所述基底顶部表面的初始保护层210。
所述初始保护层210用于后续形成保护层，从而减少所述基底中掺杂离子的损耗。
本实施例中，所述初始保护层210覆盖所述鳍部201顶部和侧壁表面。
本实施例中，所述初始保护层210的材料为非晶硅，非晶硅在后续的退火过程中，能够被氧化形成致密的氧化硅，能够阻挡基底中的掺杂离子向隔离结构扩散。
如果所述初始保护层210的厚度过大，容易增加后续刻蚀工艺的难度；如果所述初始保护层210的厚度过小，不利于充分实现阻挡所述掺杂离子扩散的作用。具体的，本实施例中，所述初始保护层210的厚度为15埃～50埃。
本实施例中，形成所述初始保护层210的工艺包括化学气相沉积工艺。
本实施例中，形成所述初始保护层210的反应气体包括：SiH4；
本实施例中，形成所述初始保护层210的工艺参数包括：SiH4的流量为10sccm～800sccm；反应温度为260℃～500℃，气体压强为0.01Torr～10Torr。
请参考图8，通过第二离子注入在所述初始保护层210(如图7所示)中注入保护离子，形成保护层211。
所述保护层211用于阻挡掺杂离子的扩散。
所述第二离子注入能够在所述初始保护层210原子间隙中注入保护离子，能够阻挡掺杂离子通过初始保护层210的原子间隙向后续形成的初始隔离层中扩散，从而能够减小掺杂离子的损耗，降低调节所形成晶体管阈值电压的难度。
本实施例中，所述保护离子包括：碳离子或氮离子。
本实施例中，所述第二离子注入的工艺参数包括：注入剂量为1.0E14atoms/cm2～1.0E17atoms/cm2；注入能量为1KeV～35KeV，注入角度为0°～20°。
后续在所述隔离凹槽203中形成隔离结构，在形成所述隔离结构的过程中，所述掺杂离子在所述保护层211中的扩散速率小于在所述隔离结构中的扩散速率。
在形成所述隔离结构的过程中，掺杂离子向所述保护层211扩散的速率较小，所述基底中的掺杂离子损耗较小，从而不容易影响掺杂离子对所形成的半导体结构阈值电压的调节。由此可见，所述形成方法能够降低阈值电压的调节难度，改善所形成半导体结构性能。
本实施例中，形成所述隔离结构的步骤如图9至图11所示。
请参考图9和图10，在所述隔离凹槽203(如图8所示)中形成初始隔离层221，所述初始隔离层221表面高于所述鳍部201顶部表面。
本实施例中，形成所述初始隔离层220的工艺包括流体化学气相沉积工艺。
本实施例中，通过流体化学气相沉积工艺形成所述初始隔离层221的步骤包括：如图9所示，在所述衬底200上形成前驱体220；如图10所示，对所述前驱体220进行退火处理，激活所述前驱体220，形成初始隔离结构221。
本实施例中，所述掺杂离子在所述保护层211中的扩散速率小于在后续形成的隔离结构222中的扩散速率，所述隔离结构222由所述初始隔离结构221刻蚀形成，因此，所述掺杂离子在所述保护层211中的扩散速率小于在所述初始隔离结构221中的扩散速率。
本实施例中，所述初始隔离结构221的材料为氧化硅。
本实施例中，通过流体化学气相沉积工艺形成所述初始隔离结构221的过程中，所述前驱体220为流体，能够充分填充所述隔离凹槽203(如图8所示)，从而使后续形成的隔离结构隔离性能较好。
本实施例中，所述前驱体220的材料为含有硅氢键、氮硅键、硅氧键等的聚合物。对所述前驱体220进行退火处理的反应物包括水蒸气，通过使水蒸气中的氧取代前驱体220中的氧原子、氮原子，形成初始隔离层221。
本实施例中，对所述前驱体220进行退火处理的工艺参数包括：退火温度为400℃～800℃
本实施例中，在进行所述退火处理的过程中，所述鳍部201中的掺杂离子扩散速率较高，从而能够使掺杂离子在所述鳍部201中分布均匀，形成掺杂区241。
本实施例中，由于所述掺杂离子在所述保护层211(如图9所示)中的扩散速率小于在所述初始隔离结构221中的扩散速率，因此，所述保护层211对掺杂离子的扩散具有阻挡作用，在对所述前驱体220进行退火处理过程中，所述鳍部201中的掺杂离子不容易向所述保护层211和所述初始隔离结构221中扩散，从而能够降低鳍部201中掺杂离子的损耗，进而改善所形成半导体结构性能。
在退火处理过程中，退火温度较高，所述掺杂离子的扩散速率较大，掺杂离子的损耗较大，因此，在退火处理过程中，保证所述掺杂离子在所述保护层211中的扩散速率小于所述掺杂离子在所述初始隔离结构221中的扩散速率，能够有效降低所述掺杂离子的损耗。在其他工艺过程中，由于所述掺杂离子的扩散速率较小，对所形成半导体结构性能影响较小。
还需要说明的是，在所述退火处理过程中，所述保护层211容易被水蒸气氧化，形成氧化层212。本实施例中，所述保护层211的材料为含有保护离子的非晶硅，所述退火处理过程之后，所述保护层211被氧化为氮氧化硅、碳氧化硅、含有保护离子的氧化硅或含有保护离子的碳氧化硅。
退火处理之后，所述保护层211被氧化后形成的氧化层212的致密性大于所述初始隔离层221的致密性，从而所述保护层211被氧化后形成的氧化层212对所述掺杂离子的扩散具有阻挡作用。此外，所述保护层211被氧化后形成的氧化层212致密性好，能够承受退火过程产生的应力。
请参考图11，对所述初始隔离结构221(如图10所示)进行刻蚀，使所述初始隔离结构221表面低于所述鳍部201顶部表面，形成隔离结构222。
所述隔离结构222用于实现鳍部201之间的电隔离。
本实施例中，所述隔离结构222的材料与所述初始隔离结构221的材料相同。具体的，所述隔离结构222的材料为氧化硅。
本实施例中，对所述初始隔离结构221进行刻蚀的过程中，还包括：对所述保护层211进行刻蚀，暴露出部分鳍部201侧壁和顶部表面。
具体的，本实施例中，所述保护层211为氧化层212，因此，本实施例中，对所述氧化层212进行刻蚀，暴露出部分鳍部201侧壁和顶部表面。
由于所述氧化层212与所述初始隔离结构221材料的成分比较相似，能够在对所述初始隔离结构221进行刻蚀的同时，对所述氧化层212进行刻蚀，从而暴露出鳍部201部分侧壁和顶部表面。
在其他实施例中，所述基底为平面基底，所述形成方法还可以不包括：对所述初始隔离结构和保护层进行刻蚀的步骤。
请参考图12，在所述基底上形成栅极结构230。
本实施例中，所述栅极结构230横跨所述鳍部201，所述栅极结构230覆盖所述鳍部201部分侧壁和顶部表面。
本实施例中，所述栅极结构230包括：横跨所述鳍部201的栅介质层，所述栅介质层覆盖所述鳍部201部分侧壁和顶部表面；位于所述栅介质层上的栅极。
本实施例中，所述栅介质层的材料为氧化硅，在其他实施例中，所述栅介质层的材料还可以为高k(k大于3.9)介质材料。
本实施例中，所述栅极的材料为多晶硅。在其他实施例中，所述栅极的材料还可以为金属。
综上，本实施例中，在形成所述隔离结构之前，形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层。在形成所述隔离结构的过程中，所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率，因此，在形成所述隔离结构的过程中，掺杂离子向所述保护层扩散的速率较小，所述基底中的掺杂离子损耗较小，从而不容易影响掺杂离子对所形成的半导体结构阈值电压的调节。由此可见，所述形成方法能够降低阈值电压的调节难度，改善所形成半导体结构性能。
进一步，对所述初始保护层进行第二离子注入，能够使所述保护离子进入所述初始保护层原子之间的间隙，从而能够增加保护层对掺杂离子扩散的阻挡作用。
进一步，所述保护层的材料为含有保护离子的非晶硅，非晶硅能够在所述退火处理过程中被氧化为氧化硅，且通过氧化形成的氧化硅致密性好，能够减少基底中掺杂离子的损耗。
进一步，进行所述第一离子注入之后，对所述初始基底进行图形化，能够使掺杂离子在所述鳍部中分布较均匀。
继续参考图12，本发明还提供一种半导体结构，包括：基底和位于所述基底中的隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子；部分或完全覆盖所述隔离凹槽侧壁的保护层212；位于所述隔离凹槽中的隔离结构222，所述掺杂离子在所述保护层212中的扩散速率小于所述掺杂离子在所述隔离结构222中的扩散速率。
所述掺杂离子在所述保护层212中的扩散速率小于在所述隔离结构222中的扩散速率，能够减小所述掺杂离子的损耗，从而改善半导体结构性能。
本实施例中，所述基底包括第一晶体管区I和第二晶体管区II。在其他实施例中，所述基底还可以只包括所述第一晶体管区或第二晶体管区。
本实施例中，所述基底包括：衬底200和位于所述衬底200上的鳍部201。在其他实施例中，所述基底还可以为平面基底。
本实施例中，相邻鳍部201之前的间隙形成所述隔离凹槽。
本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底还可以为锗衬底、硅锗衬底、绝缘体上硅衬底、绝缘体上锗衬底等半导体衬底。
本实施例中，所述鳍部201的材料为硅。在其他实施例中，所述鳍部的材料还可以为锗或硅锗。
所述掺杂离子用于调节所形成晶体管的阈值电压。
本实施例中，所述第一晶体管区I用于形成NMOS晶体管，第一晶体管区I基底中的掺杂离子为P型离子，例如：B离子或BF-离子。在其他实施例中，所述第一晶体管区还可以用于形成PMOS晶体管，第一晶体管区基底中的掺杂离子为N型离子。
本实施例中，所述第二晶体管区II用于形成PMOS晶体管，第二晶体管区II基底中的掺杂离子为N型离子，例如：磷离子或砷离子。在其他实施例中，所述第二晶体管区还可以用于形成NMOS晶体管，第二晶体管区基底中的掺杂离子为P型离子。
本实施例中，所述保护层为氧化层211。具体的，所述氧化层211的材料为氮氧化硅、碳氧化硅或含有保护离子的氧化硅。
如果所述保护层的厚度过大，容易增加后续刻蚀工艺的难度；如果所述保护层的厚度过小，不利于充分实现阻挡所述掺杂离子扩散的作用。具体的，本实施例中，所述保护层的厚度为15埃～50埃。
所述隔离结构222用于实现鳍部201之间的电隔离。
本实施例中，所述隔离结构222覆盖所述鳍部201部分侧壁。
本实施例中，所述隔离结构222的材料为氧化硅。
所述半导体结构还包括：横跨所述鳍部201的栅极结构230，所述栅极结构230覆盖所述鳍部201部分侧壁和顶部表面。
本实施例中，所述栅极结构230包括：横跨所述鳍部201的栅介质层，所述栅介质层覆盖所述鳍部201部分侧壁和顶部表面；位于所述栅介质层上的栅极。
本实施例中，所述栅介质层的材料为氧化硅，在其他实施例中，所述栅介质层的材料还可以为高k(k大于3.9)介质材料。
本实施例中，所述栅极的材料为多晶硅。在其他实施例中，所述栅极的材料还可以为金属。
综上，本实施例提供的半导体结构中，包括部分或完全覆盖所述隔离凹槽侧壁的保护层，所述保护层能够阻挡所述掺杂离子向所述隔离结构扩散，从而能够减少所述基底中掺杂离子的损耗，进而能够保证所形成半导体结构阈值电压的稳定，改善半导体结构性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法，其特征在于，包括：
形成基底，所述基底中具有隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子；
形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的保护层；
在所述隔离凹槽中形成隔离结构，在形成所述隔离结构的过程中，所述掺杂离子在所述保护层中的扩散速率小于在所述隔离结构中的扩散速率。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述保护层的步骤包括：形成覆盖所述隔离凹槽侧壁和所述基底顶部表面的初始保护层；通过第二离子注入在所述初始保护层中注入保护离子，形成保护层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，形成隔离结构之前，所述初始保护层的材料为非晶硅。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述初始保护层的工艺包括化学气相沉积工艺；形成所述初始保护层的反应物包括：SiH4；形成所述初始保护层的工艺参数包括：SiH4的流量为10sccm～800sccm；反应温度为260℃～500℃，气体压强为0.01Torr～10Torr。
5.如权利要求2所述的半导体结构的形成方法，其特征在于，所述保护离子为碳离子或氮离子。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，对所述初始保护层进行第二离子注入的工艺参数包括：注入剂量为1.0E14atoms/cm2～1.0E17atoms/cm2；注入能量为1KeV～35KeV，注入角度为0°～20°。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述保护层的厚度为15埃～50埃。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤包括：提供初始基底；对所述初始基底进行第一离子注入，在所述初始基底中注入掺杂离子；对所述初始基底进行刻蚀，形成基底和位于所述基底中的隔离凹槽。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述基底的步骤包括：提供初始基底；对所述初始基底进行刻蚀形成基底和位于所述基底中隔离凹槽；对所述基底进行第一离子注入，在所述隔离凹槽之间的基底中注入掺杂离子。
10.如权利要求8或9所述的半导体结构的形成方法，其特征在于，所述基底包括：衬底和位于所述衬底上的鳍部，相邻鳍部之间的间隙为所述隔离凹槽。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述隔离凹槽中形成隔离结构的工艺包括：在所述隔离凹槽中形成初始隔离结构，所述初始隔离结构表面高于所述鳍部顶部表面；对所述初始隔离结构进行刻蚀，使所述初始隔离结构表面低于所述鳍部高度，形成隔离结构。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：对所述初始隔离结构进行刻蚀的过程中，对所述保护层进行刻蚀，暴露出所述鳍部部分侧壁和顶部表面。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，形成所述初始隔离结构的工艺包括：流体化学气相沉积工艺；通过流体化学气相沉积工艺形成所述初始隔离结构的步骤包括：在所述隔离凹槽中形成前驱体；对所述前驱体进行退火处理，激活所述前驱体，形成初始隔离结构。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，对所述前驱体进行退火处理的过程中，对所述保护层进行氧化。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，形成所述隔离结构之前，所述保护层的材料为含有保护离子的非晶硅；形成所述隔离结构之后，所述保护层的材料为含有保护离子的氧化硅、氮氧化硅或碳氧化硅。
16.一种半导体结构，其特征在于，包括：
基底和位于所述基底中的隔离凹槽，所述隔离凹槽之间的基底中具有掺杂离子；
部分或完全覆盖所述隔离凹槽侧壁的保护层；
位于所述隔离凹槽中的隔离结构，所述掺杂离子在所述保护层中的扩散速率小于所述掺杂离子在所述隔离结构中的扩散速率。
17.如权利要求16所述的半导体结构，其特征在于，所述保护层的材料为氧化硅、氮氧化硅或碳氧化硅。
18.如权利要求16或17所述的半导体结构，其特征在于，所述保护层中具有保护离子，所述保护离子为碳离子或氮离子。
19.如权利要求16所述的半导体结构，其特征在于，所述保护层的厚度为15埃～50埃。
20.如权利要求16所述的半导体结构，其特征在于，所述基底包括：衬底和位于所述衬底上的鳍部；所述隔离结构表面低于所述鳍部顶部表面；所述保护层位于所述隔离结构与所述鳍部之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610788925.6A CN107799418A (zh) | 2016-08-31 | 2016-08-31 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610788925.6A CN107799418A (zh) | 2016-08-31 | 2016-08-31 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107799418A true CN107799418A (zh) | 2018-03-13 |
Family
ID=61529352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610788925.6A Pending CN107799418A (zh) | 2016-08-31 | 2016-08-31 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799418A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107887273A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN109216392A (zh) * | 2018-09-12 | 2019-01-15 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN113539834A (zh) * | 2020-04-16 | 2021-10-22 | 丰田自动车株式会社 | 半导体元件的制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130137251A1 (en) * | 2011-11-30 | 2013-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Uniform Shallow Trench Isolation Regions and the Method of Forming the Same |
| CN104701168A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105097515A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制造方法、电子装置 |
| CN105336660A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105448984A (zh) * | 2014-08-06 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET及其制备方法 |
-
2016
- 2016-08-31 CN CN201610788925.6A patent/CN107799418A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130137251A1 (en) * | 2011-11-30 | 2013-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Uniform Shallow Trench Isolation Regions and the Method of Forming the Same |
| CN104701168A (zh) * | 2013-12-05 | 2015-06-10 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105097515A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET器件及其制造方法、电子装置 |
| CN105336660A (zh) * | 2014-07-30 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN105448984A (zh) * | 2014-08-06 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种FinFET及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107887273A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN109216392A (zh) * | 2018-09-12 | 2019-01-15 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN113539834A (zh) * | 2020-04-16 | 2021-10-22 | 丰田自动车株式会社 | 半导体元件的制造方法 |
| CN113539834B (zh) * | 2020-04-16 | 2024-03-15 | 丰田自动车株式会社 | 半导体元件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107731753A (zh) | 半导体结构的形成方法 | |
| CN110034067A (zh) | 半导体器件及其形成方法 | |
| CN107785422A (zh) | 半导体结构及其制造方法 | |
| CN107731918A (zh) | 半导体结构及其制造方法 | |
| CN108962753A (zh) | 半导体结构及其形成方法 | |
| CN106952810A (zh) | 半导体结构的制造方法 | |
| CN103094214B (zh) | 制作半导体器件的方法 | |
| CN107799418A (zh) | 半导体结构及其形成方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN107591328A (zh) | 半导体结构及其形成方法 | |
| CN109087887B (zh) | 半导体结构及其形成方法 | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| CN107045981A (zh) | 半导体结构的形成方法 | |
| CN112331649B (zh) | 半导体器件及其制造方法 | |
| CN107731807A (zh) | 半导体结构及其形成方法 | |
| CN106328505A (zh) | 半导体结构的形成方法 | |
| CN208433413U (zh) | 半导体结构 | |
| CN108630535B (zh) | 半导体结构及其形成方法 | |
| CN108122758A (zh) | 半导体结构及其形成方法 | |
| CN107579108A (zh) | 半导体结构的形成方法 | |
| CN107275400A (zh) | 半导体结构及其形成方法 | |
| CN106548943A (zh) | 晶体管及其形成方法 | |
| CN107919347A (zh) | 鳍式电阻元件及半导体器件的形成方法 | |
| CN110867412B (zh) | Mos器件的制造方法 | |
| CN108281418A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180313 |
|
| RJ01 | Rejection of invention patent application after publication |