CN110867412B - Mos器件的制造方法 - Google Patents
Mos器件的制造方法 Download PDFInfo
- Publication number
- CN110867412B CN110867412B CN201911136246.0A CN201911136246A CN110867412B CN 110867412 B CN110867412 B CN 110867412B CN 201911136246 A CN201911136246 A CN 201911136246A CN 110867412 B CN110867412 B CN 110867412B
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- ion implantation
- layer
- manufacturing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000000034 method Methods 0.000 claims abstract description 64
- 238000005468 ion implantation Methods 0.000 claims abstract description 62
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 39
- 239000010703 silicon Substances 0.000 claims abstract description 39
- 150000002500 ions Chemical class 0.000 claims abstract description 17
- 238000001039 wet etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 239000003929 acidic solution Substances 0.000 claims description 3
- 239000000243 solution Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 10
- 238000000137 annealing Methods 0.000 abstract description 9
- 238000002347 injection Methods 0.000 abstract description 6
- 239000007924 injection Substances 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Abstract
在本发明提供的MOS器件的制造方法中，通过形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构、所述第二栅极结构以及所述半导体衬底；对所述半导体衬底进行离子注入工艺，以形成离子注入区；去除所述核心器件区的半导体衬底上的所述第一侧墙层，暴露出部分所述半导体衬底；在暴露出的所述半导体衬底上形成外延硅层，在所述外延硅层生长过程中会产生热量，所述离子注入区的离子能够向所述离子注入区外的所述半导体衬底扩散。由此，能够代替退火工艺，从而抑制热载流子注入效应，提高器件的性能。另外，由于省去了后续的退火工艺，可以节省加工时间。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种MOS器件的制造方法
背景技术
MOS(金属氧化物半导体)器件在本领域是众所周知的，在MOS器件制造过程中HCI(热载流子注入)效应会造成MOS器件性能的退化，影响MOS器件的可靠性。对于半导体器件，当器件的特征尺寸很小时，即使在不很高的电压下，也可产生很强的电场，从而易于导致出现热载流子。因此，在小尺寸器件以及大规模集成电路中，容易出现热载流子。
当前，业界为改善MOS器件的HCI效应，通常采用轻掺杂源/漏注入(Lightly DopedDrain，简称LDD)离子注入的优化方法，利用减小LDD离子注入的剂量和增大LDD注入能量，获得较深的LDD结，减小横向电场强度，从而改善HCI效应。但增大LDD离子注入能量，随着结深的加大，器件的有效沟道长度也将减小，这样就会增加短沟道效应(Short ChannelEffect，简称SCE)。在现有技术中，在LDD((Lightly Doped Drain，轻掺杂源漏)离子注入之后，通过炉管的退火工艺抑制MOS器件的HCI效应，提高器件性能。但是由于污染等级控制，在栅极具有高介电材质的工艺中，如FDSOI(全耗尽绝缘体上硅)的工艺流程，退火机台无法与普通工艺共用。引起器件直流特性的衰退。其效果并不能达到预期的效果，无法达到工艺的要求。
发明内容
本发明的目的在于提供一种MOS器件的制造方法，以减少热载流子注入效应，提高器件的性能。
为解决上述技术问题，本发明提供一种MOS器件制造方法，包括：
提供半导体衬底，所述半导体衬底包括高压器件区和核心器件区；
所述高压器件区形成有第一栅极结构，所述核心器件区形成有第二栅极结构；
形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构、所述第二栅极结构以及所述半导体衬底；
对所述半导体衬底进行离子注入工艺，以形成离子注入区；
去除所述核心器件区的所述半导体衬底上的所述第一侧墙层，暴露出部分所述半导体衬底；
在暴露出的所述半导体衬底上形成外延硅层，通过所述外延层形成过程中产生的热量，使所述离子注入区的离子向所述离子注入区外的所述半导体衬底扩散。
可选的，在所述的MOS器件的制造方法中，通过外延硅生长工艺形成所述外延硅层中，采用的工艺温度为700℃～800℃。
可选的，在所述的MOS器件的制造方法中，所述外延硅层的厚度为10nm～50nm。
可选的，在所述的MOS器件的制造方法中，所述外延硅生长工艺的时间为10min～60min。
可选的，在所述的MOS器件的制造方法中，所述离子注入工艺注入的离子为N型离子或P型离子。
可选的，在所述的MOS器件的制造方法中，在形成所述离子注入区后，所述MOS器件的制造方法还包括：形成第二侧墙层，所述第二侧墙层覆盖所述第一侧墙层。
可选的，在所述的MOS器件的制造方法中，所述第一侧墙层的材质为氧化硅；所述第二侧墙层的材质为氮化硅。
可选的，在所述的MOS器件的制造方法中，通过湿法刻蚀去除所述核心器件区的所述半导体衬底上的所述第一侧墙层。
可选的，在所述的MOS器件的制造方法中，所述湿法刻蚀采用的溶液为酸性溶液。
可选的，在所述的MOS器件的制造方法中，所述离子注入区包括第一离子注入区和第二离子注入区，所述第一离子注入区位于所述高压器件区的所述半导体衬底中，所述第二离子注入区位于所述核心器件区的所述半导体衬底中。
可选的，在所述的MOS器件的制造方法中，所述核心器件区的所述半导体衬底表面形成有介质层，所述第二离子注入区位于所述介质层上。
可选的，在所述的MOS器件的制造方法中，所述第一栅极结构和所述第二栅极结构上均形成有硬掩膜层，所述第一侧墙层覆盖所述硬掩膜层。
在本发明提供的MOS器件的制造方法中，通过形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构、所述第二栅极结构以及所述半导体衬底；对所述半导体衬底进行离子注入工艺，以形成离子注入区；去除所述核心器件区的半导体衬底上的所述第一侧墙层，暴露出部分所述半导体衬底；在暴露出的所述半导体衬底上形成外延硅层，在所述外延硅层生长过程中会产生热量，使所述离子注入区的离子向所述离子注入区外的所述半导体衬底扩散。由此，能够代替退火工艺，从而抑制热载流子注入效应，提高器件的性能。另外，由于省去了后续的退火工艺，可以节省加工时间。
附图说明
图1是本发明实施例所提供的MOS器件制造方法的流程图；
图2到图4本发明实施例提供的MOS器件的制造方法中各步骤的结构示意图；
其中，附图标记说明如下：
100-半导体衬底；101-介质层；102-硬掩膜层；110-高压器件区；111-第一栅极结构；112-第一侧墙层；120-核心器件区；121-第二栅极结构；122-第二侧墙层；130-离子注入区；131-第一离子注入区；132-第二离子注入区；140-外延硅层。
具体实施方式
以下结合附图和具体实施例对本发明提出的MOS器件的制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，图1是本发明实施例提供的一种MOS器件制造方法的流程图；
步骤S1；提供半导体衬底，所述半导体衬底包括高压器件区和核心器件区；
步骤S2：所述高压器件区形成有第一栅极结构，所述核心器件区形成有第二栅极结构；
步骤S3：形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构、所述第二栅极结构以及所述半导体衬底；
步骤S4：对所述半导体衬底进行离子注入工艺，以形成离子注入区；
步骤S5：去除所述核心器件区的所述半导体衬底上的所述第一侧墙层，暴露出部分所述半导体衬底；
步骤S6：在暴露出的所述半导体衬底上形成外延硅层，通过所述外延层形成过程中产生的热量，使所述离子注入区的离子向所述离子注入区外的所述半导体衬底扩散。
请参考图2，其是本发明实施例的MOS器件的制造方法中各步骤的结构示意图。在步骤S1和步骤S2中，所述核心器件区120的所述半导体衬底表面形成有介质层101，以减少器件的漏电。所述第二栅极结构位于所述介质层101上，所述介质层101可以包括氧化层和硅层，所述硅层位于所述氧化层上，所述氧化层可以为氧化硅层。在本申请的实施例中，所述高压器件区110和所述核心器件区120可以选用不同的材质的所述半导体衬底100；可以在所述第一栅极结构111和所述第二栅极结构121的侧面形成氮化硅层(图中未示出)，以避免所述第一栅极结构111和所述第二栅极结构121在后续工艺中的损伤。所述第一栅极结构111和所述第二栅极结构121上均形成有硬掩膜层102，优选的，所述硬掩膜层102的材质可以为氮化硅；所述硬掩膜层102能够避免后续形成外延硅层的工艺中，所述第一栅极结构111和所述第二栅极结构121的形貌发生变化。所述第一栅极结构111和所述第二栅极结构121均包括栅介质层和位于所述栅介质层上的栅极。所述栅极的材质可以为多晶硅，但不限于多晶硅，也可以为本领域技术人员公知的其他可用作栅极的材质，例如金属等。
在步骤S3中，所述第一侧墙层112覆盖所述硬掩膜层102。可以通过沉积的方法形成所述第一侧墙层112；比如，可以通过化学气相沉积的方法在所述硬掩膜层102的表面、所述第一栅极结构112和所述第二栅极结构122的侧面以及所述半导体衬底100的表面沉积材料，从而形成所述第一侧墙层112，但不仅限于此方法。优选的，所述第一侧墙层112的材质可以是氧化硅。所述第一侧墙层112的厚度可以为5nm～40nm，所述第一侧墙层112能够保护所述半导体衬底100，避免后续的离子注入工艺和刻蚀工艺对所述半导体衬底100的表面造成损伤。
请参考图3，在步骤S4中，对所述半导体衬底进行离子注入工艺，以形成离子注入区130，所述离子注入区包括第一离子注入区131和第二离子注入区132。所述第一离子注入区131位于所述高压器件区110的所述半导体衬底100中，所述第二离子注入区132位于所述核心器件区120的所述半导体衬底100中，具体的，所述第二离子注入区132位于所述介质层101上。所述第一栅极结构111和所述第二栅极结构121均位于所述离子注入区130上。所述第一离子注入区131和所述第二离子注入区132注入的离子可以是N型离子或者可以是P型离子。可以根据工艺需求选择对所述高压器件区110和所述核心器件区120的所述半导体衬底100进行注入离子。比如，可以仅对所述高压器件区110的所述半导体衬底100进行离子注入，以提高所述高压器件区110的性能，或者可以仅对所述核心器件区120的所述半导体衬底100进行离子注入，以提高所述核心器件区120的性能。也可以同时对所述高压器件区110和所述核心器件区120进行离子注入，以提高器件的性能，从而满足工艺需求。
在本申请的实施例中，所述MOS器件的制造方法还包括，在形成所述离子注入区130后，形成第二侧墙层122，所述第二侧墙层122覆盖所述第一侧墙层111。可以通过沉积的方法形成所述第二侧墙层122，比如可以通过化学沉积的方法。具体的，形成所述第二侧墙层122的方法包括，在所述第一侧墙层112上沉积侧墙材料层，去除所述第二栅极结构121的硬掩模层102上以及所述核心器件区120的所述半导体衬底100上的侧墙材料层，形成所述第二侧墙层122。所述第二侧墙层122的厚度可以为20nm～80nm。所述第二侧墙层122的材质可以为氮化硅，所述第二侧墙层122能够在后续形成外延硅层的工艺中，避免所述高压器件区110的所述第一侧墙层112的形貌变化。
请参考图4，在步骤S5中，可以通过湿法刻蚀去除所述半导体衬底100上的所述第一侧墙层122，从而暴露出部分所述半导体衬底100；以及去除所述硬掩膜层102表面的所述第一侧墙层122。优选的，所述湿法刻蚀采用的溶液为酸性溶液，湿法刻蚀具有较好的刻蚀选择比，能够避免造成过刻蚀，从而避免对所述半导体衬底100造成损伤。
请继续参考图4，在步骤S6中，在形成所述外延硅层可以通过外延硅生长工艺在暴露出的部分所述半导体衬底100上形成外延硅层140，可以通过所述核心器件区120的所述第二侧墙层122确定所述外延硅层140的生长位置。优选的，所述外延硅生长工艺的温度为700℃-800℃，比如，740℃、760℃和780℃。所述外延硅生长工艺的时间可以为10min～60min，所述外延硅层的厚度可以为10nm-50nm。所述外延生长工艺的工艺气体可以为硅源和氯化氢，比如，所述硅源可以包括氯化硅(SiCl4)、三氯甲硅烷(SiCl3H)、二氯甲硅烷(SiH2Cl2)和硅烷(SiH4)的其中一种或多种的组合，从而能够更好的控制所述外延硅层140的生长。采用所述外延硅生长工艺的温度能够较好的控制所述外延硅层140的厚度。以及能够在形成所述外延硅层140的工艺中过程中，产生一定的热量，所述半导体衬底100处于所述外延硅生长工艺的温度中，通过所述热量，能够使得所述第一离子注入区131和所述第二离子注入区132注入的所述离子向所述离子注入区130外的所述半导体衬底扩散。由此，可以通过外延硅生长工艺的热量代替后续工艺的炉管退火过程，以此抑制热载流子的注入效应，从而提高器件的性能。另外，本发明利用外延硅生长工艺产生热量，省去了后续的退火工艺，由此可以节省加工工艺时间。
综上所述，在本发明提供的MOS器件的制造方法中，通过在所述核心器件区的所述半导体衬底上，通过外延硅生长工艺形成外延硅层中，在所述外延硅层生长过程中会产生热量，使所述离子注入区的离子向所述离子注入区外的所述半导体衬底扩散。以此来代替炉管的退火，由此，能够抑制热载流子注入效应，提高器件的性能。另外，本发明利用外延硅生长工艺产生热量，省去了后续的退火工艺，由此可以节省加工工艺时间。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种MOS器件的制造方法，其特征在于，所述MOS器件的制造方法包括：
提供半导体衬底，所述半导体衬底包括高压器件区和核心器件区，所述核心器件区的所述半导体衬底表面形成有介质层；
所述高压器件区形成有第一栅极结构，所述核心器件区形成有第二栅极结构；
形成第一侧墙层，所述第一侧墙层覆盖所述第一栅极结构、所述第二栅极结构以及所述半导体衬底；
对所述半导体衬底进行离子注入工艺，以形成离子注入区，所述离子注入区包括第一离子注入区和第二离子注入区，所述第一离子注入区位于所述高压器件区的所述半导体衬底中，所述第二离子注入区位于所述核心器件区的所述半导体衬底中，且所述第二离子注入区位于所述介质层上；
去除所述核心器件区的所述半导体衬底上的所述第一侧墙层，暴露出部分所述半导体衬底；
在暴露出的所述半导体衬底上形成外延硅层，通过所述外延层形成过程中产生的热量，使所述离子注入区的离子向所述离子注入区外的所述半导体衬底扩散。
2.如权利要求1所述的MOS器件的制造方法，其特征在于，通过外延硅生长工艺形成所述外延硅层中，采用的工艺温度为700℃～800℃。
3.如权利要求2所述的MOS器件的制造方法，其特征在于，所述外延硅层的厚度为10nm～50nm。
4.如权利要求2所述的MOS器件的制造方法，其特征在于，所述外延硅生长工艺的时间为10min～60min。
5.如权利要求1所述的MOS器件的制造方法，其特征在于，所述离子注入工艺注入的离子为N型离子或P型离子。
6.如权利要求1所述的MOS器件的制造方法，其特征在于，在形成所述离子注入区后，所述MOS器件的制造方法还包括：形成第二侧墙层，所述第二侧墙层覆盖所述第一侧墙层。
7.如权利要求6所述的MOS器件的制造方法，其特征在于，所述第一侧墙层的材质为氧化硅；所述第二侧墙层的材质为氮化硅。
8.如权利要求1所述的MOS器件的制造方法，其特征在于，通过湿法刻蚀去除所述核心器件区的所述半导体衬底上的所述第一侧墙层。
9.如权利要求8所述的MOS器件的制造方法，其特征在于，所述湿法刻蚀采用的溶液为酸性溶液。
10.如权利要求1所述的MOS器件的制造方法，其特征在于，所述第一栅极结构和所述第二栅极结构上均形成有硬掩膜层，所述第一侧墙层覆盖所述硬掩膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911136246.0A CN110867412B (zh) | 2019-11-19 | 2019-11-19 | Mos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911136246.0A CN110867412B (zh) | 2019-11-19 | 2019-11-19 | Mos器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110867412A CN110867412A (zh) | 2020-03-06 |
| CN110867412B true CN110867412B (zh) | 2022-06-03 |
Family
ID=69655659
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911136246.0A Active CN110867412B (zh) | 2019-11-19 | 2019-11-19 | Mos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110867412B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277677B1 (en) * | 1999-04-12 | 2001-08-21 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100332106B1 (ko) * | 1999-06-29 | 2002-04-10 | 박종섭 | 반도체 소자의 트랜지스터 제조 방법 |
| CN101740517A (zh) * | 2008-11-24 | 2010-06-16 | 中芯国际集成电路制造(北京)有限公司 | 轻掺杂漏极的形成方法和半导体器件 |
| CN102693915B (zh) * | 2011-03-22 | 2015-02-18 | 中芯国际集成电路制造(上海)有限公司 | 一种mos晶体管的制造方法 |
| CN105448679B (zh) * | 2014-06-30 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
2019
- 2019-11-19 CN CN201911136246.0A patent/CN110867412B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277677B1 (en) * | 1999-04-12 | 2001-08-21 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110867412A (zh) | 2020-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8658507B2 (en) | MOSFET structure and method of fabricating the same using replacement channel layer | |
| US8841191B2 (en) | Semiconductor device and method of manufacturing same | |
| US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| US7419867B2 (en) | CMOS gate structure comprising predoped semiconductor gate material with improved uniformity of dopant distribution and method of forming the structure | |
| CN106952810B (zh) | 半导体结构的制造方法 | |
| CN106960795B (zh) | Pmos晶体管的形成方法 | |
| CN110364483B (zh) | 半导体结构及其形成方法 | |
| CN113937005A (zh) | 金属氧化物半导体晶体管的制造方法 | |
| US10269972B2 (en) | Fin-FET devices and fabrication methods thereof | |
| CN116504718B (zh) | 一种半导体结构的制作方法 | |
| US7732280B2 (en) | Semiconductor device having offset spacer and method of forming the same | |
| CN102637600B (zh) | Mos器件制备方法 | |
| US9627524B2 (en) | High voltage metal oxide semiconductor device and method for making same | |
| CN107799418A (zh) | 半导体结构及其形成方法 | |
| CN110867412B (zh) | Mos器件的制造方法 | |
| US10971592B2 (en) | Semiconductor device with gate electrode having side surfaces doped with carbon | |
| CN103165453B (zh) | 高介电金属栅mos及其制造方法 | |
| US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
| US20080067616A1 (en) | Semiconductor device | |
| CN103594374B (zh) | 半导体器件制造方法 | |
| CN107170704A (zh) | 半导体结构及其形成方法 | |
| CN107437533B (zh) | 半导体结构及其制造方法 | |
| CN110504163B (zh) | 侧墙结构的制造方法、侧墙结构及半导体器件 | |
| CN108630543B (zh) | 半导体结构及其形成方法 | |
| CN108735807B (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |