CN101740513B - Mos晶体管及其制作方法 - Google Patents

Mos晶体管及其制作方法 Download PDF

Info

Publication number
CN101740513B
CN101740513B CN2008102029600A CN200810202960A CN101740513B CN 101740513 B CN101740513 B CN 101740513B CN 2008102029600 A CN2008102029600 A CN 2008102029600A CN 200810202960 A CN200810202960 A CN 200810202960A CN 101740513 B CN101740513 B CN 101740513B
Authority
CN
China
Prior art keywords
mos transistor
ion
carbon ion
semiconductor substrate
introducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008102029600A
Other languages
English (en)
Other versions
CN101740513A (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008102029600A priority Critical patent/CN101740513B/zh
Publication of CN101740513A publication Critical patent/CN101740513A/zh
Application granted granted Critical
Publication of CN101740513B publication Critical patent/CN101740513B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种MOS晶体管及其制作方法，其中MOS晶体管的制作方法包括：提供半导体衬底，半导体衬底内的有源区包括MOS晶体管的沟道区域；在半导体衬底的有源区内引入第一离子，形成隔离阱；在半导体衬底的有源区内引入第二离子，以调整待形成的MOS晶体管的阈值电压；在MOS晶体管的沟道区域内引入碳离子，所述引入碳离子步骤在引入第一离子之前或者之后、或者在引入第二离子之前或者之后进行。相应地，本发明还提供采用上述制作方法制作的MOS晶体管。本发明通过在MOS晶体管的沟道区域内引入碳离子，阻止后续在MOS晶体管的沟道区域内注入的离子在后续的氧化形成栅介质层工艺中扩散，从而达到抑制瞬态增强扩散效应目的。

Description

MOS晶体管及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及MOS晶体管及其制作方法。
背景技术
随着晶体管栅极长度的持续缩小，氧化增强扩散(Oxidation-EnhancedDiffusion，OED)成为影响硼离子和磷离子扩散的关键因素，由于OED效应，造成了瞬态增强扩散效应(TED)，而瞬态增强扩散效应不仅造成晶体管的短沟道效应，而且影响晶体管沟道迁移率、结电容以及结漏电流。
现有技术公开了一种利用注入碳基团(carbon cluster)形成浅结以控制晶体管的源、漏极内的硼离子的扩散，通过高剂量的注入碳基团以在硅衬底内形成应力，具体内容下面参照图1至2加以详细说明。
图1为现有技术的在形成CMOS器件中注入有碳离子基团的剖面结构示意图，包括：位于半导体衬底中的n阱81和P阱82；位于半导体衬底中的隔离结构85；位于半导体衬底上的栅介质层84以及栅电极83，另外，光刻胶掩模层86形成于PMOS区域。
首先，碳离子基团88注入在未掩膜的区域，该注入区域将成为nMOS的漏极延伸区，注入深度通常为20～50nm或者更低，所述注入的碳离子的剂量范围为3E14至2E15cm-2，该剂量将使注入区非晶化，并且将碳掺入硅。
接着，参照图2，给出形成n沟道漏极延伸区89的剖面结构示意图，通过注入n型基团88形成。
随后的工艺还包括在nMOS区域形成光刻胶掩膜层、在pMOS区域注入p型基团形成pMOS晶体管的漏极延伸区、以及分别形成nMOS晶体管的源/漏极和pMOS晶体管的源/漏极，在此不加详细叙述。
在申请号为US11/634565的美国专利申请中还可以发现更多与上述技术方案相关的信息。
在上述技术方案中，通过在形成nMOS晶体管的源/漏极延伸区之前注入碳离子以抑制源/漏极延伸区注入的P原子或者As原子的扩散，其基本原理是：由于在多晶硅栅氧化及源/漏区离子注入工艺中会产生间隙式缺陷，而注入的碳离子可以吸附这些间隙式缺陷，这样达到了抑制TED目的。在现有的形成MOS晶体管工艺中，通常需要在沟道内注入离子以调节晶体管的阈值电压，该注入的离子对于nMOS晶体管通常为硼离子，对于pMOS晶体管通常为磷离子，上述技术方案中的碳离子注入的步骤未能起到抑制上述沟道注入和栅氧化层生长以形成栅介质层等源/漏极延伸区形成前工艺所导致的缺陷的问题，由于这些缺陷的存在以及随后的低温工艺过程，会导致沟道区杂质的增强扩散，影响晶体管的阈值电压的控制和匹配。
发明内容
本发明解决的问题是提供一种MOS晶体管及其制作方法，以抑制氧化增强扩散引起的瞬态增强扩散效应。
为解决上述问题，本发明提供了一种MOS晶体管的制作方法，包括：提供半导体衬底，所述半导体衬底内形成有隔离结构，所述隔离结构将半导体衬底分为待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；在半导体衬底的有源区内引入第一离子，形成隔离阱；在半导体衬底的有源区内引入第二离子，以调整待形成的MOS晶体管的阈值电压；还包括：在MOS晶体管的沟道区域内引入碳离子。
所述引入碳离子步骤在引入第一离子步骤之后进行。
所述引入碳离子通过离子注入进行。
所述注入碳离子深度范围为5nm至50nm。
所述注入碳离子的能量范围为低于20KeV，所述注入碳离子的剂量范围为1E12至5E14cm-2，角度范围为0至9°。
所述注入碳离子的能量范围为低于20KeV，所述注入碳离子的剂量范围为1E14至5E14cm-2，角度范围为0至9°。
在注入碳离子之后还包括退火步骤。
所述退火温度范围为800至1000℃，退火时间为5至20min，气氛为惰性气体或者N2。
相应地，本发明还提供一种MOS晶体管，包括：半导体衬底，所述半导体衬底内形成有隔离结构，所述隔离结构将半导体衬底分为待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；隔离阱，位于半导体衬底的有源区内，所述隔离阱内引入有第一离子；第二离子区，位于半导体衬底的有源区内，用于调整待形成的MOS晶体管的阈值电压；还包括：碳离子区，位于MOS晶体管的沟道区域内。
所述碳离子区在引入第一离子形成隔离阱之后形成。
所述碳离子区通过离子注入形成。
所述形成碳离子区的注入碳离子的深度范围为5nm至50nm。
所述形成碳离子区还包括在注入碳离子之后还包括退火步骤。
所述退火采用快速热退火，退火温度范围为800至1000℃，退火时间为5至20min，气氛为惰性气体或者N2。
与现有技术相比，本技术方案具有以下优点：通过在MOS晶体管的沟道区域内引入碳离子，利用碳离子的“吸杂”作用，阻止后续在MOS晶体管的沟道区域内注入的用于调整MOS晶体管阈值电压的离子在后续的氧化形成栅介质层工艺中扩散，从而达到抑制瞬态增强扩散效应目的。
本技术方案还通过优化碳离子的能量范围为低于20KeV，所述注入碳离子的剂量范围为1E12至5E14cm-2，可以防止由于注入碳离子损伤过大而引起的较高的结漏电流。同时，当采用较高的注入能量或剂量的时候，剂量为1E14cm-2至5E14cm-2范围时，本技术方案还通过加入退火步骤进行修复，以防止由于注入剂量过大造成注入损伤从而引起结漏电流的增大。所述退火采用快速热退火，退火温度范围为800至1000℃，退火时间为5至15min，气氛为惰性气体或者N2。
附图说明
图1是现有技术的形成CMOS器件中注入有碳离子基团的剖面结构示意图；
图2是现有技术的形成n沟道漏极延伸区的剖面结构示意图；
图3是本发明的一个实施例的形成MOS晶体管的流程示意图；
图4至图8是本发明的一个实施例的形成MOS晶体管的剖面结构示意图；
图9是本发明的形成MOS晶体管的注入的碳离子剂量与结电容之间的关系；
图10是本发明的形成MOS晶体管的注入的碳离子能量与结电容之间的关系；
图11是本发明的形成nMOS晶体管在注入碳离子后分别在退火和不退火条件下，注入的碳离子剂量与结漏电流之间的关系；
图12是本发明的形成nMOS晶体管在注入碳离子后分别在退火和不退火条件下，注入的碳离子剂量与结漏电流之间的关系。
具体实施方式
以下通过依据附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚：
本发明首先提供一种MOS晶体管的制作方法，具体请参照图1，包括：执行步骤S11，提供半导体衬底，所述半导体衬底内形成有隔离结构，所述隔离结构将半导体衬底分为待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；执行步骤S13，在半导体衬底的有源区内引入第一离子，形成隔离阱；执行步骤S15，在半导体衬底的有源区内引入第二离子，以调整待形成的MOS晶体管的阈值电压；执行步骤S17，在MOS晶体管的沟道区域内引入碳离子。
所述引入碳离子步骤在引入第一离子之前或者之后、或者在引入第二离子之前或者之后进行。优选在引入第一离子步骤之后进行。
下面结合图4至8详细描述本发明的形成MOS晶体管工艺，本实施例中，以所述引入碳离子步骤在引入第一离子步骤之后进行为例。
首先参照图4，提供半导体衬底100，所述半导体衬底100内形成有隔离结构101，所述隔离结构101将半导体衬底100分为待形成MOS晶体管的不同有源区(未标记)，所述有源区包括MOS晶体管的沟道区域。所述半导体衬底100上还形成有垫氧化层103。
在半导体衬底100的有源区内引入第一离子，形成隔离阱102。所述第一离子与该有源区待形成的MOS晶体管的种类有关，若待形成的MOS晶体管的沟道导电类型为n型，则第一离子为p型，比如通常为硼离子；若待形成的MOS晶体管的沟道导电类型为p型，则第一离子为n型，比如通常为磷离子。
通常，形成隔离阱102通过注入第一离子形成。
由于形成所述隔离阱102目的为将半导体衬底100上形成的半导体器件之间以及与半导体衬底100之间进行隔离，然后在隔离阱102内形成半导体器件，因此形成隔离阱102的注入的第一离子的导电类型与半导体衬底100的导电类型相反，以便与半导体衬底100之间形成PN结进行隔离。
同时，隔离阱102的结构还可以包括多种，不限于本实施例中图示的单一的隔离阱102结构，可以为三阱结构，比如：若半导体衬底为p型，则可以注入n型离子形成第一隔离阱，该第一隔离阱内可以形成p型MOS晶体管，然后在第一隔离阱内的nMOS晶体管区域注入p型离子，形成第二隔离阱，然后在该第二隔离阱内形成n型MOS晶体管。
参照图5，为在MOS晶体管的沟道区域内引入碳离子的剖面结构示意图，本实施例中，所述引入碳离子步骤在引入第一离子之后进行。
本发明的技术方案基于如下技术原理形成：本申请的发明人发现，当后续在半导体衬底100内的MOS晶体管的沟道区域内引入第二离子、用以调整MOS晶体管的阈值电压的时候，引入第二离子总会将半导体衬底内原本规则的原子排列打乱，形成各种缺陷包括间隙原子，而这些缺陷的存在，会使引入的第二离子在后续的热氧化形成栅极介电层的工艺中扩散加快。本申请的发明人还发现，在MOS晶体管的沟道区域内注入的碳离子，可以和缺陷反应形成团簇，起到定扎(trap)杂质的作用，这样就减少了自由缺陷，能够将沟道区域内引入的一些缺陷吸引在其周围，在局部形成不规则的晶格排列，而在整体上会使原子排列更为规则，晶格更为完美，因此电子受到的散射减少，从而使得引入的第二离子扩散率降低，减小或者避免了由于氧化造成的瞬态增强扩散效应。
同时本申请的发明人还发现，注入碳离子也会带来缺陷，会引起较高的带间遂穿漏电流，因此需要将注入碳离子的条件进行优化。
本发明的实施例中，所述引入碳离子通过离子注入进行，所述注入碳离子的深度范围为5至50nm。所述注入碳离子的能量范围为低于20KeV，所述注入碳离子的剂量范围为1E12至5E14cm-2，角度范围为0至9°。
在实际半导体工艺中，该注入步骤可以直接采用形成上述隔离阱102的掩模板，即注入的碳离子可以不限于待形成的MOS晶体管的沟道区，即使注入至沟道两侧的源/漏延伸区也不会带来不良效果，相反，根据前述的现有技术，注入在源/漏延伸区还可以起到减小源/漏与半导体衬底之间的结电容的作用。
作为本发明的一个实施例，所述注入碳离子的能量为5KeV，所述注入碳离子的深度为10nm，所述注入碳离子的剂量为1E14cm-2。
作为本发明的另一个实施例，所述注入碳离子的深度为25nm。所述注入碳离子的能量范围为10KeV，所述注入碳离子的剂量为2E13cm-2。
作为本发明的又一个实施例，所述注入碳离子的深度为40nm。所述注入碳离子的能量为15KeV，所述注入碳离子的剂量为1E12cm-2。
经过上述优化，可以防止由于注入碳离子而引起的较高的结漏电流。具体请参照后文的有关注入的碳离子的能量以及剂量与结电容、结漏电流之间的曲线关系。
同时，当采用较高的注入能量或剂量的时候，比如剂量为1E14cm-2至5E14cm-2范围时，需要加入退火步骤进行修复，以防止由于注入剂量过大造成注入损伤从而引起结漏电流的增大。所述退火可以采用快速热退火，退火温度范围为800至1000℃，退火时间为5至15min，气氛可以为惰性气体比如Ar、Ne，还可以为N2。
作为本发明的一个实施例，所述注入碳离子的深度为10nm。所述注入碳离子的能量为5KeV，所述注入碳离子的剂量为3E14cm-2；注入之后还包括退火步骤，所述退火采用快速热退火，退火温度为850℃，退火时间为12min，气氛为Ar。
作为本发明的另一个实施例，所述注入碳离子的深度为25nm。所述注入碳离子的能量为10KeV，所述注入碳离子的剂量为2E14cm-2；注入之后还包括退火步骤，所述退火采用快速热退火，退火温度为900℃，退火时间为10min，气氛为N2。
作为本发明的又一个实施例，所述注入碳离子的深度为40nm。所述注入碳离子的能量为15KeV，所述注入碳离子的剂量为1E14cm-2；注入之后还包括退火步骤，所述退火采用快速热退火，退火温度为950℃，退火时间为8min，气氛为N2。
经过上述注入碳离子之后，在隔离阱102内的MOS晶体管的沟道区内形成碳离子区104。同时，在不影响本发明的技术效果的条件下，该碳离子区104还延伸到沟道两侧的源/漏延伸区内。
接着，参照图6，在半导体衬底100的有源区内引入第二离子，以调整待形成的MOS晶体管的阈值电压。通常，在有源区引入第二离子通过注入形成。
同样在该步骤中，实际上可以直接采用形成隔离阱的掩模板，即起调整阈值电压作用的注入的第二离子可以不限于仅注入在待形成的MOS晶体管的沟道区域，即使注入至沟道两侧的源/漏延伸区同样不会带来不良效果。
所述第二离子根据待形成的MOS晶体管种类不同而不同，若待形成的MOS晶体管的沟道导电类型为n型，则第二离子为p型，比如可以为硼离子或者铟离子；若待形成的MOS晶体管的沟道导电类型为p型，则第二离子为n型，比如可以为磷离子或者砷离子。
注入第二离子之后，在隔离阱102内的MOS晶体管的沟道区内形成第二离子区105。同时，该第二离子区105还延伸到沟道两侧的源/漏延伸区内。
参照图7，随后的工艺包括：去除垫氧化层103；在半导体衬底100上形成栅介质层106和多晶硅层107。
参照图8，刻蚀栅介质层106和多晶硅层107，形成栅极结构；在半导体衬底100内、栅极结构两侧第二离子区105形成源/漏极延伸区；在栅极结构两侧形成侧墙；在半导体衬底100内形成源/漏极108，形成所述的这些结构为本领域人员公知技术，在此不加详述。
本实施例中，所述引入碳离子步骤在引入第一离子之后进行即在形成隔离阱之后形成，由于在实际工艺中，通常在形成栅介质层时候才在半导体工艺中引入第一道退火，因此本发明中的引入碳离子原理上可以在形成栅介质层之前的任何步骤进行均可，在此不应过多限制本发明的保护范围。但是，由于注入碳离子会在注入区形成非晶状态，而该非晶态有利于阻止随后注入的第二离子的扩散，因此比较优选的技术方案为碳离子注入步骤在第二离子注入步骤之前进行。
经过上述工艺形成本发明的MOS晶体管，包括：半导体衬底100，所述半导体衬底100内形成有隔离结构101，所述隔离结构101将半导体衬底100分为待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；隔离阱102，位于半导体衬底100的有源区内，所述隔离阱102内引入有第一离子；第二离子区105，用于调整待形成的MOS晶体管的阈值电压；还包括：碳离子区104，位于MOS晶体管的沟道区域内。
所述碳离子区在引入第一离子步骤之前或之后、或者在引入第二离子步骤之前或之后形成，优选再引入第一离子步骤之后形成隔离阱之后形成。
所述碳离子区通过离子注入进行。
所述形成碳离子区的注入碳离子的深度范围为5至50nm。
所述形成碳离子区的注入碳离子的能量范围为低于20KeV，所述注入碳离子的剂量范围为1E12至5E14cm-2，角度范围为0至9°。
采用美国斯诺费斯(Synopsys)公司的TCAD模拟软件中的TSUPREM4和MEDICI环境下分别对本发明的半导体器件进行模拟。模拟的工艺条件为65nm，半导体衬底为硅。
图9是本发明的形成MOS晶体管的注入的碳离子剂量与结电容之间的关系，能量固定为10KeV；图10是本发明的形成MOS晶体管的注入的碳离子能量与结电容之间的关系，剂量固定为2.6E13cm-2。可以看出，结电容随着注入的剂量和能量均发生变化，结电容随着注入的剂量先减后增，随着注入的能量先增后减，因此，本实施例将该剂量能量进行了优化，选取的剂量范围为低于1E12至1E14cm-2，能量范围为低于20KeV，可以有效抑制短沟道效应和反短沟道效应(RSCE)。
但是经过实验发现，通过后续的退火，可以对由于注入造成的损伤而引起的结电容增大和漏电流的增大进行修复，因此当加入退火步骤之后，选取的剂量范围为1E12至5E14cm-2，能量范围为低于20KeV。
图11是本发明的形成nMOS晶体管在注入碳离子后分别在退火(曲线II)和不退火(曲线I)条件下，注入的碳离子剂量(D)与结漏电流(Ileakage)之间的关系，可以看出，经过退火，整体上结漏电流有所降低，在低于5E14cm-2下，结漏电流仍然低于1E04pA/μm-2，这个结漏电流并不影响半导体器件的性能，因此加入退火步骤之后，可以将注入剂量选择在1E12至5E14cm-2。
图12是本发明的形成nMOS晶体管在注入碳离子后分别在退火(曲线II)和不退火(曲线I)条件下，关闭电流(Ioff)与漏极饱和漏电流(Idsat)之间的关系，可以看出，加入退火步骤之后，长沟道器件的漏电得到显著改善，同时短沟器件特性未受到明显影响。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种MOS晶体管的制作方法，包括：
提供半导体衬底，所述半导体衬底内形成有隔离结构，所述隔离结构将半导体衬底分为待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；
在半导体衬底的有源区内引入第一离子，形成隔离阱；
在半导体衬底的有源区内引入第二离子，以调整待形成的MOS晶体管的阈值电压；
其特征在于，还包括：
在MOS晶体管的沟道区域内引入碳离子。
2.根据权利要求1所述的MOS晶体管的制作方法，所述引入碳离子步骤在引入第一离子步骤之后进行。
3.根据权利要求1所述的MOS晶体管的制作方法，所述引入碳离子通过离子注入进行。
4.根据权利要求3所述的MOS晶体管的制作方法，所述引入碳离子的注入深度范围为5nm至50nm。
5.根据权利要求3所述的MOS晶体管的制作方法，所述引入碳离子的注入能量范围为低于20KeV，所述引入碳离子的注入剂量范围为1E12至5E14cm-2，角度范围为0至9°。
6.根据权利要求3所述的MOS晶体管的制作方法，所述引入碳离子的注入能量范围为低于20KeV，所述引入碳离子的注入剂量范围为1E14至5E14cm-2，角度范围为0至9°。
7.根据权利要求5或6所述的MOS晶体管的制作方法，在注入碳离子之后还包括退火步骤。
8.根据权利要求7所述的MOS晶体管的制作方法，所述退火采用快速热退火，退火温度范围为800至1000℃，退火时间为5至20min，气氛为惰性气体或者N2。
9.一种MOS晶体管，包括：
半导体衬底，所述半导体衬底内形成有隔离结构，所述隔离结构将半导体衬底分为待形成MOS晶体管的不同有源区，所述有源区包括MOS晶体管的沟道区域；
隔离阱，位于半导体衬底的有源区内，所述隔离阱内引入有第一离子；
第二离子区，位于半导体衬底的有源区内，用于调整待形成的MOS晶体管的阈值电压；
其特征在于，还包括：
碳离子区，位于MOS晶体管的沟道区域内。
10.根据权利要求9所述的MOS晶体管，所述碳离子区在引入第一离子形成隔离阱之后形成。
11.根据权利要求9或10所述的MOS晶体管，所述碳离子区通过离子注入形成。
12.根据权利要求11所述的MOS晶体管，所述碳离子区的注入碳离子的深度范围为5nm至50nm。
13.根据权利要求12所述的MOS晶体管，所述碳离子区还包括在注入碳离子之后还包括退火步骤。
14.根据权利要求13所述的MOS晶体管，所述退火温度范围为800至1000℃，退火时间为5至20min，气氛为惰性气体或者N2。
CN2008102029600A 2008-11-18 2008-11-18 Mos晶体管及其制作方法 Active CN101740513B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008102029600A CN101740513B (zh) 2008-11-18 2008-11-18 Mos晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102029600A CN101740513B (zh) 2008-11-18 2008-11-18 Mos晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN101740513A CN101740513A (zh) 2010-06-16
CN101740513B true CN101740513B (zh) 2011-03-23

Family

ID=42463741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102029600A Active CN101740513B (zh) 2008-11-18 2008-11-18 Mos晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN101740513B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101937931B (zh) * 2010-08-31 2012-10-10 清华大学 高性能场效应晶体管及其形成方法
CN103000523B (zh) * 2011-09-13 2015-06-17 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法
CN103000525B (zh) * 2011-09-13 2015-12-02 中芯国际集成电路制造(上海)有限公司 Pmos晶体管结构及其制造方法
CN105206531B (zh) * 2014-06-30 2018-08-10 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN109378274B (zh) * 2018-10-11 2022-04-22 吉林建筑大学 一种制备不同类型铟镓锌氧薄膜晶体管的方法
CN111240392B (zh) * 2020-01-19 2021-07-27 中国科学院上海微系统与信息技术研究所 阈值电压的调节方法、装置、cmos器件、电子设备及存储介质
CN112838130A (zh) * 2021-01-04 2021-05-25 西安交通大学 一种蓝宝石基GaN准垂直肖特基二极管反向漏电改善方法及肖特基二极管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026121A (zh) * 2006-02-20 2007-08-29 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026121A (zh) * 2006-02-20 2007-08-29 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法

Also Published As

Publication number Publication date
CN101740513A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
CN101740513B (zh) Mos晶体管及其制作方法
CN101572250B (zh) 半导体器件、p型MOS晶体管及其制作方法
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
CN101572251B (zh) 半导体器件、n型MOS晶体管及其制作方法
CN101740514B (zh) Mos晶体管及其制作方法
US20080121992A1 (en) Semiconductor device including diffusion barrier region and method of fabricating the same
CN102938375B (zh) 一种场效应晶体管及形成方法
CN101930922B (zh) Mos晶体管的制作方法
US20110097868A1 (en) Method for fabricating p-channel field-effect transistor (fet)
US7151032B2 (en) Methods of fabricating semiconductor devices
CN102194868B (zh) 一种抗辐照的Halo结构MOS器件
US20090004804A1 (en) Method of fabricating semiconductor devices
US20120302026A1 (en) Method for forming a transistor
CN101930923B (zh) Mos晶体管的制作方法
CN103000523B (zh) Pmos晶体管结构及其制造方法
CN101989550B (zh) Nmos晶体管的制造方法
CN101930924B (zh) Mos晶体管的制作方法
CN102446769B (zh) 一种降低碳辅助注入工艺流程中多晶硅栅电阻的方法
CN101567317A (zh) 具有轻掺杂漏极的晶体管的制造方法
CN103000525A (zh) Pmos晶体管结构及其制造方法
CN101989549B (zh) Nmos晶体管的制造方法
CN108878526B (zh) 半导体结构及其形成方法
CN102693904B (zh) 一种减小i/o mos器件hci效应的方法
US8664073B2 (en) Method for fabricating field-effect transistor
CN101894748B (zh) 离子注入的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant