CN101026121A

CN101026121A - 半导体隔离结构及其形成方法

Info

Publication number: CN101026121A
Application number: CN 200610023985
Authority: CN
Inventors: 王津洲
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-02-20
Filing date: 2006-02-20
Publication date: 2007-08-29
Anticipated expiration: 2026-02-20
Also published as: CN100483665C

Abstract

本发明公开了一种半导体隔离结构的形成方法包括：提供半导体衬底；在衬底上生长氧化层；在氧化层上利用光刻胶形成光刻掩膜图形；利用光刻掩膜图形定位有源区和隔离区；向隔离区中注入碳原子；除去光刻胶以后，对衬底进行中高温退火，使注入的碳原子均匀分布从而形成隔离结构。本发明的半导体隔离结构包括衬底和在衬底上形成的有源区；在有源区之间形成的隔离区；隔离区中包含注入的离子化碳原子。本发明的隔离结构称为碳离子注入隔离结构(CIII：carbon ion implantation isolation)，缩写为CI³，其表面电阻极高，且宽度为纳米级，表面平坦程度很高，从而大大提高了有源区之间的隔离性能，在半导体器件中采用本发明的隔离结构非常有利于深亚微米至纳米级器件的制造。

Description

半导体隔离结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体隔离结构形成方法和用所述方法形成的隔离结构。

背景技术

半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。现有技术中形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)或浅沟槽隔离工艺(STI)。LOCOS工艺是在晶片表面淀积一层氮化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅。有源器件在氮化硅所确定的区域生成。对于隔离技术来说，局部氧化隔离在电路中的有效局部氧化隔离仍然存在问题。其中一个问题就是在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象，如图1所示，其是由于在氧化的过程中氮化硅和硅之间的热膨胀性能不同造成的。这个“鸟嘴”占用了实际的空间，增大了电路的体积。性能方面，在氧化过程中，对晶片产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

随着半导体工艺进入深亚微米时代，0.18μm以下的元件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。STI隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。在这种工艺中，先在衬底上形成浅沟槽，元件之间用刻蚀的浅沟槽隔开，再利用化学气相淀积(CVD)在浅沟槽中填入介电质，例如氧化硅，在侧壁氧化和填入介电质之后，用化学机械研磨(CMP)的方法使晶片表面平坦化。

由于深亚微米元件的浅沟槽的深宽比(Aspect Ratio)比较高，所以一般采用高密度等离子化学气相淀积法(High-Density-Plasma CVD，HDP-CVD)来填充氧化硅。HDP-CVD工艺是同时使用淀积用反应气体与溅射用的氢、氦等气体，以便同时进行淀积与溅射反应。在这种STI氧化物填充工艺中使用硅烷(SiH₄)、氧气(O₂)和氢气(H₂)利用高密度等离子淀积(HDP-CVD)和溅射(Sputtering)工艺形成氧化硅膜。图2A至2D为STI沟槽填充过程中填充的氧化硅膜产生缺陷的示意图。在为了良好的沟槽填充而调整工艺时，如果溅射率小于淀积率，也就是在欠溅射的情况下，当衬底200的沟槽210的宽度小到一定程度时，在回流的过程中从一侧的氧化硅层220上溅射出的氧化硅会再淀积到角部的氧化硅层上，从而形成凸角230，如图2A所示。继续生长的话，其结果会导致在填入沟槽的氧化硅层220中形成孔洞(void)240，如图2B所示。因此，HDP-CVD工艺的溅射率要适当增加，以便使沟槽上方氧化层的两侧斜面互相远离，以防止两侧的凸角向中心汇合形成孔洞，如美国专利US5,872,058公开的技术方案所描述的。但是，溅射率也不能过高，若出现过溅射的情况，在角部金属和抗反射膜(ARC)层的溅射会产生削角问题。在此情况下淀积氧化硅层220时，沟槽210顶角部分的衬底200会被削去，如图2C所示，致使有源区遭到破坏，引起漏电流的产生。在制造10-100纳米水平的器件时，STI沟槽的变得更加微细，填充工艺的控制变得更加困难和复杂，沟槽的填充极易出现上述缺陷，而且由于工艺特性本身的原因，沟槽的填充不可避免地会出现凸台的现象，影响到电子元件的性能。如图2D所示，深亚微米级至纳米级器件，例如微量电子晶体管(a few electron transistor)和/或三维空间立体晶体管架构(three dimension transistor architecture)的制造中需要发展非常均匀平坦的隔离和绝缘结构。如果用化学机械研磨(CMP)方法对凸台进行研磨时，极易对有源区造成损伤，而且极微细的STI隔离结构的表面电阻(sheet resistance)通常不高，难以保证有效的隔离。因此，在制造深亚微米至纳米级器件时需要找到表面更加平坦、表面电阻更高的隔离结构。

发明内容

有鉴于此，本发明的目的在于提供一种新的半导体隔离结构及其形成方法，以能够在制造深亚微米至纳米级器件的过程中形成表面平坦、表面电阻更高、绝缘性能更加优良的隔离结构。

为达到上述目的，本发明提供了一种半导体隔离结构的形成方法包括提供半导体衬底；在衬底上生长绝缘层；在绝缘层上形成光刻胶掩膜；图案化光刻胶掩膜，从而在绝缘层表面定位第一区域和第二区域；向第一区域中注入粒子；除去光刻胶；对衬底进行退火，使注入的粒子均匀分布从而形成隔离结构。

注入到第一区域中的粒子为高能离子化碳原子。

所述隔离结构为表面平坦的隔离结构。

离子化碳原子的注入能量为5KeV～180KeV。

离子化碳原子的注入剂量的流量密度为4×10¹⁴～5×10¹⁶每平方厘米。

离子化碳原子的注入深度为100～5000。

所述退火温度为500℃-800℃。

注入区域中离子化碳原子的体密度为5×10¹⁹～10²¹每立方厘米。

所述第二区域确定的衬底区域为有源区。

所述绝缘层为氧化硅层或氮氧化硅层。

所述半导体衬底为包括有源区和隔离区的平面结构。

本发明提供的另一种半导体隔离结构的形成方法是首先在衬底上生长绝缘层；在绝缘层上形成光刻胶掩膜；图案化光刻胶掩膜，从而在绝缘层表面定位第一区域和第二区域；在第一区域上刻蚀绝缘层和衬底表面形成浅沟槽；在浅沟槽内形成氧化层；向浅沟槽底部的衬底中注入粒子；除去光刻胶；对衬底进行退火，使注入的粒子均匀分布；在浅沟槽中回填氧化层形成隔离结构。

注入到浅沟槽中的粒子为高能离子化碳原子。

所述离子化碳原子的注入能量为5KeV～180KeV。

离子化碳原子的注入深度为100～5000。

所述退火温度为500℃-800℃。

退火后注入到浅沟槽中离子化碳原子的体密度为5×10¹⁹～10²¹每立方厘米。

所述第二区域确定的衬底区域为有源区。

所述绝缘层为氧化硅层或氮氧化硅层。

所述半导体衬底为包括有源区和隔离区的平面结构。

相应地，本发明提供的一种半导体隔离结构，包括半导体衬底；在衬底上形成的有源区；和在有源区之间形成的隔离区；所述隔离区中包含注入的粒子，所述粒子为离子化碳原子。

所述离子化碳原子在隔离区中的体密度为5×10¹⁹～10²¹每立方厘米。

所述离子化碳原子的注入深度为100～5000。

所述半导体衬底为包括有源区和隔离区的平面结构。

本发明的另一种半导体隔离结构，包括半导体衬底；在衬底上形成的有源区；在有源区之间形成的浅沟槽隔离区；以及在浅沟槽隔离区下方由注入粒子组成的底层隔离区。

所述粒子为离子化碳原子。

所述离子化碳原子的注入深度为100～5000。

所述半导体衬底为包括有源区和隔离区的平面结构。

由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：

半导体集成电路器件在晶片上包括众多有源器件区和在有源器件区之间形成的隔离区。这些隔离区是制造有源器件之前首先形成的。本发明半导体隔离结构及其制造方法是利用高能量离子化碳原子从晶片表面注入到晶片内部形成隔离区域。本发明的优点主要表现在：

(1)利用碳离子注入的方法能够形成表面电阻很高的隔离区域。这是由于碳离子的尺寸比硅原子小，碳原子用适当的能量和剂量被注入后，在随后退火阶段适当的温度控制下碳原子扩散到邻近硅晶体的空穴晶格内的稳定位置，由于碳原子和硅原子都是四价原子，碳原子与临近的碳原子和/或硅原子会形成稳定的共价键，碳和硅原子晶格结构的能阶间隙(energy bandgap)比硅硅原子晶格结构的能阶间隙至少高出一倍；在室温条件下，构成表面电阻极高的绝缘隔离区域，从而大大提高了有源区之间的绝缘隔离性能；

(2)利用生长或填充的方法形成隔离区极易造成隔离区不平坦的现象。本发明的半导体隔离结构及其制造方法采用离子注入的方法形成隔离区，可以方便地控制隔离区的宽度和深度，在半导体器件中采用本发明的隔离结构能够在密度极高的有源区域之间形成纳米级宽度的隔离区，且隔离区表面平坦程度很高，非常有利于深亚微米至纳米级器件的制造。

附图说明

图1为在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象的示意图；

图2A至2D为STI沟槽填充过程中填充的氧化硅膜产生缺陷的示意图；

图3为本发明隔离结构形成方法第一实施例的示意图；

图4为利用本发明隔离结构形成方法第一实施例形成的隔离结构剖面图；

图5为本发明隔离结构形成方法第二实施例的示意图；

图6为利用本发明隔离结构形成方法第二实施例形成的隔离结构剖面图；

图7为本发明隔离结构形成方法第三实施例的示意图；

图8为利用本发明隔离结构形成方法第三实施例形成的隔离结构剖面图；

图9为本发明半导体隔离结构形成方法的流程图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

离子注入法被广泛地应用于大规模集成电路中N型和P型MOS晶体管、以及CMOS晶体管的制造中。以合适的掺杂浓度将合适的元素离子注入到晶片中对于在栅级氧化物下方形成开关通道和控制晶体管阈值电压是非常重要的。通过注入不同的离子，可用来形成有源器件结构并控制器件的电流电压特性，例如减少热载流子迁移、降低耗尽层漏电流的产生等。本发明提供了一种新的隔离结构的概念，在表面生长了氧化层的硅晶片上，选择性的使用离子化碳原子注入法在有源器件区之间形成平面化的隔离区。使用不同加速能量和剂量的碳离子多次注入，然后经过在适当温度下的退火处理，以达到所要求的碳离子深度和体密度的均匀分布，形成高电阻的绝缘隔离区。本发明选择了从低能量到高能量的多次碳离子注入，配合以中度至高度的剂量来达到初步的碳离子深度和体密度分布。采用中高温度退火，以减少任何氧离子和晶格间隙内碳离子的作用，并避免碳离子的析出，提高硅晶片晶格内碳化硅和碳碳共价键形成的比例。

本发明半导体隔离结构的形成方法作为一种新的隔离结构形成方法，采用离子注入的方式，向晶片表面注入高能量离子化碳原子，碳离子扩散到晶片内部与硅原子或临近的碳离子组成共价键形成隔离结构，隔离结构众多的有源区域彼此隔离。通过控制注入碳离子剂量和注入能量，可以达到控制碳离子注入深度和体密度的目的。在随后的中高温退火过程中，碳离子会因受热而向晶片的硅晶体中扩散，最终均匀分布在衬底内部的特定区域内。由于碳离子小于晶格顶端的硅原子，碳离子会进入硅晶体的晶格内，与硅原子形成共价键，或者与临近的碳离子之间形成共价键。碳原子和硅原子都是四价元素，因此它们之间形成的共价键非常稳定坚固。所形成的隔离区具有极好的绝缘性能。这里将本发明的碳离子注入形成的隔离结构称之为碳离子注入隔离结构(CIII：carbon ion implantation isolation)，缩写为CI³。

图3为本发明隔离结构形成方法第一实施例的示意图。如图3所示，在本发明隔离结构形成方法的第一实施例中，首先在半导体衬底300表面生长氧化层310；氧化层的厚度大约在80-120左右，然后在氧化层310上涂布光刻胶330，利用曝光、显影、等工艺形成隔离区320上方的窗口，区域340对应的是有源区。本实施例中没有去除隔离区320窗口上的氧化层310。此时用离子注入的方法向隔离区320中注入碳离子，碳离子穿过氧化层310进入到衬底中形成CIII隔离结构。位于有源区340上面的光刻胶掩膜图形330，用于防止碳离子注入有源区。在深亚微米至纳米级器件的制造过程中，根据隔离结构设计的需要，通过调整碳离子注入的浓度和注入的能量，可以达到调整碳离子注入深度和体密度的目的。碳离子的注入通常需分为多次进行以达到深度和体密度的均匀分布。碳离子加速能量可以分为大于100KeV，介于50-100KeV，介于10-50KeV，低于10KeV。高能量时，使用低一些剂量。低能量时，使用高一些剂量。加速能量达到180KeV，碳离子可以达到5000的深度，注入剂量的流密度设置为4×10¹⁴至2×10¹⁵每平方厘米，用于形成深度较深的隔离结构。加速能量低于10KeV，碳离子仅注入氧化层下100，注入剂量的流密度设置为2×10¹⁵至4×10¹⁶每平方厘米，用于形成深度较浅的隔离结构。利用多次碳离子注入以达到深度为100～5000之间的均匀分布。本实施例中，为了使碳离子穿过氧化层310进入隔离区320中，碳离子的注入采用高能量低剂量的策略。在碳离子注入到衬底内部之后，对衬底进行中高温退火，使得碳离子受热扩散。本发明实施例中的退火温度为600℃左右。碳离子在退火过程中向硅晶体中扩散，由于碳原子比硅原子小，所以碳原子很容易进入硅晶体的晶格内。同时需防止在退火过程中，达到饱和密度碳硅共溶态内碳离子的析出。如提高退火温度，则需缩短时间，快速退火。本发明采用碳离子作为注入粒子，出于两点考虑：首先，碳原子比硅原子小，容易进入晶格中；其次，碳和硅都是四价元素，碳离子与临近的碳离子和硅原子极易形成稳定的碳硅共价键和碳碳共价键，由这些共价键组成的隔离区域具有极高的表面电阻(sheet resistance)。其它元素在上述方面无法与碳元素相比。经过上述工艺后，碳离子在CI³隔离结构中的体密度为5×10¹⁹～10²¹每立方厘米，注入深度约为100～5000

图4为利用本发明隔离结构形成方法第一实施例形成的隔离结构剖面图。如图4所示，注入的碳离子在中高温退火过程中扩散，进入到硅晶体的晶格中，占据了晶格中的空穴，与临近的碳离子和硅原子形成稳定牢固的共价键。因此，碳离子注入的区域420为高阻态的隔离结构，其为衬底400上的有源区430之间提供良好的隔离边界。由于碳离子是穿过氧化层410进入到衬底中的，而氧化层410是非常平坦的，因此氧化层410保证了隔离结构420表面的平坦度。根据工艺需要去除氧化层410后，有源区430和隔离结构420表面均非常平坦。在半导体器件中采用本发明的隔离结构有利于后续深亚微米或纳米级有源器件的制造。

图5为本发明隔离结构形成方法第二实施例的示意图。如图5所示，在本发明隔离结构形成方法的第二实施例中，半导体衬底500表面生长氧化层510；在氧化层510上涂布光刻胶530，利用掩膜、光刻、刻蚀等工艺形成隔离区520上方的窗口，区域540对应的是有源区。本实施例中将隔离区320上面的氧化层310去除。因此，本实施例中，向隔离区320中注入碳离子可采用高剂量低能量的策略。碳离子注入到衬底内部之后，除去涂布光刻胶530，在600℃左右对衬底进行中高温退火，使得碳离子受热扩散，进入邻近的晶格位置。

图6为利用本发明隔离结构形成方法第二实施例形成的隔离结构剖面图。如图6所示，注入的碳离子在中高温退火过程中产生扩散运动并进入到硅晶体的晶格中，占据了晶格中的空穴，与临近的碳离子和硅原子形成稳定牢固的共价键。因此，碳离子注入的区域620为高阻态的CI³隔离结构，其为衬底600上的有源区630之间提供良好的隔离边界。此外，由于隔离结构620表面的氧化层被去除，因此衬底600的平坦程度保证了隔离结构620表面的平坦度，在半导体器件中采用本发明的隔离结构有利于后续有源区630上有源器件的制造。

图7为本发明隔离结构形成方法第三实施例的示意图。如图7所示，在本发明隔离结构形成方法的第三实施例中，在半导体衬底700表面生长氧化层710后，利用掩膜、光刻、刻蚀等工艺在衬底700表面极浅沟槽(ExtremeShallow Trench；EST)720。在浅沟槽上生长氧化层720a，然后回填浅沟槽，本实施例向浅沟槽720的底部衬底中注入碳离子，形成底部下方具有CI³隔离结构的极浅沟槽隔离(ESTI)。本实施例中，向浅沟槽720中注入碳离子亦采用高剂量低能量的策略。在碳离子注入到衬底内部之后，在600℃左右对衬底进行中高温退火，使得碳离子受热扩散。碳离子在退火过程中向硅晶体中扩散，碳原子进入硅晶体的晶格内，与临近的碳离子和硅原子形成稳定的碳硅共价键和碳碳共价键，在浅沟槽720底部下方形成表面电阻(sheetresistance)极高的CI³隔离结构730。

图8为利用本发明隔离结构形成方法第三实施例形成的隔离结构剖面图。如图8所示，注入的碳离子在高温退火过程中产生扩散运动并进入到硅晶体的晶格中，占据了晶格中的空穴，与临近的碳离子和硅原子形成稳定牢固的共价键；浅沟槽内氧化层820a和回填浅沟槽820与底部下方形成的CI³隔离结构830。在有源区840之间就形成了底部下方具有极高表面电阻的CI³隔离结构的、隔离性能更好、漏电流更小的ESTI隔离区。

表面极浅沟槽(EST)可以做的比浅沟槽(ST)浅的多，深度与宽度的比值(小于3比1)要远比浅沟槽(ST)小；在形成的过程中，可以避免产生类似图2A至2D所描述STI沟槽填充过程中填充的氧化硅膜产生的各种缺陷。这样的工艺流程可以做到更小的隔离区和有源区。

本发明第二实施例和第三实施例中碳离子注入的深度和碳离子在CI³隔离结构中的体密度因设计需要而有所不同。但碳离子注入的深度都在100～5000之间；碳离子在CI³隔离结构中的体密度都为5×10¹⁹～10²¹每立方厘米。

图9为本发明半导体隔离结构形成方法的流程图。如图9所示，本发明的CI³隔离结构形成方法包括：提供半导体衬底(步骤S101)；在衬底上生长氧化层(S102)；在氧化层上涂布光刻胶(S103)；利用曝光、显影、等工艺在氧化层上形成光刻掩膜图形(S104)；利用在衬底表面的氧化层上定位有源区和隔离区光刻掩膜图形；穿过氧化层向隔离区域中注入碳离子(S105)；除去涂布光刻胶(S106)，对衬底进行高温退火，使注入的碳离子均匀分布形成CI³隔离结构(S107)。由于氧化层表面的是平坦的，所以CI³隔离结构就是表面平坦的隔离结构。在制造过程中，碳离子的注入能量为5KeV～180KeV；碳离子的注入剂量的流量密度为5×10¹⁴～4×10¹⁶每平方厘米；碳离子的注入深度为100～5000；退火温度为500℃-800℃；退火后注入区域中碳离子的体密度为5×10¹⁹～10²¹每立方厘米。上述的氧化层为氧化硅(SiO2)层或氮氧化硅(SiNO)层。本方法能够形成宽度为纳米级的CI³隔离结构。此外，在步骤S105中还可以在隔离区上刻蚀氧化层和衬底表面形成浅沟槽，然后向浅沟槽底部的衬底中注入碳离子，然后继续进行后续的工艺步骤，形成底部下方具有CI³隔离结构的极浅沟槽隔离区(ESTI)。

虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1、一种半导体隔离结构的形成方法，包括：

提供半导体衬底；

在衬底上生长绝缘层；

在绝缘层上形成光刻胶掩膜；

图案化光刻胶掩膜，从而在绝缘层表面定位第一区域和第二区域；

向第一区域中注入粒子；

除去光刻胶；

对衬底进行退火，使注入的粒子均匀分布从而形成隔离结构。

2、如权利要求1所述的半导体隔离结构形成方法，其特征在于：注入到第一区域中的粒子为高能离子化碳原子。

3、如权利要求1所述的半导体隔离结构形成方法，其特征在于：所述隔离结构为表面平坦的隔离结构。

4、如权利要求2所述的半导体隔离结构形成方法，其特征在于：离子化碳原子的注入能量为5KeV～180KeV。

5、如权利要求2或4所述的半导体隔离结构形成方法，其特征在于：离子化碳原子的注入剂量的流量密度为4×10¹⁴～5×10¹⁶每平方厘米。

6、如权利要求5所述的半导体隔离结构形成方法，其特征在于：离子化碳原子的注入深度为100～5000。

7、如权利要求1所述的半导体隔离结构形成方法，其特征在于：所述退火温度为500℃-800℃。

8、如权利要求2所述的半导体隔离结构形成方法，其特征在于：注入区域中离子化碳原子的体密度为5×10¹⁹～10²¹每立方厘米。

9、如权利要求1所述的半导体隔离结构形成方法，其特征在于：所述第二区域确定的衬底区域为有源区。

10、如权利要求1所述的半导体隔离结构形成方法，其特征在于：所述绝缘层为氧化硅层或氮氧化硅层。

11、如权利要求1所述的半导体隔离结构形成方法，其特征在于：所述半导体衬底为包括有源区和隔离区的平面结构。

12、一种半导体隔离结构的形成方法，包括：

提供半导体衬底；

在衬底上生长绝缘层；

在绝缘层上形成光刻胶掩膜；

在第一区域确定的衬底上形成浅沟槽；

在浅沟槽内形成氧化层；

向浅沟槽底部的衬底中注入粒子；

除去光刻胶；

对衬底进行退火，使注入的粒子均匀分布；

在浅沟槽中回填氧化层形成隔离结构。

13、如权利要求12所述的半导体隔离结构形成方法，其特征在于：注入到浅沟槽中的粒子为高能离子化碳原子。

14、如权利要求13所述的半导体隔离结构形成方法，其特征在于：所述离子化碳原子的注入能量为5KeV～180KeV。

15、如权利要求13或14所述的半导体隔离结构形成方法，其特征在于：离子化碳原子的注入剂量的流量密度为4×10¹⁴～5×10¹⁶每平方厘米。

16、如权利要求15所述的半导体隔离结构形成方法，其特征在于：离子化碳原子的注入深度为100～5000。

17、如权利要求12所述的半导体隔离结构形成方法，其特征在于：所述退火温度为500℃-800℃。

18、如权利要求17所述的半导体隔离结构形成方法，其特征在于：退火后注入到浅沟槽中离子化碳原子的体密度为5×10¹⁹～10²¹每立方厘米。

19、如权利要求12所述的半导体隔离结构形成方法，其特征在于：所述第二区域确定的衬底区域为有源区。

20、如权利要求12所述的半导体隔离结构形成方法，其特征在于：所述绝缘层为氧化硅层或氮氧化硅层。

21、如权利要求12所述的半导体隔离结构形成方法，其特征在于：所述半导体衬底为包括有源区和隔离区的平面结构。

22、一种半导体隔离结构，包括：

半导体衬底；

在衬底上形成的有源区；和

在有源区之间形成的隔离区；

所述隔离区中包含注入的粒子。

23、如权利要求22所述的半导体隔离结构，其特征在于：所述粒子为离子化碳原子。

24、如权利要求22所述的半导体隔离结构，其特征在于：所述离子化碳原子在隔离区中的体密度为5×10¹⁹～10²¹每立方厘米。

25、如权利要求22所述的半导体隔离结构，其特征在于：所述离子化碳原子的注入深度为100～5000。

26、如权利要求22所述的半导体隔离结构，其特征在于：所述半导体衬底为包括有源区和隔离区的平面结构。

27、一种半导体隔离结构，包括：

半导体衬底；

在衬底上形成的有源区；

在有源区之间形成的浅沟槽隔离区；以及

在浅沟槽隔离区下方由注入粒子组成的隔离区。

28、如权利要求27所述的半导体隔离结构，其特征在于：所述粒子为离子化碳原子。

29、如权利要求27所述的半导体隔离结构，其特征在于：所述离子化碳原子在隔离区中的体密度为5×10¹⁹～10²¹每立方厘米。

30、如权利要求27所述的半导体隔离结构，其特征在于：所述离子化碳原子的注入深度为100～5000。

31、如权利要求27所述的半导体隔离结构，其特征在于：所述半导体衬底为包括有源区和隔离区的平面结构。

32、一种包括如权利要求22或27所述的隔离结构的半导体器件。