CN101246839A

CN101246839A - 半导体隔离结构及其形成方法

Info

Publication number: CN101246839A
Application number: CNA2007100376787A
Authority: CN
Inventors: 肖德元
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2007-02-13
Filing date: 2007-02-13
Publication date: 2008-08-20

Abstract

一种半导体隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底为绝缘体上硅；在半导体衬底上形成牺牲氧化层；在牺牲氧化层上形成掩膜，图案化所述掩膜，从而在半导体衬底上定义出有源区和隔离区；通过牺牲氧化层向隔离区注入氧离子和氮离子；除去掩膜；对半导体衬底进行退火，使注入的氧离子和氮离子均匀分布从而形成隔离结构；去除牺牲氧化层。所述隔离结构制作方法工艺简单，且避免现有技术中STI隔离结构的形成工艺复杂，在衬氧化层与半导体衬底之间以及衬氧化层与氮氧化硅层之间都存在应力的缺陷。

Description

半导体隔离结构及其形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体隔离结构形成方法及其隔离结构。

背景技术

半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。现有技术中形成隔离区域的方法主要有局部氧化隔离工艺(LOCOS)和浅沟槽隔离工艺(STI)。LOCOS工艺是在晶圆表面淀积氧化硅和氮化硅层，然后对氮化硅层进行刻蚀，形成沟槽，在沟槽区域生长隔离氧化层。由于氧化过程中氮化硅和硅之间的热膨胀性能不同，在氮化硅和氧化硅的边界，氧通过氧化硅扩散到氮化硅下面，与硅结合再度形成氧化膜，形成所谓的“鸟嘴”，使氮化膜变成凸起，如图1所示。这个“鸟嘴”占用了实际的空间，增大了电路的体积，而且，在制作过程中，对晶圆产生应力破坏。因此LOCOS工艺只适用于大尺寸器件的设计和制造。

随着半导体工艺进入深亚微米时代，0.18μm以下的器件例如MOS电路的有源区隔离层已大多采用浅沟槽隔离工艺(STI)来制作。浅沟槽隔离工艺是在MOS电路中解决局部氧化隔离造成的“鸟嘴”问题的有效方法。

如申请号为01118829的申请文件描述的浅沟槽隔离结构的制造方法，参考附图2a至2f所示，首先，参考图2a，在半导体基板100上形成垫氧化层110和腐蚀阻挡层120，在腐蚀阻挡层120上形成图案化的光刻胶，并以图案化的光刻胶为掩膜，蚀刻垫氧化层110和腐蚀阻挡层120至半导体基板100；参考图2b，以腐蚀阻挡层120为掩模，蚀刻半导体基板100形成浅沟槽130。

接着，参考图2c，在沟槽130的表面上形成衬氧化层140，衬氧化层140可以是二氧化硅等绝缘材料，之后在衬氧化层140上形成氮氧化硅层160；参考图2d，将绝缘物质(如二氧化硅)填入沟槽130中，并覆盖氮氧化硅层160侧壁和整个腐蚀阻挡层120，形成隔离氧化层150；然后，参考图2e，对填入的隔离氧化层150进行平坦化处理，如采用化学机械抛光工艺清除腐蚀阻挡层120上的隔离氧化层150，最后，参考图2f，去除腐蚀阻挡层120和垫氧化层110，去除垫氧化层110的工艺一般采用湿法蚀刻，形成的浅沟槽隔离结构如图2f所示。

上述浅沟槽隔离结构的形成方法工艺步骤较多，工艺比较复杂，形成的隔离结构也比较复杂。随着半导体技术的进一步发展，必须通过缩小器件的尺寸来提高集成电路中器件的密度，但是，随着器件的尺寸进一步减小，减少器件制作的工艺步骤，成为努力的方向。

除此之外，现有的浅沟槽隔离结构在衬氧化层与半导体衬底之间以及衬氧化层与氮氧化硅层之间都存在应力，此内应力会在有源区形成缺陷(defect)或裂缝(cracks)，产生漏电流。

除此之外，上述浅沟槽隔离结构的半导体衬底为硅，在半导体衬底上形成半导体器件例如晶体管之后，晶体管的沟道层位于硅衬底的表面，对于65nm及其以下的半导体器件，晶体管的沟道长度比较短，衬底内的源极和漏极非常接近，容易造成晶体管的耗尽层贯通，而使漏电流从半导体硅衬底内流通，导致晶体管失去开关电流的控制功能。

发明内容

有鉴于此，本发明解决的技术问题是提供一种半导体隔离结构及其形成方法，减少现有技术制作半导体隔离结构的工艺步骤并降低隔离结构与半导体衬底之间的应力。

为达到上述目的，本发明提供了一种半导体隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底为绝缘体上硅；；在半导体衬底上形成牺牲氧化层；在牺牲氧化层上形成掩膜，图案化所述掩膜，在半导体衬底上定义出有源区和隔离区；通过牺牲氧化层向隔离区注入氧离子和氮离子；除去掩膜；对半导体衬底进行退火，形成隔离结构；去除牺牲氧化层。所述隔离结构的深度与绝缘体上硅的顶层硅厚度相同。

其中，通过牺牲氧化层向隔离区注入氧离子和氮离子的工艺为1至3次的氧离子和氮离子注入。

其中，氧离子和氮离子的注入工艺为：先注入氮离子，再注入氧离子或者先注入氧离子，再注入氮离子。

其中，氧离子或者氮离子的注入能量为1KeV～500KeV，优选的氧离子或者氮离子注入能量为200KeV～300KeV。

氧离子或者氮离子的注入剂量为1E12至1E18每平方厘米，优选的氧离子或者氮离子的注入剂量为1E15至1E16每平方厘米。

所述退火温度为1000℃至1400℃，退火时间为1μs至5小时。

退火工艺可以选用快速热退火或者炉管退火工艺，采用快速热退火工艺时，退火时间为1μs至10min，炉管退火时，退火时间为10min至5h。

所述牺牲氧化层为氧化硅层或氮氧化硅层。

相应地，本发明提供的一种半导体隔离结构，包括半导体衬底，所述半导体衬底为绝缘体上硅；在半导体衬底上形成的有源区；和位于有源区之间的隔离区；所述隔离区中包含注入的氧离子和氮离子。

所述隔离区的深度与绝缘体上硅的顶层硅厚度相同。

由于采用了上述技术方案，与现有技术相比，本发明具有以下优点：

(1)本发明半导体隔离结构的制作方法在绝缘体上硅半导体衬底上形成牺牲氧化层并在半导体衬底上定义出有源区和隔离区，随后通过牺牲氧化层向隔离区注入氧离子和氮离子，最终在隔离区形成隔离结构，不仅工艺简单，形成的隔离结构也比较简单，而且避免现有技术中STI隔离结构的形成工艺复杂，同时在衬氧化层与半导体衬底之间以及衬氧化层与氮氧化硅层之间都存在应力的缺陷。使形成的半导体隔离结构更好的满足制造深亚微米至纳米级器件的要求。

(2)本发明在隔离区域中注入氧离子和氮离子，形成的隔离结构材料为半导体衬底的氧化物或者半导体衬底的氧化物与注入的氧离子和氮离子的混合体，为目前常规的隔离结构材料，隔离性能良好。通过控制氧离子和氮离子注入的能量和离子注入的剂量以及随后的退火温度和退火时间，可以有效控制形成的隔离结构的深度和形成的隔离结构中氧离子和氮离子的密度，从而控制隔离结构的隔离性能。本发明氧离子和氮离子的注入工艺过程比较容易控制。

(3)本发明采用绝缘体上硅作为半导体衬底，与直接采用半导体硅衬底相比，由于在绝缘体上硅内形成的隔离结构的深度为绝缘体上硅顶层硅的厚度相同，因此，绝缘体上硅的隐埋绝缘层可以阻断漏极与源极之间上的漏电流，使形成的器件具有比较好的沟道效应控制能力，而且，隔离结构的形成工艺也比较简单，注入工艺比较容易控制。

附图说明

图1为在氮化硅边缘生长的“鸟嘴”(bird’s beak)现象的示意图；

图2a至图2f为现有技术浅沟槽隔离工艺的结构示意图；

图3至图6为本发明具体实施方式隔离结构形成方法不同工艺步骤的截面结构示意图；

图7为本发明具体实施方式半导体隔离结构形成方法的工艺流程图。

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

本发明半导体隔离结构的制作方法是在表面形成有牺牲氧化层的半导体衬底上，所述的半导体衬底为绝缘体上硅，使用氧离子和氮离子注入法在半导体器件的有源区之间形成平面化的隔离区。在不同离子注入能量和离子剂量的条件下，进行一次或者一次以上氧离子和氮离子注入，然后进行退火处理，形成隔离结构。

参考附图7所示，为本发明半导体隔离结构形成方法的工艺流程图。如图7所示，本发明的隔离结构形成方法包括：步骤S101，提供半导体衬底，所述半导体衬底为绝缘体上硅；步骤S102，在半导体衬底上形成牺牲氧化层；步骤S103，在牺牲氧化层上形成掩膜，图案化所述掩膜，在半导体衬底上定义出有源区和隔离区；步骤S104，通过牺牲氧化层向隔离区注入氧离子和氮离子；步骤S105，除去掩膜；步骤S106，对半导体衬底进行退火，形成隔离结构；步骤S107，去除牺牲氧化层。

参考附图3所示，提供半导体衬底300，在半导体衬底300表面生长牺牲氧化层310；然后在牺牲氧化层310上涂布光刻胶330，利用曝光、显影、等工艺在光刻胶330上形成开口，光刻胶开口的位置与半导体衬底内需要形成隔离结构的区域相对应，因此，光刻胶开口将半导体衬底内区分出隔离区320和有源区340，任意两个有源区340之间，都有隔离区320相隔离。

所述的半导体衬底300为绝缘体上硅，绝缘体上硅在结构上主要包括顶层硅300a、隐埋绝缘层300b(Buried oxide 1ayer，BOX)和支撑衬底300c，其中隐埋绝缘层300b位于顶层硅300a和支撑衬底300c之间，常规的隐埋绝缘层300b材料为二氧化硅。本发明中，如果没有特殊说明，在半导体衬底300表面生长的牺牲氧化层310是指在顶层硅300a的表面生长的牺牲氧化层，所有半导体衬底300内的隔离区以及有源区也都形成在绝缘体上硅的顶层硅300a内。

绝缘体上硅的制作工艺可以采用任何现有技术，例如注氧隔离技术(separation by implanted oxygen，SIMOX)或者键合减薄技术(Bond andEtch-back SOI，BESOI)。形成的绝缘体上硅的顶层硅300a厚度为2nm至200nm，隐埋绝缘层300b的厚度为2nm至200nm。

由于绝缘体上硅的顶层硅300a下具有隐埋绝缘层300b，因此可以使得位于顶层硅300a上的器件和支撑衬底300c材料完全隔离，从本质上减小结电容和漏电流，提高顶层硅300a上形成的半导体器件的性能。

所述的牺牲氧化层310的材料较好的是二氧化硅，一般采用热氧化的工艺形成，例如在1000℃至1400℃的温度条件下热氧化形成厚度在50

至500

的牺牲氧化层310，牺牲氧化层310的厚度较好的是100

至150

所述的牺牲氧化层310的材料还可以是氮氧化硅层，一般采用低压化学气相沉积或者等离子体辅助化学气相沉积法形成，厚度也在50

至500

参考附图4所示，通过牺牲氧化层310向隔离区320注入氧离子和氮离子，位于有源区340上的光刻胶330，用于防止氧离子和氮离子注入有源区340。所述的氮离子和氧离子可以同时注入，也可以先注入氧离子，再注入氮离子，还可以先注入氮离子，再注入氧离子。

在深亚微米至纳米级器件的制造过程中，根据隔离结构设计的需要，通过调整氧离子和氮离子注入的剂量和注入的能量，可以达到调整氧离子和氮离子注入深度和体密度的目的。通过对注入的氧离子和氮离子的能量和剂量进行控制，即可控制半导体衬底300内隔离区320内注入的氧离子和氮离子的深度和密度。氧离子和氮离子注入能量可以分为大于100KeV，介于50至100KeV，介于10至50KeV，低于10KeV。高能量时，使用低一些剂量。低能量时，使用高一些剂量。氧离子的注入深度等于或者小于绝缘体上硅的顶层硅的厚度。

本实施例中，氧离子的注入能量为1KeV～500KeV，优选的氧离子注入能量为50KeV～400KeV，更加优选的氧离子注入能量为200KeV～300KeV，在本发明的具体实施方式中，优选采用的氧离子注入能量为100KeV、150KeV、220KeV、250KeV、280KeV以及350KeV等；氧离子的注入剂量为1E12至1E18每平方厘米，优选的氧离子的注入剂量为1E15至1E16每平方厘米，在本发明的具体实施方式中，优选采用的氧离子注入剂量为1E13每平方厘米、1E14每平方厘米、5E15每平方厘米、8E15每平方厘米和1E17每平方厘米等。

本实施例中，氮离子的注入能量为1KeV～500KeV，优选的氮离子注入能量为50KeV～400KeV，更加优选的氮离子注入能量为200KeV～300KeV，在本发明的具体实施方式中，优选采用的氮离子注入能量为100KeV、150KeV、220KeV、250KeV、280KeV以及350KeV等；氮离子的注入剂量为1E12至1E18每平方厘米，优选的氮离子的注入剂量为1E15至1E16每平方厘米，在本发明的具体实施方式中，优选采用的氮离子注入剂量为1E13每平方厘米、1E14每平方厘米、5E15每平方厘米、8E15每平方厘米和1E17每平方厘米等。

在本发明的一个具体实施方式中，首先进行氧离子的注入，注入能量为250KeV，注入剂量为5E15每平方厘米，接着进行氮离子的注入，注入能量为250KeV，注入剂量为5E15每平方厘米。

在本发明的另一个具体实施方式中，首先进行氮离子的注入，注入能量为270KeV，注入剂量为8E15每平方厘米，接着进行氧离子的注入，注入能量为270KeV，注入剂量为8E15每平方厘米。

更进一步，为了使半导体衬底300内隔离区320内不同的注入深度的氧离子和氮离子的密度比较均匀，可以进行一次以上的氧离子和氮离子注入，较好的是进行2至4次的氧离子和氮离子注入，更加优选的是进行3次氧离子和氮离子注入。进行一次以上的氧离子和氮离子注入时，可以适当的调整每次氧离子和氮离子注入的能量和剂量，例如逐渐加大氧离子和氮离子注入的能量和剂量、或者依次减小氧离子和氮离子注入的能量和剂量，当然，也可以随意的增大或者减小氧离子和氮离子注入的能量和剂量，但是，多次氧离子和氮离子注入时，每次离子注入的能量最好是不同的，这种不同应该保证进行多次注入后隔离区320内不同深度含有的注入氧离子和氮离子的密度是均匀的。

进行一次以上的氧离子和氮离子注入时，与进行一次氧离子和氮离子注入的注入工艺相同：每次氧离子注入的注入能量为1KeV～500KeV，最优选的氧离子注入能量为200KeV～300KeV；氧离子的注入剂量为1E12至1E18个/每平方厘米，优选的氧离子的注入剂量为1E15至1E16个/每平方厘米。本发明氧离子注入的深度为100

～5000

每次氮离子注入的注入能量为1KeV～500KeV，最优选的氮离子注入能量为200KeV～300KeV；氮离子的注入剂量为1E12至1E18个/每平方厘米，优选的氮离子的注入剂量为1E15至1E16个/每平方厘米。本发明氮离子注入的深度为100

～5000

在本发明的一个具体实施方式中，首先，进行第一次氧离子和氮离子的注入：首先进行氮离子的注入，注入能量为210KeV，注入剂量为1E15每平方厘米，接着进行氧离子的注入，注入能量为210KeV，注入剂量为1E15每平方厘米；接着，进行第二次氧离子和氮离子的注入：首先进行氧离子的注入，注入能量为240KeV，注入剂量为6E15每平方厘米，接着进行氧离子的注入，注入能量为240KeV，注入剂量为6E15每平方厘米；最后，进行第三次氧离子和氮离子的注入：首先进行氮离子的注入，注入能量为280KeV，注入剂量为9E15每平方厘米，接着进行氧离子的注入，注入能量为280KeV，注入剂量为9E15每平方厘米。

之后，参考附图5所示，去除光刻胶层，对半导体衬底进行退火，使隔离区320含有的氧离子和氮离子向半导体衬底中扩散，形成隔离结构，所述隔离结构为半导体衬底硅的氧化物、氮化物以及氮氧化物的混合物，较好的，为SiOxNy(1≤x≤2，0＜x≤1)。退火之后，形成的隔离结构的深度与绝缘体上硅的顶层硅的厚度相同，为2nm至200nm。

去除光刻胶的工艺为本领域技术人员熟知的现有技术，例如灰化工艺。所述退火温度为1000℃至1400℃，退火时间为1μs至5小时。退火工艺可以采用现有技术的任何常规工艺，例如炉管退火(Furnace Anneal)、快速热退火(RTA)以及激光退火(Laser Anneal)等。

本发明优选采用快速热退火或者炉管退火工艺，其中，采用快速热退火工艺时，退火时间为1μs至10min，退火温度为1000℃至1400℃，本发明快速热退火的具体实施方式中选用的退火时间为1s、30s、1min、2min、5min等，退火温度为1050℃、1100℃、1200℃、1250℃以及1300℃等。

采用炉管退火时，退火时间为10min至5h，退火温度为1000℃至1400℃，本发明采用炉管退火的具体实施方式中选用的退火时间为30min、1h、1.5h、2h以及2.5h等，退火温度为1050℃、1100℃、1200℃、1250℃以及1300℃等。

对半导体衬底进行退火处理过程中，氧离子和氮离子向半导体衬底的硅晶体中扩散，并与硅晶格结合，形成隔离氧化物，如SiOxNy(1≤x≤2，0＜x≤1)。

综上所述，本发明所述隔离结构制作方法在绝缘体上硅半导体衬底上形成牺牲氧化层并在半导体衬底上定义出有源区和隔离区，随后通过牺牲氧化层向隔离区注入氧离子和氮离子，最终在隔离区形成隔离结构，不仅工艺简单，形成的隔离结构也比较简单，而且避免现有技术中STI隔离结构的形成工艺复杂，同时在衬氧化层与半导体衬底之间以及衬氧化层与氮氧化硅层之间都存在应力的缺陷。使形成的半导体隔离结构更好的满足制造深亚微米至纳米级器件的要求。

而且，本发明采用绝缘体上硅作为半导体衬底，与直接采用半导体硅衬底相比，由于在绝缘体上硅内形成的隔离结构的深度为绝缘体上硅顶层硅的厚度相同，因此，绝缘体上硅的隐埋绝缘层可以阻断漏极与源极之间上的漏电流，使形成的器件具有比较好的沟道效应控制能力，而且，隔离结构的形成工艺也比较简单，注入工艺比较容易控制。

参考附图6所示，去除牺牲氧化层310。牺牲氧化层310的去除工艺可以采用本领域技术人员熟知的任何现有技术，本发明的一个具体实施方式中，采用湿法腐蚀工艺去除牺牲氧化层310，例如采用带有缓冲试剂例如氟化铵的氟化氢溶液去除牺牲氧化层，以在去除牺牲氧化层310的工艺中对半导体衬底300造成尽可能小的损伤。

图6也是利用本发明所述隔离结构形成方法形成的隔离结构的截面结构示意图。如图6所示，本发明提供的半导体隔离结构，包括半导体衬底300，所述半导体衬底为绝缘体上硅；在半导体衬底300上形成的有源区340；和位于有源区之间的隔离区320；所述隔离区320中包含注入的氧离子和氮离子。

本发明注入的氧离子和氮离子在退火过程中在半导体衬底的隔离区扩散，进入到硅晶体的晶格中，与临近的氧离子和氮离子和硅原子形成稳定牢固的共价键。因此，氧离子和氮离子注入的区域为高电阻率的隔离结构，其为半导体衬底上的有源区之间提供良好的隔离边界。而且，形成的隔离结构的深度与绝缘体上硅的顶层硅的厚度相同，为2nm至200nm。

本发明所述隔离结构简单，而且避免现有技术中STI隔离结构引入衬氧化层和氮氧化硅层，在衬氧化层与半导体衬底之间以及衬氧化层与氮氧化硅层之间都存在应力的缺陷，使形成的半导体隔离结构更好的满足制造深亚微米至纳米级器件的要求。

本发明采用绝缘体上硅作为半导体衬底，与直接采用半导体硅衬底相比，由于在绝缘体上硅内形成的隔离结构的深度为绝缘体上硅顶层硅的厚度相同，因此，绝缘体上硅的隐埋绝缘层可以阻断半导体器件漏极与源极之间上的漏电流，使形成的器件具有比较好的沟道效应控制能力，而且，隔离结构的形成工艺也比较简单，注入工艺比较容易控制。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1. 一种半导体隔离结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底为绝缘体上硅；

在半导体衬底上形成牺牲氧化层；

在牺牲氧化层上形成掩膜，图案化所述掩膜，在半导体衬底上定义出有源区和隔离区；

通过牺牲氧化层向隔离区注入氧离子和氮离子；

除去掩膜；

对半导体衬底进行退火，形成隔离结构；

去除牺牲氧化层。

2. 根据权利要求1所述半导体隔离结构的形成方法，其特征在于，所述隔离结构的深度与绝缘体上硅的顶层硅厚度相同。

3. 根据权利要求1所述半导体隔离结构的形成方法，其特征在于，通过牺牲氧化层向隔离区注入氧离子和氮离子的工艺为1至3次的氧离子和氮离子注入。

4. 根据权利要求3所述半导体隔离结构的形成方法，其特征在于，氧离子和氮离子的注入工艺为：先注入氮离子，再注入氧离子或者先注入氧离子，再注入氮离子。

5. 根据权利要求1至4中任一项所述半导体隔离结构的形成方法，其特征在于，氧离子或者氮离子的注入能量为1KeV～500KeV。

6. 根据权利要求5所述半导体隔离结构的形成方法，其特征在于，氧离子或者氮离子注入能量为200KeV～300KeV。

7. 根据权利要求1至4中任一项所述半导体隔离结构的形成方法，其特征在于，氧离子或者氮离子的注入剂量为1E12至1E18每平方厘米。

8. 根据权利要求7所述半导体隔离结构的形成方法，其特征在于，氧离子或者氮离子的注入剂量为1E15至1E16每平方厘米。

9. 根据权利要求1至4中任一项所述半导体隔离结构的形成方法，其特征在于，退火温度为1000℃至1400℃。

10. 根据权利要求1至4中任一项所述半导体隔离结构的形成方法，其特征在于，退火时间为1μs至5小时。

11. 根据权利要求1至4中任一项所述半导体隔离结构的形成方法，其特征在于，所述牺牲氧化层为氧化硅或氮氧化硅。

12. 一种半导体隔离结构，其特征在于，包括：

半导体衬底，所述半导体衬底为绝缘体上硅；

在半导体衬底上形成的有源区；

和位于有源区之间的隔离区；

所述隔离区中包含注入的氧离子和氮离子。

13. 根据权利要求12所述的半导体隔离结构，其特征在于，所述隔离区的深度与绝缘体上硅的顶层硅厚度相同。