JP2006237612A

JP2006237612A - 半導体基板内に分離領域を形成する方法および絶縁体集積回路上にシリコンを形成する方法

Info

Publication number: JP2006237612A
Application number: JP2006046440A
Authority: JP
Inventors: Michael Hargrove; ハーグローブマイケル
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-02-25
Filing date: 2006-02-23
Publication date: 2006-09-07
Anticipated expiration: 2026-02-23
Also published as: KR20060094858A; JP4508129B2; KR100736479B1; US20060194411A1; US7384857B2

Abstract

【課題】完全分離されたシリコンの製作方法。
【解決手段】ＳｈａｌｌｏｗＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ、ＳＴＩ領域の作成がＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ、ＳＯＩウェーハのためのＳＩＭＯＸ作成プロセスに組み入れられる。ＳＯＩプロセスの開始に先立ち、活性領域として指定されたシリコンウェーハの範囲に好ましくは窒素（Ｎ_２）注入物が適用される。この窒素は後で注入される酸素の酸化速度を調整する。Ｎ_２が注入された領域は結果として薄い酸化物層となる。窒素注入の後にＳＩＭＯＸプロセスを開始することが出来る。これはＳｉ基板内の一定の深さに厚い酸化物層と薄い酸化物層の埋め込み領域をもたらす。埋め込まれた厚い酸化物領域と薄い酸化物領域の最上部の過剰なＳｉは厚い酸化物領域まで研磨して落として薄い酸化物領域の上に活性デバイス領域を形成する。こうして、ＳＯＩウェーハは更なるＳＴＩ製造ステップを必要とせずにＳＯＩプロセスの完了時にＳＴＩ構造を呈する。
【選択図】図１５

Description

本発明は集積回路における分離領域の作成に関し、詳細には絶縁体、ＳＯＩ構造における分離領域の作成に関する。

絶縁体上シリコン、ＳＯＩは急速に高性能ＭＯＳ集積回路のための好ましい技術となりつつある。ＳＯＩウェーハ上に作成された回路は高電圧損傷（ドレーンからソースへのパンチスルー等）に対する耐性がより大きく、比較的ラッチアップ問題の影響を受けず、バルク又はエピタキシャルウェーハと比較して小さい寄生容量を有する。しかしながら、ＳＯＩウェーハはより高価であり、従って、ＳＯＩ回路生産における如何なる削減もコスト低減には重要性をもつ。

図１を参照すれば、ＳＯＩウェーハ１１はその最上部の半導体層１７の下に埋め込まれた絶縁層１３により特徴付けられる。埋め込み絶縁層１３は、中に集積回路が作成される最上部の活性シリコン領域１７からバルク基板シリコン領域１５を分離する。図２に示すように、最上層１７は絶縁領域２１により分離された、中に回路が作成される活性領域１９に分割する必要がある。従って、ＳＯＩウェーハ上の何れの集積回路の作成においても最初のステップはウェーハを活性領域と絶縁領域に細分化することである。

ＳＯＩ技術に使用される好ましい絶縁方法は浅いトレンチ分離、ＳＴＩであり、これは更なる処理のための平らな表面を提供し、ＬＯＣＯＳ分離に見られるバーズビーク問題のようなより小さい寸法の分離構造に固有のいくつかの問題を回避する。

Ｓｉｌｉｃｏｎ−ｏｎ−Ｓａｐｐａｉｒｅ（ＳＯＳ）、ＳｅｐａｒａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯｘｙｇｅｎ（ＳＩＭＯＸ）、及びウェーハボンディング（ＷＢ）を含むＳＯＩウェーハを作成する種々の方法がある。これら三つの内ＳＩＭＯＸが最も一般的に使用される方法である。

図３を参照すれば、ＳＩＭＯＸプロセスで始まるＳＯＩウェーハにおいて浅いトレンチ分離領域を作成する典型的な製造プロセスが約１５０〜３００ｋｅＶの高エネルギーで酸素イオンＯ＋の高ドーズ注入（−２ｘ１０¹⁸／ｃｍ²）で始まる。これはシリコンウェーハ１１の表面の下に深く埋め込まれた酸素イオンＯ＋の層２２をもたらす。このイオン注入ステップは注入の間、シリコンがその結晶度を確実に維持できるように典型的には４００℃より高い温度で行われる。

次いでウェーハ１１は好ましくはＮ₂雰囲気中で約１１００〜１１７５℃の熱アニールステップ（約３〜５時間）を踏む。これは埋め込まれた酸素イオンＯ⁺を拡散させ、シリコンと再結合させて図４に示すように埋め込み酸化物層（ＳｉＯ２）を作り、更にイオン注入ステップの間に生じたかも知れない何れの欠陥をも除去するのに役立つ。このプロセスは約０．５μｍの典型的な最上部シリコン層をもたらす。イオン注入深さにより実際に到達可能な厚さより厚い最上層が所望される場合、図示しない随意のエピタキシャルシリコン層を最上シリコン層１７に成膜してもよい。この時点でＳＯＩウェーハ構造の作成が完了し、分離領域の作成を始めることができる。

図５を参照すれば、浅いトレンチ分離領域の作成が酸化物のパッド層２１を成長させることにより始まり、図６に示すようなＬＰＣＶＤによる窒化シリコン層２０の成膜が続く。次いで窒化シリコン層２０は図７に示すようにレジストによりマスク層２３に作り変えられる。図７においては、露出された領域のパッド酸化物２１も同様に除去されている。マスク層２３は予定活性領域を覆い、分離トレンチを作成すべき範囲を露出する。

図８において、トレンチ２４は典型的には約４００〜５００ｎｍの深さまで異方性エッチングステップにおいて形成される。この後にトレンチ２４内の薄い熱酸化物層２５の成長が続く。

図９において、ＣＶＤ誘電体層２７がトレンチを埋めるように成膜される。誘電体層２７はまた窒化シリコン層２３を覆う。次いで図１０に示すように、ウェーハは化学機械研磨ステップ、ＣＭＰを踏んで、窒化シリコン層２３をＣＭＰ停止層として機能させながら誘電体層２７を研磨して落とす。次いで誘電体材料は典型的には９００℃で緻密化される。最後に、図１１において、窒化シリコンは剥離され、活性領域１９の所望のＳＴＩ構造を浅いトレンチ分離領域２１により分離させておく。

米国特許第6,593,637号明細書

本発明の目的はＳＯＩウェーハにＳＴＩ構造を作成する単純化された製作方法を提供することである。

更なる目的はＳＴＩ領域の作成をＳＯＩウェーハの製作プロセスに組み入れることである。

本発明のなおもう一つの目的はＳＯＩウェーハの作成完了後にＳＴＩ製造プロセスを適用する必要性をなくすことである。

本発明は注入された酸素の酸化を調整するためにＳＩＭＯＸプロセスに先立ってシリコンＳｉウェーハへの窒素（Ｎ₂）注入物を利用する。Ｎ₂が注入された領域はより薄い酸化物層となる。活性Ｓｉ領域を単純にマスクし、Ｎ₂を注入し、続いてＳＩＭＯＸプロセスを施すことにより、厚い酸化物層と薄い酸化物層の埋め込み領域をＳｉ基板の一定の深さに形成することができる。埋め込み酸化物の最上部の上にある残りのＳｉ層は研磨で落として活性デバイス領域を形成することができる。逆に、厚い酸化物層と薄い酸化物層はフッ素を注入することにより作成してもよい。この場合、フッ素はシリコンの酸化成長速度を増大し、従って、フッ素が注入されない領域に薄い酸化物層が形成される。

ＳＯＩを形成するＳＩＭＯＸプロセスと共に、異なる厚さの酸化物層を形成するためにＳｉ中の注入されたＮ２（又はＳｉ中のフッ素）の特性を利用することにより、完全に分離されたＳｉの領域がＳＯＩの製造中にＳｉウェーハ上に形成される。このプロセスを利用することにより、Ｓｉアイランドが完全に分離され、ＳＯＩウェーハの作成に続く更なる分離を必要としないので、浅いトレンチ分離領域、即ちＳＴＩ領域を作成する標準の更なるプロセスステップを省略することができる。ＳＴＩプロセスに固有のかなり複雑な分離マスク／エッチング／成膜プロセスステップがＳＯＩプロセスに組み入れられた単純なマスク／Ｎ２ステップに置き換えられるので、全体のプロセスフローは標準のＳＴＩプロセスよりずっと単純である。次いで、得られた分離活性Ｓｉ領域は高性能及び／又は低電力ＣＭＯＳ技術のための先端ＭＯＳＦＥＴデバイスを製作するために使用できる。

添付図に関連して行われる以下の説明と請求項を参照することにより、発明をより完全に理解できると共に、発明の他の目的及び達成度が明らかとなり、また認識されるであろう。

本発明はＳＩＭＯＸ絶縁体上シリコン、ＳＯＩウェーハの作成中に浅いトレンチ分離、ＳＴＩ領域を同時に作成する方法を提供する。これはＳＩＭＯＸプロセスの開始に先立ち選択的イオン注入ステップを追加することにより達成される。

図１２を参照すれば、本発明は酸化物成長を抑制又は促進する化学添加剤の特性を利用する。目下好ましい実施例において、酸化物成長を抑制する窒素（Ｎ₂）がＳＴＩ領域の形成を制御する添加剤として使用される。こうして、活性領域にしたい範囲、即ち、ＳＴＩ絶縁領域を作成すべきでない範囲に窒素（Ｎ₂）を選択的に注入するためにマスク５１が使用される。フッ素のような酸化物成長を促進する化学添加剤が代わりに使用される場合、マスク５１はＳＴＩ領域にしたい範囲の上に開口を備えることは言うまでもない。それにもかかわらず、目下好ましい窒素（Ｎ₂）の実施例はウェーハ５５内に埋め込み窒素のポケット５３をもたらす。この選択的注入ステップの完了後、本発明は典型的なＳＩＭＯＸＳＯＩ製造プロセスのものと同様のプロセスステップにより続行してもよい。

図１３を参照すれば、マスク５１が取り除かれ、ウェーハ５５の表面には埋め込み窒素５３の深さと同様の深さまで酸素注入が施される。本酸素注入は上に説明した典型的なＳＩＭＯＸプロセスのものと似ている。これは窒素領域５３に隣接する酸素領域５７をもたらす。図示のように、窒素の注入領域は酸素のそれよりもわずかに広くてもよいが、窒素及び酸素注入の手順は明確であり、標準のＩＣ製造装置により正確に制御可能であり、従って、窒素ポケット５３の上に注入された酸素が実質的に窒素ポケット５３内に確実に入るようにすることは難しくない。窒素、Ｎ₂注入ドーズは好ましくは１ｘ１０¹⁴／ｃｍ²と１ｘ１０¹⁵／ｃｍ²の間であり、酸素、Ｏ₂ドーズは工業標準処理に基づく。Ｎ₂の注入エネルギーは好ましくはそれをＯ₂注入部の中に入れるようなエネルギーである。

図１４を参照すれば、図１３の注入ステップの後に上記のような典型的なＳＩＭＯＸプロセスのものと同様の熱アニールステップが続く。典型的なＳＩＭＯＸプロセスと同様に、アニールステップは純粋酸素ポケット５７が位置する範囲に厚い酸化シリコン領域６１の成長をもたらす。窒素は酸化シリコンの形成を抑制するので、このアニール処理はまた窒素ポケット５３が位置する場所に薄い酸化物領域６３をもたらす。窒化シリコンもまた窒素ポケット５３の領域に形成してもよいことは言うまでもないが、窒化シリコンはよい絶縁体であり、従って、その存在は所望の絶縁体上シリコンの構造と両立する。

この時点で最上シリコン層６５は酸化物絶縁体の厚い成長６１と薄い成長６３により下側シリコン層６７から分離される。

図１５に示すように、本プロセスはシリコン層６５の上面を厚い酸化シリコン領域６１のレベルまで下げるエッチング及び／又は研磨ステップ（例えば化学機械研磨、ＣＭＰにより）で終了する。これは側面が厚い酸化物領域６１により、下からは薄い酸化物領域６３により囲まれた活性シリコンポケット７１をもたらす。その結果、活性シリコン領域７１は完全に分離され、図５乃至１１を参照して述べた先行技術のＳＴＩプロセスステップを必要とせずに浅いトレンチ分離構造を呈する。

このように、ＳＩＭＯＸＳＯＩプロセスにマスク及び注入ステップを追加することにより、本発明はＳＯＩウェーハ上のＳＴＩ構造の作成に必要なコストと時間なしにＳＯＩウェーハ上の浅いトレンチ分離構造を達成する。

発明はいくつかの特定の実施例に関連して説明したが、以上の説明に照らせば、当業者には多くの更なる代案、変形及び変更が目に浮かぶことは明白である。従って、本願に述べた発明は添付された特許請求項の精神と範囲内に入り得るそのような代案、変形、用途及び変更の全てを包含するつもりである。

典型的な絶縁体上シリコン、ＳＯＩの象徴的側面図。図１のＳＯＩウェーハ上に作成された浅いトレンチ分離、ＳＴＩの象徴的側面図。ＳＯＩウェーハを製作するための典型的なＳＩＭＯＸプロセス。ＳＯＩウェーハを製作するための典型的なＳＩＭＯＸプロセス。ＳＯＩウェーハ上にＳＴＩ領域を作成する典型的な方法。ＳＯＩウェーハ上にＳＴＩ領域を作成する典型的な方法。ＳＯＩウェーハ上にＳＴＩ領域を作成する典型的な方法。ＳＯＩウェーハ上にＳＴＩ領域を作成する典型的な方法。ＳＯＩウェーハ上にＳＴＩ領域を作成する典型的な方法。ＳＯＩウェーハ上にＳＴＩ領域を作成する典型的な方法。ＳＯＩウェーハ上にＳＴＩ領域を作成する典型的な方法。本発明に従ってＳＯＩウェーハの制作中にＳＴＩ領域を同時に形成するプロセス。本発明に従ってＳＯＩウェーハの制作中にＳＴＩ領域を同時に形成するプロセス。本発明に従ってＳＯＩウェーハの制作中にＳＴＩ領域を同時に形成するプロセス。本発明に従ってＳＯＩウェーハの制作中にＳＴＩ領域を同時に形成するプロセス。

符号の説明

５１マスク
５３窒素ポケット
５５ウェーハ
５７酸素領域
６１厚い酸化物層
６３薄い酸化物層
６５最上シリコン層
７１活性シリコン領域

Claims

半導体基板内に分離領域を形成する方法であって、
酸素反応剤を前記基板の表面の下の第１の領域に活性領域と分離領域を定めるパターンとして注入するステップと、
前記基板の表面の下の前記活性領域と分離領域に、前記第１の領域において前記注入された酸素反応剤と相互作用させるに足る深さまで酸素を注入するステップと、
前記基板にアニール処理を施して、前記注入された酸素を用いて前記基板の表面の下に酸化物層を成長させるステップであって、前記注入された酸素が前記酸素反応剤と相互作用する範囲が、前記注入された酸素が前記酸素反応剤と相互作用しない範囲とは異なる酸化物成長速度を有し、それにより前記アニール処理が前記異なる成長速度により決定されるより大きい成長領域とより小さい成長領域を有する前記酸化物層をもたらすステップと、
前記基板の最上面を平坦化し、それにより前記酸化物層の前記より大きい成長領域の上側表面が前記基板の最上面と実質的に同平面にされ、前記酸化物層の前記より小さい成長領域が前記基板の最上面の下に留まるステップであって、前記より小さい成長領域が活性領域を呈し、前記より大きい成長領域が分離領域を呈するステップと
を含む半導体基板内に分離領域を形成する方法。
前記第１の領域が前記活性領域と一致することを特徴とする請求項１に記載の方法。
前記注入された酸素が前記酸素反応剤と相互作用する前記第１の領域が、前記注入された酸素が前記酸素反応剤と相互しない領域より遅いアニール酸化物成長速度を持たされることを特徴とする請求項２に記載の方法。
前記酸素反応剤が窒素であることを特徴とする請求項３に記載の方法。
前記第１の領域が前記分離領域と一致することを特徴とする請求項１に記載の方法。
前記注入された酸素が前記酸素反応剤と相互作用する前記第１の領域が、前記注入された酸素が前記酸素反応剤と相互作用しない領域より速いアニール酸化物成長速度を持たされることを特徴とする請求項５に記載の方法。
前記酸素反応剤がフッ素であることを特徴とする請求項６に記載の方法。
前記基板がエッチング及び研磨ステップにより平坦化されることを特徴とする請求項１に記載の方法。
絶縁体集積回路上にシリコンを形成する方法であって、
酸素反応剤を基板の表面の下の第１の領域に活性領域と分離領域を定めるパターンとして注入するステップと、
前記基板の表面の下の前記活性領域と分離領域に、前記第１の領域において前記酸素反応剤と相互作用させるに足る深さまで酸素を注入するステップと、
前記基板にアニール処理を施して、前記注入された酸素を用いて前記基板の表面の下に酸化物層を成長させるステップであって、前記注入された酸素が前記酸素反応剤と相互作用する範囲が、前記注入された酸素が前記酸素反応剤と相互作用しない範囲とは異なるアニール酸化物成長速度を有し、それにより前記アニール処理が前記異なる成長速度により決定されるより大きい成長領域とより小さい成長領域を有する前記酸化物層をもたらすステップと、
前記基板の最上面を平坦化し、それにより前記酸化物層の前記より大きい成長領域の上側表面が露出され、前記酸化物層の前記より小さい成長領域が前記基板の最上面の下に留まるステップであって、前記より小さい成長酸化物領域の上の前記基板領域が活性領域に指定され、前記活性領域が前記より大きい成長の酸化物領域と前記より小さい酸化物領域により互いに電気的に分離されるステップと、
前記指定された活性領域の一方に回路コンポーネントを作成するステップと
を含む絶縁体集積回路上にシリコンを形成する方法。
前記第１の領域が前記活性領域と一致することを特徴とする請求項９に記載の方法。
前記注入された酸素が前記酸素反応剤と相互作用する前記第１の領域が、前記注入された酸素が前記酸素反応剤と相互作用しない領域より遅いアニール酸化物成長速度を持たされることを特徴とする請求項１０に記載の方法。
前記酸素反応剤が窒素であることを特徴とする請求項１１に記載の方法。
前記第１の領域が前記分離領域と一致することを特徴とする請求項９に記載の方法。
前記注入された酸素が前記酸素反応剤と相互作用する前記第１の領域が、前記注入された酸素が前記酸素反応剤と相互作用しない領域より速いアニール酸化物成長速度を持たされることを特徴とする請求項１３に記載の方法。
前記酸素反応剤がフッ素であることを特徴とする請求項１４に記載の方法。
前記基板がエッチング及び研磨ステップにより平坦化されることを特徴とする請求項９に記載の方法。