KR100736479B1 - 완전히 격리된 실리콘 영역의 제조방법 - Google Patents

완전히 격리된 실리콘 영역의 제조방법 Download PDF

Info

Publication number
KR100736479B1
KR100736479B1 KR1020060002744A KR20060002744A KR100736479B1 KR 100736479 B1 KR100736479 B1 KR 100736479B1 KR 1020060002744 A KR1020060002744 A KR 1020060002744A KR 20060002744 A KR20060002744 A KR 20060002744A KR 100736479 B1 KR100736479 B1 KR 100736479B1
Authority
KR
South Korea
Prior art keywords
region
oxygen
substrate
injected
growth
Prior art date
Application number
KR1020060002744A
Other languages
English (en)
Other versions
KR20060094858A (ko
Inventor
마이클 하그로브
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060094858A publication Critical patent/KR20060094858A/ko
Application granted granted Critical
Publication of KR100736479B1 publication Critical patent/KR100736479B1/ko

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J17/00—Household peeling, stringing, or paring implements or machines
    • A47J17/02—Hand devices for scraping or peeling vegetables or the like
    • A47J17/04—Citrus fruit peelers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Food Science & Technology (AREA)
  • Element Separation (AREA)

Abstract

STI(Shallow Trench Isolation) 영역의 형성이 SOI(Silicon On Insulator) 웨이퍼를 위한 SIMOX 제조 공정에 통합된다. SOI 공정을 시작하기 이전에, 활성 영역으로 지정된 부분의 실리콘 웨이퍼에 양호한 질소(N2) 주입이 가해진다. 질소는 나중에 주입되는 산소의 산화율을 변경한다. N2가 주입되는 영역은 얇은 산화물층이 된다. SIMOX 공정은 질소 주입 다음에 시작할 수 있다. 이것은 Si 기판에 고정된 깊이로 두꺼운 산화물층 및 얇은 산화물층이 매립된 영역을 초래한다. 매립된 두꺼운 산화물 영역과 얇은 산화물 영역 상부의 과잉 Si는 두꺼운 산화물 영역까지 아래로 연마되어 얇은 산화물 영역 위에 활성 소자 영역을 형성한다. 그래서, SOI 웨이퍼는 추가의 STI 제조 단계를 필요로 하지 않고 SOI 공정의 완료에 따라 STI 구조를 나타낸다.

Description

완전히 격리된 실리콘 영역의 제조방법{METHOD TO FABRICATE COMPLETELY ISOLATED SILICON REGIONS}
도 1은 전형적인 SOI(silicon on insulator) 웨이퍼의 측면도이다.
도 2는 도 1의 SOI 웨이퍼 상에 형성된 STI(shallow trench isolation) 영역의 측면도이다.
도 3 및 4는 SOI 웨이퍼를 제조하는 전형적인 SIMOX 공정을 도시한다.
도 5 내지 11은 SOI 웨이퍼상에 STI 영역을 형성하는 전형적인 방법을 도시한다.
도 12 내지 15는 본 발명에 따라, SOI 웨이퍼의 제조 동안에 STI 영역을 동시에 형성하는 공정을 도시한다.
<도면의 주요 부분에 대한 부호의 설명>
51 : 마스크 53 : 질소 포켓(질소 영역)
55 : 웨이퍼 57 : 산소 포켓(산소 영역)
61 : 두꺼운 산화물 영역 63 : 얇은 산화물 영역
65 : 상부 실리콘층 67 : 하부 실리콘층
71 : 활성 실리콘 영역(활성 실리콘 포켓)
본 발명은 집적회로에 격리(isolation) 영역을 형성하는 방법에 관한 것으로, 특히 SOI(silicon on insulator) 구조에 격리 영역을 형성하는 방법에 관한 것이다.
SOI(silicon on insulator)는 급속도로 고성능의 MOS 집적회로에 대한 선택 기술이 되고 있다. SOI 웨이퍼상에 형성된 회로는 (드레인과 소스간의 펀치스루와 같은) 고전압 손상에 좀더 저항력이 있고, 래치업 문제로부터 상대적으로 안전하며, 벌크 또는 에피택시얼 웨이퍼와 비교하여 작은 기생 용량(parasitic capacitance)을 갖는다. 그러나, SOI 웨이퍼는 좀더 비싸고, 그래서 SOI 기반 회로 생산의 임의의 감소는 비용 저감에 중요하다.
도 1과 관련하여, SOI 웨이퍼(11)는 그 상부 반도체층(17) 아래에 절연체층(13)이 매립된 것이 특징이다. 매립된 절연체층(13)은 집적회로가 형성되는 상부 활성 실리콘 영역(17)으로부터 벌크 기판 실리콘 영역(17)을 분리한다. 도 2에 도시된 바와 같이, 상부 영역(17)은 절연 영역(21)에 의해 분리되며, 그 내부에 회로가 형성되는, 활성 영역들(19)로 분할될 필요가 있다. 그래서, SOI 웨이퍼상에 임의의 집적회로를 형성하는데 있어서의 초기 단계는 웨이퍼를 활성 영역과 절연 영역으로 나누는 것이다.
SOI 기술에서 사용되는 바람직한 절연 방법은 STI(shallow trench isolation)으로서, 상기 STI는 부가 처리를 위한 평면을 제공하여 LOCOS 격리에서 발견되는 새부리 이슈(bird's beak issues)와 같이, 다소 기하학적으로 정의된 격리 구조 고유의 일부 문제점들을 회피한다.
SOS(Silicon-On-Sapphire), SIMOX(Separation by Implanted Oxygen), 및 WB(Wafer Bonding)을 포함하는, 다양한 SOI 웨이퍼 형성 방법이 있다. 이들 3개 중에서, SIMOX가 가장 일반적으로 사용되는 방법이다.
도 3과 관련하여, SIMOX 공정으로 시작하는 SOI 웨이퍼에 쉘로우 트렌치 격리 영역(shallow trench isolation region)을 형성하는 전형적인 제조 공정은 대략 150 ∼ 300keV의 고에너지에서 산소 이온 O+의 높은 도우즈 주입(high dose implantation)(~2x1018/cm2)으로 시작한다. 이것은 실리콘 웨이퍼(11)의 표면 아래에 깊게 매립된 산소 이온 O+의 층(22)을 만든다. 이러한 이온 주입 단계는 전형적으로 400℃보다 큰 온도에서 수행되어 이온 주입 동안에 실리콘이 그 결정도를 유지하는 것을 확보한다.
다음에 바람직하게는 N2 분위기에서, 대략 1100 ∼ 1175℃의 고온으로, 웨이퍼(11)에 열 어닐링 단계(~3-5시간)가 이루어진다. 이것은 매립된 산소 이온 O+이 확산되어 실리콘과 재결합됨으로써 도 4에 도시된 바와 같이 매립된 산화물층(SiO)을 생성하게 하고, 또한 이온 주입 단계 동안에 생성될 수 있는 임의의 결함을 제거하는데 도움이 된다. 이 공정은 대략 0.5㎛의 전형적인 상부 실리콘층을 형성한다. 이온 주입 깊이에 의해 실제로 달성될 수 있는 것보다 두꺼운 상부층이 요구되 면, 도시되지 않은, 선택적인 에피택시얼(epitaxial) 실리콘층이 상부 실리콘층(17)상에 퇴적될 수 있다. 이 점에서, SOI 웨이퍼 구조의 형성이 완료되고 격리 영역의 형성이 시작될 수 있다.
도 5와 관련하여, 산화물 패딩층(21)을 성장시킴에 의해 쉘로우 트렌치 격리 영역의 형성이 시작되고, 이어서, 도 6에 도시된 바와 같이, LPCVD에 의해 실리콘 질화물층(20)의 퇴적이 행해진다. 다음에, 도 7에 도시된 바와 같이, 레지스트(resist)에 의해 실리콘 질화물층(20)이 마스크층(23)으로 구성된다. 마스크층(23)은 의도된 활성 영역을 덮고, 격리 트랜치가 형성되는 부분을 노출시킨다.
도 8에서, 트렌치(24)는 이방성-에칭 단계에서, 전형적으로 대략 400 ∼ 500㎚의 깊이로 형성된다. 이어서 트렌치(24)내에 얇은 열 산화물층(25)을 성장시킨다.
도 9에서, CVD 유전체층(27)이 퇴적되어 트렌치를 채운다. 유전체층(27)은 또한 실리콘 질화물층(23)을 덮는다. 다음에 웨이퍼에 화학기계적 연마(CMP) 단계가 수행되어, 도 10에 도시된 바와 같이, CMP-정지층으로서 기능하는 실리콘 질화물층(23)을 가지고 가진 채로, 유전체층(27)을 연마한다. 통상적으로 다음에 유전체 재료는 900℃에서 치밀해진다. 최종적으로 도 11에서, 실리콘 질화물이 벗겨져, 쉘로우 트렌치 격리 영역(21)에 의해 분리된 원하는 STI 구조의 활성 영역(19)이 남는다.
본 발명의 목적은 SOI 웨이퍼내에 STI 구조를 형성하는 간단한 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 SOI 웨이퍼 제조공정에 STI 영역의 형성을 통합하는 것이다.
본 발명의 또 다른 목적은 SOI 웨이퍼의 형성을 마친 후 STI 제조공정을 적용할 필요성을 제거하는 것이다.
본 발명은 SIMOX 공정 이전에 실리콘(Si) 웨이퍼로의 질소(N2) 주입을 이용하여 주입된 산소의 산화작용을 변경한다. N2가 주입된 영역은 얇은 산화물층이 된다. 간단히 활성 Si 영역을 마스킹하고 N2를 주입한 다음 SIMOX 공정을 수행함으로써, 두꺼운 산화물층 및 얇은 산화물층이 매립된 영역이 Si 기판내에 고정된 깊이로 형성될 수 있다. 매립된 산화물 상부에 남아있는 Si층은 활성 소자 영역을 형성하도록 연마될 수 있다. 반대로, 두꺼운 산화물층 및 얇은 산화물층은 또한 불소 주입에 의해 형성될 수 있다. 이 경우에, 불소는 실리콘내의 산화 성장률 향상시켜서 불소가 주입되지 않은 영역에 얇은 산화물층이 형성된다.
Si 내에 주입된(또는 실리콘내에 뿌려진) N2의 특성을 이용하여, SOI를 형성하기 위해 SIMOX 공정과 함께, 상이한 두께를 갖는 산화물층들을 형성함으로써, 완전히 격리된 Si 영역이 SOI 제조 동안에 Si 웨이퍼상에 형성될 수 있다. 이러한 공정을 이용하여, 쉘로우 트렌치 격리 영역, 즉 STI 영역을 형성하기 위한 표준의 추가 처리 단계가 생략될 수 있다. 그 이유는 Si 섬(island)이 완전히 격리되어 SOI 웨이퍼를 형성한 후 추가적인 격리를 필요로 하지 않기 때문이다. STI 공정 고유의 상당히 복잡한 격리 마스크/에칭/퇴적 공정 단계가 SOI 공정에 통합된 간단한 마스크/N2 단계에 의해 대체되므로, 표준 STI 공정보다 전체 공정 흐름이 매우 간단하다. 형성한 격리된 활성 Si 영역은 고 효율 및/또는 저전력 CMOS 기술을 위해 개선된 MOSFET 소자를 제조하는데 사용될 수 있다.
첨부된 도면과 함께 다음의 설명 및 청구범위를 참조함으로써 본 발명의 충분한 이해와 더불어 그 밖의 목적 및 성취가 명확해질 것이다.
본 발명은 SIMOX SOI(silicon on insulator) 웨이퍼를 형성하는 동안에 STI(shallow trench isolation) 영역을 동시에 형성하는 방법을 제공한다. 이것은 SIMOX 공정의 초기화 이전에 선택적인 이온 주입 단계를 추가함으로써 달성된다.
도 12와 관련하여, 본 발명은 산화물 성장을 지연 또는 향상시키기 위해 화학 첨가제의 특성을 이용한다. 바람직한 실시형태에서는, 산화물 성장을 지연시키는 질소(N2)가 첨가제로서 사용되어 STI 영역의 형성을 제어한다. 그래서, 활성 영역이 요구되는 부분, 즉 STI 절연 영역이 형성되지 않아야 하는 부분에 질소(N2)를 선택적으로 주입하기 위해 마스크(51)를 사용한다. 그 대신에, 불소와 같이, 산화물 성장을 향상시키는 화학 첨가물이 사용되면, 마스크(51)는 STI 영역이 요구되는 부분 위에 구멍을 제공한다. 그럼에도 불구하고, 바람직한 질소(N2) 주입이 웨이퍼(55)내에 매립된 질소 포켓(53)을 만든다. 이러한 선택적인 주입 단계의 완료 후, 본 발명은 전형적인 SIMOX SOI 제조 공정과 동일한 공정 단계를 계속할 수 있다.
도 13과 관련하여, 마스크(51)가 제거되고, 웨이퍼(55)의 표면에 매립된 질소(53)와 동일한 깊이로 산소가 주입된다. 상술한 바와 같이, 산소 주입은 전형적인 SIMOX 공정과 동일하다. 이것은 산소 영역(57)이 질소 영역(53)에 인접하게 한다. 도시된 바와 같이, 질소 주입 영역은 산소 주입 영역보다 약간 폭이 넓을 수 있지만, 질소와 산소 주입의 메커니즘이 잘 정의되고, 표준 IC 제조 장비에 의해 정확하게 제어 가능하여, 질화물 포켓(53) 위에 주입된 산소가 질소 포켓(53) 내에 실질상으로 존재한다는 것을 확신하기 어렵지 않다. 질소(N2) 주입 도우즈(dose)는 바람직하게는 1x1014/cm2 와 1x1015/cm2 사이가 바람직하고, 산소(O2) 도우즈는 산업 표준 처리를 근거로 한다. N2의 주입 에너지는 바람직하게는 O2 주입의 범위내에 위치되는 것과 같이 되어야 한다.
도 14와 관련하여, 도 13의 주입 단계 후에는, 상술한 바와 같이, 전형적인 SIMOX 공정과 동일한 열 어닐링 단계가 이어진다. 전형적인 SIMOX 공정에서처럼, 어닐링 단계는 순수 산소 포켓(57)이 위치되는 부분에 두꺼운 실리콘 산화물 영역(61)을 성장시킨다. 질소는 실리콘 산화물의 형성을 지연시키므로, 이러한 어닐링 공정은 또한 질소 포켓(53)이 위치되는 얇은 산화물 영역(63)을 형성한다. 실리콘 질화물이 질소 포켓(53)의 부분에 형성될 수도 있지만, 실리콘 질화물은 뛰어난 절연체이므로, 원하는 실리콘 온 인슐레이터(silicon on insulator) 구조와 그 존재가 일치한다는 것을 알 수 있다.
이러한 점에서, 상부 실리콘층(65)은 산화물 절연체의 두꺼운 성장(61) 및 얇은 성장(63)에 의해 하부 실리콘층(67)으로부터 분리된다.
도 15에 도시된 바와 같이, 두꺼운 실리콘 산화물 영역(61) 수준까지 실리콘 층(65)의 상부면을 아래로 낮추는 (화학기계적 연마(CMP)와 같은) 에칭 및/또는 연마 단계로 본 공정이 종료한다. 이것은 그 측면을 두꺼운 산화물 영역(61)으로 아래를 얇은 산화물 영역(63)으로 감싼 활성 실리콘 포켓(71)을 형성한다. 결과적으로, 활성 실리콘 영역(71)이 완전히 격리되어 도 5 내지 11을 참조로 상술한 종래 기술의 STI 공정 단계를 필요로 하지 않고 쉘로우 트렌치 격리(shallow trench isolation) 구조를 나타낸다.
그래서, 마스크 및 주입 단계를 SIMOX SOI 공정에 추가함으로써, 본 발명은 SOI 웨이퍼상에 STI 구조를 형성하는데 필요한 비용 및 시간없이 SOI 웨이퍼상에 쉘로우 트렌치 격리(shallow trench isolation) 구조를 달성한다.
비록 본 발명은 몇 개의 특정 실시형태로 설명되었지만, 많은 추가적인 대안, 변형, 변경이 상기한 설명의 관점에서 명확하다는 것은 당업자에게 자명하다. 그래서, 부가된 청구범위 및 사상내에 있는 한 여기에 설명된 발명은 이러한 모든 대안, 변형, 응용 및 변경을 포함한다.
이상에서 설명한 바와 같이 본 발명에 따르면, SOI 웨이퍼내에 STI 격리 구조를 간단하게 형성할 수 있고, SOI 웨이퍼 제조공정에 STI 격리 영역의 형성을 통합할 수 있으며, SOI 웨이퍼의 형성을 마친 후 STI 제조공정을 적용할 필요성을 제거할 수 있다.

Claims (16)

  1. 반도체 기판의 격리 영역 형성방법으로서,
    활성 영역과 격리 영역을 한정하는 패턴으로 상기 기판 표면 아래의 제 1 영역에 산소 반응제를 주입하는 단계;
    상기 기판 표면 아래의 상기 활성 영역과 격리 영역에 산소를 주입하되, 상기 산소는 상기 제 1 영역에 주입된 산소 반응제와 상호 작용하는 깊이로 주입되는 단계;
    상기 주입된 산소를 이용하여 기판의 표면 아래에 산화물층을 성장시키기 위해 상기 기판에 어닐링 공정을 수행하되, 상기 주입된 산소가 상기 산소 반응제와 상호 작용하는 부분은 상기 주입된 산소가 산소 반응제와 상호 작용하지 않는 부분과 상이한 산화물 성장률을 가져서 상기 어닐링 공정은 상기 산화물층이 상이한 성장률에 의해 결정되는 큰 성장 영역과 상기 큰 성장 영역보다 작은 성장 영역을 갖게 하는 단계;
    상기 기판의 상부 표면을 평평하게 하여 상기 산화물층의 큰 성장 영역의 상부 표면이 상기 기판의 상부 표면과 동일 평면으로 만들어지고, 상기 산화물층의 작은 성장 영역은 상기 기판의 상부 표면 아래에 남아 있게 하는 단계를 포함하고,
    상기 작은 성장 영역은 활성 영역을 가리키고 상기 큰 성장 영역은 격리 영역을 가리키는, 반도체 기판의 격리 영역 형성방법.
  2. 제 1 항에 있어서,
    상기 제 1 영역은 상기 활성 영역과 일치하는, 반도체 기판의 격리 영역 형성방법.
  3. 제 2 항에 있어서,
    상기 주입된 산소가 상기 산소 반응제와 상호 작용하는 상기 제 1 영역은, 상기 주입된 산소가 상기 산소 반응제와 상호 작용하지 않는 영역보다 느린 어닐링 산화물 성장률을 갖도록 만들어진, 반도체 기판의 격리 영역 형성방법.
  4. 제 3 항에 있어서,
    상기 산소 반응제는 질소인, 반도체 기판의 격리 영역 형성방법.
  5. 제 1 항에 있어서,
    상기 제 1 영역은 상기 격리 영역과 일치하는, 반도체 기판의 격리 영역 형성방법.
  6. 제 5 항에 있어서,
    상기 주입된 산소가 상기 산소 반응제와 상호 작용하는 상기 제 1 영역은, 상기 주입된 산소가 상기 산소 반응제와 상호 작용하지 않는 영역보다 빠른 어닐링 산화물 성장률을 갖도록 만들어진, 반도체 기판의 격리 영역 형성방법.
  7. 제 6 항에 있어서,
    상기 산소 반응제는 불소인, 반도체 기판의 격리 영역 형성방법.
  8. 제 1 항에 있어서,
    상기 기판의 상부 표면은 에칭 및 연마 단계에 의해 평평해지는, 반도체 기판의 격리 영역 형성방법.
  9. 활성 영역과 격리 영역을 한정하는 패턴으로 기판 표면 아래의 제 1 영역에 산소 반응제를 주입하는 단계;
    상기 기판 표면 아래의 상기 활성 영역과 격리 영역에 산소를 주입하되, 상기 산소는 상기 제 1 영역의 산소 반응제와 상호 작용하는 깊이로 주입되는 단계;
    상기 주입된 산소를 이용하여 기판의 표면 아래에 산화물층을 성장시키기 위해 상기 기판에 열 어닐링 공정을 수행하되, 상기 주입된 산소가 상기 산소 반응제와 상호 작용하는 부분은 상기 주입된 산소가 산소 반응제와 상호 작용하지 않는 부분과 상이한 어닐링 산화물 성장률을 가져서 상기 어닐링 공정은 상기 산화물층이 상이한 성장률에 의해 결정되는 큰 성장 영역과 상기 큰 성장 영역보다 작은 성장 영역을 갖게 하는 단계;
    상기 기판의 상부 표면을 평평하게 하여 상기 산화물층의 큰 성장 영역의 상부 표면이 노출되고 상기 산화물층의 작은 성장 영역은 상기 기판의 상부 표면 아래에 남아 있도록 하되, 상기 작은 성장 영역 위의 기판 영역은 활성 영역을 가리키고, 상기 활성 영역은 상기 큰 성장 영역과 작은 성장 영역에 의해 서로 절연되는 단계; 및
    상기 가리켜진 활성 영역 중 하나에 회로 구성요소를 형성하는 단계를 포함하는, 실리콘 온 인슐레이터 집적회로 형성방법.
  10. 제 9 항에 있어서,
    상기 제 1 영역은 상기 활성 영역과 일치하는, 실리콘 온 인슐레이터 집적회로 형성방법.
  11. 제 10 항에 있어서,
    상기 주입된 산소가 상기 산소 반응제와 상호 작용하는 상기 제 1 영역은, 상기 주입된 산소가 상기 산소 반응제와 상호 작용하지 않는 영역보다 느린 어닐링 산화물 성장률을 갖도록 만들어진, 실리콘 온 인슐레이터 집적회로 형성방법.
  12. 제 11 항에 있어서,
    상기 산소 반응제는 질소인, 실리콘 온 인슐레이터 집적회로 형성방법.
  13. 제 9 항에 있어서,
    상기 제 1 영역은 상기 격리 영역과 일치하는, 실리콘 온 인슐레이터 집적회로 형성방법.
  14. 제 13 항에 있어서,
    상기 주입된 산소가 상기 산소 반응제와 상호 작용하는 상기 제 1 영역은, 상기 주입된 산소가 상기 산소 반응제와 상호 작용하지 않는 영역보다 빠른 어닐링 산화물 성장률을 갖도록 만들어진, 실리콘 온 인슐레이터 집적회로 형성방법.
  15. 제 14 항에 있어서,
    상기 산소 반응제는 불소인, 실리콘 온 인슐레이터 집적회로 형성방법.
  16. 제 9 항에 있어서,
    상기 기판의 상부 표면은 에칭 및 연마 단계에 의해 평평해지는, 실리콘 온 인슐레이터 집적회로 형성방법.
KR1020060002744A 2005-02-25 2006-01-10 완전히 격리된 실리콘 영역의 제조방법 KR100736479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/066,206 2005-02-25
US11/066,206 US7384857B2 (en) 2005-02-25 2005-02-25 Method to fabricate completely isolated silicon regions

Publications (2)

Publication Number Publication Date
KR20060094858A KR20060094858A (ko) 2006-08-30
KR100736479B1 true KR100736479B1 (ko) 2007-07-06

Family

ID=36932452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060002744A KR100736479B1 (ko) 2005-02-25 2006-01-10 완전히 격리된 실리콘 영역의 제조방법

Country Status (3)

Country Link
US (1) US7384857B2 (ko)
JP (1) JP4508129B2 (ko)
KR (1) KR100736479B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114484A1 (ja) * 2006-03-31 2007-10-11 Kao Corporation 柔軟洗浄剤組成物
EP2135278A1 (en) * 2007-03-19 2009-12-23 S.O.I.T.E.C. Silicon on Insulator Technologies Patterned thin soi
US20090104896A1 (en) * 2007-10-22 2009-04-23 Jacek Waksmundzki Universal service code for reservations
US20090315115A1 (en) * 2008-06-23 2009-12-24 Chartered Semiconductor Manufacturing, Ltd. Implantation for shallow trench isolation (STI) formation and for stress for transistor performance enhancement
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
KR20130017914A (ko) 2011-08-12 2013-02-20 삼성전자주식회사 광전 집적회로 기판 및 그 제조방법
FR3060200B1 (fr) 2016-12-12 2018-12-14 Commissariat A L'energie Atomique Et Aux Energies Alternatives Reduction de capacites parasites dans un dispositif microelectronique
US11728383B2 (en) 2020-09-25 2023-08-15 Applied Materials, Inc. Localized stressor formation by ion implantation
US11664419B2 (en) 2020-10-07 2023-05-30 Applied Materials, Inc. Isolation method to enable continuous channel layer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104360A (ko) * 2003-05-30 2004-12-10 인터내셔널 비지네스 머신즈 코포레이션 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466630A (en) 1994-03-21 1995-11-14 United Microelectronics Corp. Silicon-on-insulator technique with buried gap
US5438015A (en) 1994-05-11 1995-08-01 United Microelectronics Corp. Silicon-on-insulator technique with buried gap
US5468657A (en) * 1994-06-17 1995-11-21 Sharp Microelectronics Technology, Inc. Nitridation of SIMOX buried oxide
JP3080867B2 (ja) 1995-09-25 2000-08-28 日本電気株式会社 Ｓｏｉ基板の製造方法
JPH09298195A (ja) 1996-05-08 1997-11-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10189571A (ja) * 1996-12-20 1998-07-21 Sony Corp 半導体装置の製造方法
JP3389075B2 (ja) * 1997-10-01 2003-03-24 株式会社東芝 半導体装置の製造方法
US6069054A (en) * 1997-12-23 2000-05-30 Integrated Device Technology, Inc. Method for forming isolation regions subsequent to gate formation and structure thereof
JP3194370B2 (ja) * 1998-05-11 2001-07-30 日本電気株式会社 半導体装置とその製造方法
KR100318467B1 (ko) 1998-06-30 2002-02-19 박종섭 본딩형실리콘이중막웨이퍼제조방법
EP1049155A1 (en) 1999-04-29 2000-11-02 STMicroelectronics S.r.l. Process for manufacturing a SOI wafer with buried oxide regions without cusps
JP2000340794A (ja) * 1999-06-01 2000-12-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6235607B1 (en) 1999-12-07 2001-05-22 Advanced Micro Devices, Inc. Method for establishing component isolation regions in SOI semiconductor device
JP4167565B2 (ja) * 2003-07-31 2008-10-15 株式会社東芝 部分ｓｏｉ基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040104360A (ko) * 2003-05-30 2004-12-10 인터내셔널 비지네스 머신즈 코포레이션 일체적 고온 ＳＩＭＯＸ-Ｇｅ 상호확산 어닐에 의한절연체-상-규소-게르마늄(ＳＧＯＩ)의 형성

Also Published As

Publication number Publication date
JP4508129B2 (ja) 2010-07-21
KR20060094858A (ko) 2006-08-30
JP2006237612A (ja) 2006-09-07
US20060194411A1 (en) 2006-08-31
US7384857B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
KR100736479B1 (ko) 완전히 격리된 실리콘 영역의 제조방법
KR101175342B1 (ko) 다수의 스택화된 하이브리드 배향 층들을 포함하는 반도체 디바이스 및 그 제조 방법
KR100683401B1 (ko) 에피층을 이용한 반도체 장치 및 그 제조방법
KR20000053382A (ko) 평면 실리콘-온-절연 기판 및 그 형성 공정
KR100400254B1 (ko) 반도체 소자의 제조방법
KR20030091523A (ko) 웨이퍼 본딩을 이용한 ｓｏｉ 기판 제조 방법과 이 ｓｏｉ기판을 사용한 상보형 고전압 바이폴라 트랜지스터 제조방법
US10796943B2 (en) Manufacturing method of semiconductor structure
KR100523606B1 (ko) 반도체 제조 장치에서의 소자 분리 방법
US6284608B1 (en) Method for making accumulation mode N-channel SOI
CN101246839A (zh) 半导体隔离结构及其形成方法
US7012316B1 (en) Isolation structures in semiconductor integrated circuits (IC)
JPH11297814A (ja) 半導体装置およびその製造方法
KR100745056B1 (ko) 반도체소자의 소자분리막 형성방법
KR20030001941A (ko) 반도체소자의 제조방법
JP2001189379A (ja) 半導体装置及びその製造方法
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR100595877B1 (ko) 반도체 소자 제조 방법
KR20050069670A (ko) 반도체 소자의 소자분리막형성방법
KR100667912B1 (ko) 반도체 소자의 소자분리막 제조방법
CN112349586A (zh) 半导体结构的形成方法
KR100744806B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100561006B1 (ko) 반도체 소자의 소자 분리막 형성방법
CN102646622A (zh) 半导体衬底隔离的形成方法
KR20010058481A (ko) 반도체장치의 소자분리막 형성방법
KR20030077303A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee