KR100744806B1 - 반도체 소자의 소자분리막 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로서, 실리콘 기판 내에 소정 깊이를 가지는 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 결과물 상에 제1 갭필 산화막을 증착하여 상기 트렌치를 매립하는 단계와, 상기 제1 갭필 산화막을 마스크 없이 블랭크 식각하여 상기 트렌치의 상부 측벽 일부분을 드러내는 단계와, 상기 드러난 트렌치의 측벽에 산화공정을 진행하여 소정 두께를 가지는 희생 산화막을 형성하는 단계 및 상기 희생 산화막이 형성된 트렌치 내에 제2 갭필 산화막을 매립하여 소자분리막을 형성하는 단계를 포함하는 반도체 소자의 소자분리막 제조방법에 관한 것이다.

소자분리막, STI, 이온주입, 스트레스, 디스로케이션(dislocation)

Description

반도체 소자의 소자분리막 제조방법{Method for forming the isolation layer of semiconductor device}

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

-- 도면의 주요부분에 대한 부호의 설명 --

10 : 실리콘 기판 20 : 패드 산화막

30 : 패드 질화막 40 : 트렌치

50 : 희생 산화막 60 : 소자분리막

63 : 제1 갭필 산화막 65 : 제2 갭필 산화막

80 : 보이드

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 보다 상세하게는 소자분리막의 하부 모서리 스트레스를 완화시켜 소자분리막의 하부 모서리에 디스로케이션(dislocation) 현상이 발생하는 것을 방지하는 반도체 소자의 소자분리막 제조방법에 관한 것이다.

일반적으로, 실리콘 기판 상에 트랜지스터와 커패시터 등을 형성하기 위하여 실리콘 기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리막을 형성하게 된다.

그런데, 상기 소자분리막을 형성하는 공정에 있어서는, 실리콘 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서, 이 트렌치에 산화막을 증착시킨 후, 화학기계적연마공정으로 이 산화막의 불필요한 부분을 식각함으로써, 소자분리막 실리콘 기판 내에 형성시키는 STI(Shallow Trench Isolation) 공정이 최근에 많이 이용되고 있다.

그러나, 상기 STI 공정을 이용하게 되면 트렌치 형성 시, 트렌치의 상부와 하부 모서리가 날카롭게 형성되어 모서리 스트레스가 발생되는 문제가 있다. 또한, 상기 모서리 스트레스는 소자분리막을 형성하기 위한 이온주입 공정과 열 공정에 의한 스트레스 등에 의해 더욱 커지게 되며, 결국에는 스트레스에 기인된 디스로케이션이 모서리에 발생하는 문제가 있다.

그러면, 이하 도 1a 내지 도 1d를 참조하여 상기와 같은 종래 기술에 따른 문제점을 보다 상세하게 설명한다.

도 1a 내지 도 1d는 종래 기술에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(10)을 선택적으로 건식식각해서 기판(10) 내에 소정 깊이를 가지는 트렌치(40)를 형성한다. 이때, 상기 트렌치(40)의 하부 모서리가 "A"와 같이 날카롭게 형성되며, 그에 따라, 하부 모서리에 스트레스가 발생한다.

그런 다음, 도 1b에 도시한 바와 같이, 상기 트렌치(40)에 HLD 또는 TEOS 등과 같은 갭필 산화물을 매립하여 소자분리막(60)을 형성한다. 그러나, 이때, 상기 트렌치(40)의 하부 모서리에는 기존의 날카롭게 형상으로 인한 스트레스와 갭필 산화물에 의한 스트레스가 중합되어 도 1b의 점선으로 나타낸 바와 같이, 소자분리막(60)의 하부 모서리로 스트레스가 더욱 집중되는 문제가 있었다.

이어서, 도 1c에 도시한 바와 같이, 상기 소자분리막(60)이 형성된 기판(10) 내에 웰(well) 형성용 이온과 문턱전압 조절용 이온 및 펀치쓰루(punch through) 현상 억제용 이온을 주입한다. 그러나, 상기 웰(well) 형성용 이온과 문턱전압 조절용 이온 및 펀치쓰루(punch through) 현상 억제용 이온인 비소(As) 또는 인(P)의 이온 주입에 의해 상기 기판(10) 내에는 포인트 디펙트(70)가 발생한다.

한편, 이러한 포인트 디펙트(70)은 상기 주입된 이온을 활성화 시키기 위한 열공정을 진행하게 되면, 도 1d에 도시한 바와 같이, 포인트 디펙트(70)가 스트레스가 집중된 소자분리막(60)의 하부 모서리로 흘러내려 하부 모서리에 클러스터(cluster) 형태의 디스로케이션(dislocation)을 유발한다.

그러나, 상기와 같이, 상기 소자분리막의 하부 모서리에 클러스터 형태의 트 렌치 디스로케이션이 유발되면, 소자의 특성 및 신뢰성이 떨어지는 문제가 있다.

따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 소자분리막 하부 모서리의 스트레스를 완화시켜, 소자분리막이 형성된 실리콘 기판에 주입된 각종 이온을 활성시키기 위한 열공정을 진행 할때, 이온 주입 공정으로 인해 발생한 포인트 디펙트로 인해 소자분리막의 하부 모서리에 디스로케이션이 발생하는 것을 방지하는 반도체 소자의 소자분리막 제조방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판 내에 소정 깊이를 가지는 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 결과물 상에 제1 갭필 산화막을 증착하여 상기 트렌치를 매립하는 단계와, 상기 제1 갭필 산화막을 마스크 없이 블랭크 식각하여 상기 트렌치의 상부 측벽 일부분을 드러내는 단계와, 상기 드러난 트렌치의 측벽에 산화공정을 진행하여 소정 두께를 가지는 희생 산화막을 형성하는 단계 및 상기 희생 산화막이 형성된 트렌치 내에 제2 갭필 산화막을 매립하여 소자분리막을 형성하는 단계를 포함하는 반도체 소자의 소자분리막 제조방법을 제공한다.

또한, 본 발명에 의한 소자분리막 제조방법에 있어서, 상기 트렌치를 형성하는 단계와 상기 트렌치에 제1 갭필 산화막을 매립하는 단계 사이에 상기 트렌치 형 성을 위한 식각 공정시, 기판이 받은 스트레스를 완화시키기 위해 라운딩 산화 공정을 진행하는 단계를 더 포함하는 것이 바람직하다.

또한, 본 발명에 의한 소자분리막 제조방법에 있어서, 상기 트렌치는, 설계된 소자분리 영역의 너비보다 좁은 너비의 개구부를 가지는 것이 바람직하다. 이는 상기 희생 산화막의 형성으로 인해 소자분리 영역의 너비가 증가하여 활성 영역의 너비가 감소되는 것을 방지하기 위함이다.

또한, 본 발명에 의한 소자분리막 제조방법에 있어서, 상기 제1 갭필 산화막을 마스크 없이 블랭크 식각하여 상기 트렌치의 전체 깊이의 2/3 에 해당하는 트렌치의 상부 측벽을 드러내는 것이 바람직하다.

또한, 본 발명에 의한 소자분리막 제조방법에 있어서, 상기 희생 산화막은, 상기 희생 산화막에 의해 트렌치의 측벽에 굴곡 형태의 모서리가 형성되는 시점까지 성장시키는 것이 바람직하며, 더욱 바람직하게는 희생 산화막의 측벽 두께가 300Å 내지 400Å 범위를 가지도록 성장시킨다.

즉, 상기 본 발명에 따른 소자분리막 제조방법에 의하면, 상기 트렌치의 하부 모서리와 인접한 트렌치의 측벽에 보조 모서리를 형성함으로써, 상기 날카롭게 형성된 소자분리막 하부 모서리의 스트레스를 완화시킨다. 이와 같이, 소자분리막 하부 모서리의 스트레스가 완화된 상태에서, 각종 이온을 주입한 다음, 이를 활성화하기 위한 열처리 공정을 진행하게 되면, 각종 이온 주입시, 발생한 포인트 디펙트가 큐어링(curing)되거나, 아웃-디퓨젼(out-diffusion)되어 소자분리막 하부 모서리에 디스로케이션(dislocation) 현상이 발생하는 것을 방지하게 된다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.

이제 본 발명의 일 실시예에 따른 반도체소자의 소자분리막 제조방법에 대하여 도 2a 내지 도 2e를 참고로 하여 상세하게 설명한다.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.

우선, 도 2a에 도시한 바와 같이, 실리콘 기판(10) 상에 패드 산화막(20)과 패드 질화막(30)을 순차적으로 형성한다.

그리고, 상기 패드 질화막(30) 상부에 감광물질을 도포한 다음 노광 및 현상 공정을 진행하여 트렌치 형성영역이 정의되도록 감광막(도시하지 않음)을 패터닝한다. 이때, 상기 패드 산화막(20)은 약 100Å 정도의 두께로 증착하여 실리콘 기판(10)과 패드 질화막(30)의 스트레스를 완화시키는 역할 및 후속 패드 질화막(30) 제거 시, 식각정지막 역할을 한다. 또한, 상기 패드 질화막(30)은 약 1000Å 두께로 증착하여 후속 트렌치 식각공정에서 식각 마스크로 사용할 수 있으며, 혹은 후속 화학기계적연마(CMP) 공정에서 식각정지막으로 사용할 수 있다.

이어서, 상기 패터닝된 감광막(도시하지 않음)을 식각마스크로 하여 패드 질화막(30)과 패드 산화막(20) 및 실리콘 기판(10)을 순차적으로 식각하여 실리콘 기판(10) 내에 소정 깊이를 가지는 트렌치(40)를 형성한다. 이때, 상기 트렌치(40)는, 칩 크기에 따른 최소 소자분리막 기능을 할 수 있는 트렌치 깊이보다 약 1.5배 깊게 형성한다. 예를 들어, 통상의 소자분리막 기능을 할 수 있는 트렌치의 깊이가 기판 표면으로부터 약 4000Å 깊이를 가진다면, 본 실시예에서는 약 6000Å 깊이를 가지게 형성한다.

또한, 본 발명에 따른 상기 트렌치(40)는, 후속 공정에 의해 형성되는 희생 산화막으로 인해 소자분리 영역의 너비가 증가하여 활성 영역의 너비가 감소되는 것을 방지하기 위하여 설계된 소자분리 영역의 너비보다 좁게 형성하는 것이 바람직하다.

한편, 상기 트렌치(40)는, 상부 및 하부 모서리가 날카롭게 형성되기 때문에, 트렌치의 상부 및 하부 모서리에 집중된 모서리 스트레스가 발생한다.

이에 따라, 상기 트렌치(40)가 형성된 결과물에 고온에서 건식 산화시켜 트렌치(40) 하부 모서리를 라운딩지게 하는 라운드 산화 공정을 진행한다. 그러면, 상기 트렌치(40) 상부 모서리 부분은 라운딩지게 되어 전기적 집중현상(fringing field)이 유발되는 것이 방지되나, 상기 트렌치의 하부 모서리는 여전히 날카로운 형상을 가지고 있어, 모서리 스트레스가 발생한다.

이어서, 도 2b에 도시한 바와 같이, 상기 라운드 산화 공정을 진행한 결과물에 제1 갭필산화막(63)을 두껍게 증착하여 상기 트렌치(40)를 매립한다.

그런데, 본 발명에 따른 트렌치(40)는, 에스펙트 비(aspect ratio)가 높으므로, 보이드(void, 80)와 같은 매립 불량이 발생할 수 있다. 한편, 이러한 보이드(80)는 소자분리막의 기능을 상실하게 하며, 즉, 이웃하는 활성 영역이 서로 단락되어 소자의 특성 및 신뢰성을 저하시키기 때문에 소자의 제조 수율을 감소시키는 문제가 있다.

이에 따라, 본 발명은 도 2c에 도시한 바와 같이, 상기 제1 갭필 산화막(63)을 마스크 없이 블랭크 식각하여 상기 트렌치(40)의 상부 측벽 일부분을 드러내어 보이드(80)을 제거한다.

특히, 본 실시예에서는 상기 트렌치(40)의 전체 깊이의 2/3 에 해당하는 트렌치(40)의 상부 측벽을 드러내고 있다. 이는 후속 산화공정에 의해 형성된 보조 모서리가 상기 트렌치(40)의 하부 모서리와 인접한 영역에 위치하게 하여, 보조 모서리를 통해 하부 모서리의 스트레스를 완화시키도록 하기 위함이다. 예를 들어, 본 실시예에서는 상기 트렌치의 깊이를 약 6000Å으로 형성하고 있으므로, 블랭크 식각으로 인해 제1 갭필 산화막(63)은 트렌치(40)의 하부로부터 약 2000Å 두께를 가지도록 잔류시킨다.

그런 다음, 도 2d에 도시한 바와 같이, 상기 드러난 트렌치(40)의 측벽에 산화공정을 진행하여 소정 두께를 가지는 희생 산화막(50)을 형성한다. 이때, 상기 희생 산화막(50)은, 상기 희생 산화막(50)에 의해 트렌치(40)의 측벽에 "B"와 같은, 굴곡 형태의 모서리가 형성되는 시점까지 성장시키는 것이 바람직하다. 본 실시예에서는 상기 희생 산화막(50)의 측벽 두께가 300Å 이하일 경우에는 트렌치 (40)의 측벽에 굴곡 형태의 모서리가 형성되지 않고, 400Å 이상일 경우에는 활성 영역의 너비가 감소하기 때문에 300Å 내지 400Å의 범위를 가지도록 성장시켰다.

이와 같이, 상기 트렌치(40)의 하부 모서리와 인접한 트렌치(40)의 측벽에 보조 모서리를 형성하게 되면, 하부 모서리에 집중되던 스트레스가 보조 모서리로 분산되는 효과가 있다.

그 다음, 도 2e에 도시한 바와 같이, 상기 희생 산화막(50)이 형성된 트렌치(40) 내에 제2 갭필 산화막(65)을 매립하여 제1 및 제2 갭필 산화막(63, 65)으로 이루어진 소자분리막(60)을 형성한다.

그런 다음, 상기 소자분림가(60)의 밀도를 높이기 위해 열처리 공정을 진행하면, 상기 소자분리막(60)의 하부 모서리로 집중된 스트레스가 보다 효과적으로 분산되어 완화된다(점선 참조).

상기와 같은, 본 발명은 상기 소자분리막의 하부 모서리의 스트레스가 완화된 상태에서, 각종 불순물 이온을 주입한 다음, 이를 활성화하기 위한 열처리 공정을 진행하여, 각종 불순물 이온 주입시, 발생된 포인트 디펙트를 큐어링(curing)시키거나, 아웃-디퓨젼(out-diffusion) 시키므로, 상기 포인트 디펙트가 스트레스가 집중된 소자분리막의 하부 모서리로 흘러내려 하부 모서리에 클러스터 형태의 트렌치 디스로케이션 현상을 유발하던 종래 기술에 따른 문제를 해결할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

상기한 바와 같이, 본 발명은 트렌치의 하부 모서리에 집중되는 스트레스를 인접하는 영역에 보조 모서리를 형성하여 완화시킴으로써, 이온 활성화 등의 열공정을 진행할 때, 상기 포인트 디펙트 등으로 인해 소자분리막의 하부 모서리에 디스로케이션 현상이 발생하는 것을 방지할 수 있다.

이에 따라, 본 발명은 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과가 있다.

Claims (6)

1. 실리콘 기판 내에 소정 깊이를 가지는 트렌치를 형성하는 단계;

   상기 트렌치가 형성된 결과물 상에 제1 갭필 산화막을 증착하여 상기 트렌치를 매립하는 단계;

   상기 제1 갭필 산화막을 마스크 없이 블랭크 식각하여 상기 트렌치의 상부 측벽 일부분을 드러내는 단계;

   상기 드러난 트렌치의 측벽에 산화공정을 진행하여 소정 두께를 가지며 상기 트렌치의 측벽에서 그 상부로 굴곡 형태의 모서리가 형성되는 시점까지 성장되도록 희생 산화막을 형성하는 단계; 및

   상기 희생 산화막이 형성된 트렌치 내에 제2 갭필 산화막을 매립하여 소자분리막을 형성하는 단계;를 포함하는 반도체 소자의 소자분리막 제조방법.
2. 삭제
3. 제1항에 있어서,

   상기 트렌치는, 칩 크기에 따라 설계된 소자분리막의 너비보다 좁은 너비의 개구부를 가지게 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방 법.
4. 제1항에 있어서,

   상기 제1 갭필 산화막을 마스크 없이 블랭크 식각하여 상기 트렌치의 전체 깊이의 2/3 에 해당하는 트렌치의 상부 측벽을 드러내는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
5. 삭제
6. 제1항에 있어서,

   상기 희생 산화막의 측벽 두께는, 300Å 내지 400Å 범위의 두께를 가지도록 성장시키는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.

Images