JP4167565B2 - 部分ｓｏｉ基板の製造方法 - Google Patents
部分ｓｏｉ基板の製造方法 Download PDFInfo
- Publication number
- JP4167565B2 JP4167565B2 JP2003283479A JP2003283479A JP4167565B2 JP 4167565 B2 JP4167565 B2 JP 4167565B2 JP 2003283479 A JP2003283479 A JP 2003283479A JP 2003283479 A JP2003283479 A JP 2003283479A JP 4167565 B2 JP4167565 B2 JP 4167565B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- region
- soi
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 131
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 39
- 239000001301 oxygen Substances 0.000 claims description 39
- -1 oxygen ions Chemical class 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 105
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 50
- 229910052710 silicon Inorganic materials 0.000 description 50
- 239000010703 silicon Substances 0.000 description 50
- 230000007547 defect Effects 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
Description
本発明は、部分ＳＯＩ基板の製造方法に関する。
１つのＭＯＳＦＥＴと１つのキャパシタとからなるメモリセルを有するＤＲＡＭは、高集積化に適していることから、安価な大容量メモリとして広範な用途に用いられている。特に近年、ロジックとＤＲＡＭとを同一の半導体チップに集積してシステム性能を向上するシステムＬＳＩへの要求が高まっている。一方、ＭＯＳＦＥＴを中心に構成するロジック回路の高性能化を図るため、従来のシリコン基板ではなく、薄膜ＳＯＩ基板上に形成したＳＯＩ ＭＯＳＦＥＴが脚光をあび、すでに高性能ロジック用途に製品化が始まっている。このような流れの中で、ＳＯＩによる高性能ロジックチップにＤＲＡＭを混載させたシステムＬＳＩの開発が急務となっている。
しかしながら、ＳＯＩ ＭＯＳＦＥＴは、通常の使用においてはチャネルが形成されるボディ領域の電位が浮いているため、次のような問題が生じる。すなわち、いわゆる基板浮遊効果により、回路動作に伴うリーク電流やしきい値などの特性変動を生ずる。したがって、ＤＲＡＭのセルトランジスタやセンスアンプ回路などのようなリーク電流レベル、しきい値ばらつき、ノイズ等に対する要求が厳しい回路への適用には不向きであった。基板浮遊を根本から解決するには、ＭＯＳＦＥＴパターンに対しボディ部からの引き出し素子領域とコンタクトとを設けて、ボディ電位を制御する必要がある。この場合には、セル面積やセンスアンプ部の面積などが大幅に増大してしまい、ＤＲＡＭの最大の特長である高集積性を損なってしまう問題があった。
こうした問題を回避するため、ＳＯＩ基板上に非ＳＯＩ領域を設けることにより、基板浮遊効果と相性の悪い回路部を非ＳＯＩ領域に形成する方法（部分ＳＯＩ）が種々提案されている。そのうちの一つは、図１に示すように、シリコン基板に部分的に酸素イオンを打ち込んで熱処理することにより、部分的に埋め込み酸化膜を形成する方法である（例えば、特許文献１および非特許文献２参照）。まず、図１（ａ）に示すように、シリコン基板１上の所定の領域に熱酸化膜マスク２を形成する。次いで、この熱酸化膜マスク２を介して、図１（ｂ）に示すように酸素イオン３をシリコン基板１に注入する。その後、熱処理を施すことにより、図１（ｃ）に示すようにシリコン基板１のＳＯＩ領域Ｂに埋め込み酸化膜４が形成される。
しかしながら、この方法には、図１（ｃ）に示されるようにいくつかの問題が付随している。埋め込み酸化膜４とシリコン基板１とにおける熱膨張係数の差に起因して、埋め込み酸化膜４の膨張により非ＳＯＩ領域Ａに結晶欠陥１２が発生する。このため、非ＳＯＩ領域Ａの品質は、半導体素子を形成するのに十分に高くはない。また、ＳＯＩ領域Ｂと非ＳＯＩ領域Ａとの境界には、段差１１が生じ、これを平坦化するためのプロセスが別途必要とされる。
特開平１０−３０３３８５号公報
Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳＩ２０００ ｐ．６６
本発明は、非ＳＯＩ領域における欠陥が抑制され、平坦な表面を有する部分ＳＯＩ基板を簡便に製造する方法を提供することを目的とする。
本発明の一態様にかかる部分ＳＯＩ基板の製造方法は、半導体基板の所定の領域にマスクを形成する工程と、
前記半導体基板の露出領域の表面を等方性エッチングにより除去して凹部を形成し、前記マスクの端部を前記半導体基板上に突出させる工程と、
前記半導体基板に酸素イオンを注入する工程と、
前記半導体基板を加熱処理して、前記半導体基板の内部に、均一な膜厚の第１の埋め込み酸化膜と傾斜および曲率を有する不均一な厚さの第２の埋め込み酸化膜とからなる埋め込み酸化膜を形成するとともに、前記半導体基板の表面に熱酸化膜を形成する工程と、
前記半導体基板表面の前記熱酸化膜および前記マスクを除去する工程と
を具備することを特徴とする。
前記半導体基板の露出領域の表面を等方性エッチングにより除去して凹部を形成し、前記マスクの端部を前記半導体基板上に突出させる工程と、
前記半導体基板に酸素イオンを注入する工程と、
前記半導体基板を加熱処理して、前記半導体基板の内部に、均一な膜厚の第１の埋め込み酸化膜と傾斜および曲率を有する不均一な厚さの第２の埋め込み酸化膜とからなる埋め込み酸化膜を形成するとともに、前記半導体基板の表面に熱酸化膜を形成する工程と、
前記半導体基板表面の前記熱酸化膜および前記マスクを除去する工程と
を具備することを特徴とする。
本発明の一態様によれば、非ＳＯＩ領域における欠陥が抑制され、平坦な表面を有する部分ＳＯＩ基板を簡便に製造する方法が提供される。
以下、図面を参照して本発明の実施形態を説明する。
（実施形態１）
図２を参照して、本実施形態にかかる部分ＳＯＩ基板の製造方法を説明する。
図２を参照して、本実施形態にかかる部分ＳＯＩ基板の製造方法を説明する。
まず、シリコン基板１上に１０００Å程度の膜厚でシリコン熱酸化膜を形成する。シリコン熱酸化膜の膜厚は、酸化ガス種、酸化温度、酸化時間等により適宜選択することができ、５００〜２０００Åの範囲内とすればよい。酸素イオンを注入する予定領域の熱酸化膜をパターニングにより除去して、図２（ａ）に示すようにシリコン熱酸化膜マスク２を形成する。
次に、シリコン基板１の露出領域Ｚを等方性エッチングにより除去して、表面に凹部を形成する。例えば、高温／減圧下でシリコン基板表面に塩酸ガスを吹き付けることによって、等方性エッチングを行なうことができる。このとき、シリコン基板１の露出領域の表面が等方的に除去されるので、熱酸化膜マスク２の端部には、図２（ｂ）に示すようにひさし状の突出部２ａが形成される。
例えば、温度９００〜１０００℃、圧力１０〜３０Ｔｏｒｒ、塩酸ガス流量＝０．２〜０．３ｓｌｍの条件で、１〜５分間エッチングを行なうことによって、０．１〜０．５μｍの深さでシリコン基板１が削られる。このとき、シリコン基板１の表面は、熱酸化膜マスク２の端部から０．１〜０．５μｍ程度内側まで除去される。
後の工程において、露出した表面を有するシリコン基板１の領域に絶縁膜が埋め込まれて、ＳＯＩ領域が形成される。熱酸化膜マスク２に覆われ、かつエッチング除去されていないシリコン基板１の領域は、非ＳＯＩ領域（バルクＳｉ領域）となる。さらに、ＳＯＩ領域と非ＳＯＩ領域との間には、後述する境界領域が形成される。
シリコン基板１の表面を除去する深さを調整することによって、埋め込み酸化膜を形成した後のＳＯＩ領域での基板の盛り上がりを相殺することが可能となる。０．１〜０．５μｍの深さでシリコン基板１の表面が除去されていれば、その効果が得られる。
露出領域の表面が除去されたシリコン基板１に対して、図２（ｃ）に示すように、酸素イオン３を照射する。酸素イオン３の照射条件は、例えば、基板温度４００〜５００℃、加速電圧１５０〜１８０ｋｅＶで１×１０17〜４×１０17（ａｔｏｍｓ／ｃｍ2）とすることができる。
シリコン基板の主面に対して斜めに酸素イオン３を照射することによって、酸素イオン３は熱酸化膜マスク２の突出部２ａの下側（境界領域）にも照射される。ただし、この領域に打ち込まれる酸素イオン３量は、ＳＯＩ領域よりも少ないものとなる。酸素イオン３を照射する角度は、基板の主面に直交する方向に対して５５°程度の角度をもって酸素イオン３を照射すればよい。なお、酸素イオンの照射角度が６０°より大きい場合には、熱酸化膜マスク２の突出部２ａの下側（境界領域）に照射される酸素イオン３量が少なくなるおそれがある。したがって、基板の主面に直交する方向に対して５０〜６０°程度の範囲内となるよう、酸素イオン３を照射する角度を調節することが望まれる。
その後、シリコン基板１を熱処理することによって、酸素イオン３が打ち込まれた基板内部の領域には酸化膜が形成される。埋め込み酸化膜の膜厚、および形成される深さは、条件を適宜選択することにより決定することができる。例えば、Ａｒ雰囲気下、１３００℃で４〜１０時間の熱処理を施した場合には、シリコン基板１表面から約３００ｎｍの深さに、８０ｎｍの膜厚で埋め込み酸化膜が形成される。また、酸素雰囲気下で熱処理を行なった場合には、シリコン基板１表面から約１７０ｎｍ深さに、約１００ｎｍの膜厚で埋め込み酸化膜層を形成することができる。
熱処理を行なうことによって、シリコン基板１の露出面も酸化されて熱酸化膜（図示せず）が形成される。こうした熱酸化膜を、例えば弗酸等により熱酸化膜マスク２とともに除去することによって、図３に示すように、シリコン基板１内の所定に深さに酸化膜４が埋め込まれた部分ＳＯＩ基板を形成することができる。
図示する部分ＳＯＩ基板においては、ＳＯＩ領域Ｂでは、一定の深さに均一な膜厚の酸化膜（第１の埋め込み酸化膜）４ａが形成されており、非ＳＯＩ領域Ａには酸化膜は形成されていない。また、ＳＯＩ領域Ｂと非ＳＯＩ領域Ａとの間の境界領域Ｃにおいては、傾斜をもった酸化膜（第２の埋め込み酸化膜）４ｂが不連続に埋め込まれている。この境界領域Ｃでは、打ち込まれている酸素イオン３量が少ないため、第２の埋め込み酸化膜４ｂは均一な厚さとならない。その深さも、図示するように、ＳＯＩ領域Ｂから非ＳＯＩ領域Ａに向けて徐々に浅くなる。このように境界領域Ｃにおける第２の埋め込み酸化膜４ｂは、曲率をもって形成されているといえる。
なお、従来の部分ＳＯＩ基板では、図１（ｃ）に示したように、埋め込み酸化膜４が形成されたＳＯＩ領域Ｂと非ＳＯＩ領域Ａとが隣接している。このため、埋め込み酸化膜４の膨張により非ＳＯＩ領域Ａに結晶欠陥１２が発生するという問題があった。これに対して、本発明の実施形態かかる部分ＳＯＩ基板においては、非ＳＯＩ領域に生じる応力を軽減することができるため、非ＳＯＩ領域に導入される結晶欠陥を抑制することが可能となる。
境界領域Ｃにおける埋め込み酸化膜４の形状は、酸素イオンの注入条件やアニール条件によって調整することができる。例えば、熱処理時間が５時間未満と比較的短い場合には、図３に示したように埋め込み酸化膜４は不連続な形状で形成される。こうした形状の埋め込み酸化膜は、ＳＯＩ層上に形成したトランジスタのボディ領域の電位を基板電位で制御できる点で有利である。また、熱処理時間が８時間以上と比較的長い場合には、図４に示すように連続した形状になる。この場合には、ＳＯＩ層上に形成した半導体素子と半導体基板との寄生容量を低減でき素子がより高速動作することができるという利点がある。いずれの形状の場合も、境界領域Ｃの幅は１〜５μｍであることが好ましい。１μｍ未満の場合には、ＳＯＩ領域Ｂと非ＳＯＩ領域Ａとの間に境界領域を設けた効果を充分に得ることが困難となる。一方、５μｍを越えると、半導体素子の集積密度が損なわれるおそれがある。なお、境界領域Ｃの幅は、シリコン基板の除去深さ、酸素イオン３の打ち込み角度等により所望の範囲内に制御することができる。
また、図５に示すように、第２の埋め込み酸化膜４ｂが、境界領域Ｃの非ＳＯＩ領域側端部においてシリコン基板１の表面に突き抜けていてもよい。こうした構造の場合には、ＳＯＩ領域Ｂおよび境界領域ＣにおけるＳＯＩ層５は、第１および第２の埋め込み酸化膜４によってシリコン基板１と完全に絶縁されている。そのため、ＳＯＩ層５上にＬＯＧＩＣ素子を作製した際には、基板との容量結合が低減されて動作速度が向上する。この場合には、いわゆるＳＯＩウェーハ上に作製された素子と同様に動作をすることになる。
一方、図３あるいは図４に示すような構造の場合には、ＳＯＩ層５とシリコン基板１とは絶縁されていない。このため、例えば、ＳＲＡＭやＤＲＡＭなど基板浮遊効果に弱い素子などをＳＯＩ層５上に作製することができる。
以上のようにＳＯＩ層５上に作製する素子に応じて、埋め込み絶縁膜４の形状を適宜決定することができ、得られる素子の特性を十分に引き出すことが可能となる。
こうして作製された部分ＳＯＩ基板の非ＳＯＩ領域（バルクＳｉ領域）Ａ上にＭＯＳトランジスタを形成することによって、本発明の実施形態にかかる半導体装置が得られる。
図６は、本発明の一実施形態にかかる半導体装置を表わす断面図である。図示するように、部分ＳＯＩ基板における非ＳＯＩ領域Ａには、約１．０μｍの深さまで５．０×１０17（ａｔｏｍｓ／ｃｍ3）の濃度で不純物としてのボロンを注入して、ｐ型ウェル２１を形成した。さらに、ＴＥＯＳにより一対の素子分離絶縁膜２４を形成して、素子領域を画定した。この素子領域内に、ゲート絶縁膜２５を介してゲート電極２６を形成し、１．０×１０18〜１．０×１０20（ａｔｏｍｓ／ｃｍ3）の濃度で不純物としてのリンをイオン注入して、ｎ型の拡散層２２を形成した。拡散層２２の接合深さは０．２μｍとし、接合面積は０．１μｍ2とした。
さらに、常法によりソース／ドレイン電極２７を形成して、図６に示す半導体装置が完成する。
本発明の実施形態にかかる半導体装置は、特定形状の埋め込み酸化膜が形成された境界領域を有する部分ＳＯＩ基板が用いられるので、リーク電流を低減することが可能となる。
図３乃至５に示したような本発明の実施形態にかかるＳＯＩ基板は、種々の方法により製造することができる。
（実施形態２）
図７を参照して、本実施形態にかかる部分ＳＯＩ基板の製造方法を説明する。
図７を参照して、本実施形態にかかる部分ＳＯＩ基板の製造方法を説明する。
まず、シリコン基板１上に１０００Åのシリコン熱酸化膜２形成し、さらに１０００Åの窒化シリコン膜６を形成する。窒化シリコン膜８の膜厚は、成膜温度や成膜時間等に応じて適宜選択することができ、５００〜１５００Åの範囲内とすればよい。なお、すでに説明したように、シリコン熱酸化膜２の膜厚は５００〜２０００Åの範囲内とすればよい。酸素イオンを注入する予定領域の熱酸化膜／窒化シリコン膜をパターンニングにより除去して、図７（ａ）に示すようにマスクを形成する。
次に、熱酸化処理を施して、図７（ｂ）に示すように約０．２μｍの熱酸化膜７をシリコン基板１の露出領域Ｚに形成する。ここで形成される熱酸化膜７は、引き続いて除去されて、シリコン基板１の露出領域表面に凹部が形成される。このため、０．２〜１．０μｍ程度の膜厚で熱酸化膜７が形成されるように、熱酸化の条件を設定することが好ましい。熱酸化膜７の膜厚が０．２μｍ未満の場合には、埋め込み酸化膜形成後のＳＯＩ層の盛り上がりを相殺するのが難しくなるおそれがある。一方、１．０μｍを越えると、埋め込み酸化膜形成後にＳＯＩ領域の表面を非ＳＯＩ領域の表面と同じ高さにするのが困難になる。
こうして形成された熱酸化膜７は、例えば弗酸等により図７（ｃ）に示すように除去される。その結果、シリコン基板１の露出領域の表面には凹部が形成される。マスクに接する部分においては、シリコン基板１の表面は傾斜をもって除去される。後の工程では、この傾斜部分に特定の形状の酸化膜が埋め込まれて境界領域が形成される。なお、前述の実施形態１において説明したように、０．１〜０．５μｍの深さでシリコン基板１の表面が除去されていれば、埋め込み酸化膜を形成した後のＳＯＩ領域での基板の盛り上がりを相殺することが可能となる。
露出領域の表面が除去されたシリコン基板１に対して、図７（ｄ）に示すように、酸素イオン３を照射する。酸素イオン３の照射条件は、例えば、基板温度４００〜５００℃、加速電圧１５０〜１８０ｋｅＶで１×１０17〜４×１０17（ａｔｏｍｓ／ｃｍ2）とすることができる。
ここでは、図７（ｄ）に示すように、熱酸化膜２および窒化シリコン膜６からなるマスクの端面が揃っているので、酸素イオン３は、基板１表面に対して垂直な方向から注入することができる。
なお、基板１の露出面に熱酸化膜７を形成する際の条件や、この熱酸化膜７を除去する際の条件によっては、図８（ａ）に示すように、シリコン熱酸化膜２の端部も同時に除去されて、窒化シリコン膜６の端部が突出した構造となることがある。この場合には、図８（ｂ）に示すように、基板主面に対して斜めの方向から酸素イオン３を打ち込むことが望まれる。これによって、基板１内部に注入される酸素イオンの量や深さを、所望の範囲に制御することができる。なお、斜めに照射する場合、酸素イオンの角度は、すでに説明したような理由から、基板の主面に直交する方向に対して５０〜６０°程度とすることが好ましい。
その後、上述したような条件でシリコン基板１を熱処理することによって、酸素イオン３が打ち込まれた基板内部の所定の領域には酸化膜が形成される。シリコン基板１の露出面も酸化されて、熱酸化膜が形成される。この熱酸化膜を、すでに説明したような手法によりマスクとともに除去することによって、図３乃至５に示したような部分ＳＯＩ基板が作製される。
本実施形態の方法により作製された部分ＳＯＩ基板においても、境界領域では、シリコン基板１表面がイオン打ち込み方向に対して傾いているため、実施形態１の場合と同様の効果が得られる。すなわち、境界領域に打ち込まれている酸素イオン３量が少ないため、第２の埋め込み酸化膜４ｂは均一な厚さとならない。その深さも、ＳＯＩ領域から非ＳＯＩ領域に向けて徐々に浅くなり、曲率をもって埋め込み酸化膜が形成される。このため、非ＳＯＩ領域に生じる応力が軽減され、非ＳＯＩ領域に導入される結晶欠陥を抑制することが可能となる。
（実施形態３）
図９を参照して、本実施形態にかかる部分ＳＯＩ基板の製造方法を説明する。
図９を参照して、本実施形態にかかる部分ＳＯＩ基板の製造方法を説明する。
まず、シリコン基板１上に１０００〜５０００Åの熱酸化膜２を形成し、さらに１０００Åの窒化シリコン膜６を形成する。窒化シリコン膜６の膜厚は、すでに説明したような範囲内とすることができる。酸素イオンを注入する予定領域の熱酸化膜／窒化シリコン膜をパターンニングにより除去して、図９（ａ）に示すようにマスクを形成する。
次に、熱酸化膜２を等方的にエッチングして、図９（ｂ）に示すように、熱酸化膜２の端面に傾斜を設ける。等方性エッチングは、例えば弗酸等を用いたウェットエッチングにより行なうことができる。熱酸化膜２の傾斜端部の下方におけるシリコン基板１には、後述するように境界領域が形成される。
窒化シリコン膜６を燐酸等により選択的に除去した後、図９（ｃ）に示すように、熱酸化膜２をマスクとして酸素イオン３を照射する。酸素イオン３の照射条件は、例えば、基板温度４００〜５００℃、加速電圧１５０〜１８０ｋｅＶで１×１０17〜４×１０17（ａｔｏｍｓ／ｃｍ2）とすることができる。酸化膜端部の形状により酸素イオン３を打ち込む量および範囲を制御することから、本実施形態においては、シリコン基板１の主面に対して垂直に酸素イオン３を注入することが好ましい。
熱酸化膜２の端部においては、その膜厚が徐々に薄くなっているため、シリコン基板１に注入される酸素イオンの濃度も傾斜をもって変化する。
その後、上述したような条件でシリコン基板１を熱処理することによって、酸素イオン３が打ち込まれた基板内部の所定の領域には、図９（ｄ）に示すように酸化膜４が形成される。シリコン基板１の露出面も酸化されて、熱酸化膜８が形成される。この熱酸化膜８を、すでに説明したような手法によりマスク２とともに除去することによって、図３乃至５に示したような部分ＳＯＩ基板が作製される。
本実施形態の方法により作製された部分ＳＯＩ基板においても、境界領域では、シリコン基板１表面がイオン打ち込み方向に対して傾いているため、実施形態１の場合と同様の効果が得られる。すなわち、境界領域に打ち込まれている酸素イオン３量が少ないため、第２の埋め込み酸化膜４ｂは均一な厚さとならない。その深さも、ＳＯＩ領域から非ＳＯＩ領域に向けて徐々に浅くなり、曲率をもって埋め込み酸化膜が形成される。このため、非ＳＯＩ領域に生じる応力が軽減され、非ＳＯＩ領域に導入される結晶欠陥を抑制することが可能となる。
（実施形態４）
本発明の実施形態にかかる半導体装置における電気的特性を、以下のように評価した。
本発明の実施形態にかかる半導体装置における電気的特性を、以下のように評価した。
図１０を参照して、電気的特性の評価方法を説明する。まず、実施形態１乃至３で作製された部分ＳＯＩ基板を用いて、前述の図６に示したように本発明の実施形態にかかる半導体装置を作製した。なお、境界領域Ｃの非ＳＯＩ領域側端部から、ｐｎ接合までの距離ｄは、０μｍ、０．５μｍ、１μｍと変化させた。さらに、ウェル電極２８を基板１上に形成し、電源３０を介してソース／ドレイン電極２７と接続した。ｐｎ接合に２Ｖ〜４Ｖの逆バイアスを印加して、１μÅ以上のリーク電流が流れた接合を不良とした。この不良の割合から、ソースドレイン−ウェル間の接合リーク電流特性を評価した。このとき、空乏層は、それぞれ約０．２５μｍ〜０．４μｍ伸びていた。
比較のため、図１（ｃ）に示したような従来の部分ＳＯＩ基板を用いた以外は同様の手法により、従来の半導体装置を作製して、同様にソースドレイン−ウェル間の接合リーク電流特性を評価した。
図１１に、ソースドレイン−ウェル間の接合リーク電流特性を示す。本発明の実施形態にかかる半導体装置においては、いずれの部分ＳＯＩ基板を用いた場合でも、不良の割合は２％〜８％と少ない。これに対して、従来例の半導体装置では、５０％〜７０％程度の不良が発生している。
また、境界領域の非ＳＯＩ領域側端とソース／ドレイン領域との距離ｄは、大きい方が接合リーク電流は減少することがわかる。特に、境界領域の非ＳＯＩ領域側端からソース／ドレイン領域までの距離ｄが０．５μｍ以上と大きい場合には、接合リーク電流の流れる接合は２％以下に減少した。
以上の結果から、本発明の実施形態にかかる方法により作製された部分ＳＯＩ基板は、バルクＳｉ（非ＳＯＩ）領域における欠陥が極めて少ないことが確認された。
本発明により、非ＳＯＩ領域の結晶性が良好な部分ＳＯＩ基板を作製することができ、リーク電流の低減されたＳＯＩ ＭＯＳＦＥＴが得られる。
１…シリコン基板，２…熱酸化膜マスク，３…酸素イオン，４…埋め込み酸化膜，４ａ…第１の埋め込み酸化膜，４ｂ…第２の埋め込み酸化膜，５…ＳＯＩ層，６…シリコン窒化膜，７…熱酸化膜（犠牲酸化），８…熱酸化膜（ＩＴＯＸ），１１…ＳＯＩ領域と非ＳＯＩ領域との段差，１２…結晶欠陥，２１…ウェル，２２…ソース／ドレイン領域，２３…チャネル，２４…素子分離絶縁膜，２５…ゲート酸化膜，２６…ゲート電極，２７…ソース／ドレイン電極，２８…ウェル電極，３０…電源，ｄ…境界領域の非ＳＯＩ領域側端からソース／ドレイン領域までの距離，Ａ…バルクＳｉ（非ＳＯＩ）領域，Ｂ…ＳＯＩ領域，Ｃ…境界領域，Ｚ…露出領域。
Claims (6)
- 半導体基板の所定の領域にマスクを形成する工程と、
前記半導体基板の露出領域の表面を等方性エッチングにより除去して凹部を形成し、前記マスクの端部を前記半導体基板上に突出させる工程と、
前記半導体基板に酸素イオンを注入する工程と、
前記半導体基板を加熱処理して、前記半導体基板の内部に、均一な膜厚の第１の埋め込み酸化膜と傾斜および曲率を有する不均一な厚さの第２の埋め込み酸化膜とからなる埋め込み酸化膜を形成するとともに、前記半導体基板の表面に熱酸化膜を形成する工程と、
前記半導体基板表面の前記熱酸化膜および前記マスクを除去する工程と
を具備することを特徴とする部分ＳＯＩ基板の製造方法。 - 前記半導体基板の等方性エッチングは、ガスを用いて行なわれることを特徴とする請求項１に記載の部分ＳＯＩ基板の製造方法。
- 前記ガスは塩酸ガスであることを特徴とする請求項２に記載の部分ＳＯＩ基板の製造方法。
- 前記酸素イオンは、前記半導体基板の主面に対して垂直に注入されることを特徴とする請求項１ないし３のいずれか１項に記載の部分ＳＯＩ基板の製造方法。
- 前記酸素イオンは、前記半導体基板の主面に対して斜めに注入されることを特徴とする請求項１ないし３のいずれか１項に記載の部分ＳＯＩ基板の製造方法。
- 前記凹部は、０．１〜０．５μｍの深さで前記半導体基板の表面に形成されることを特徴とする請求項１ないし５のいずれか１項に記載の部分ＳＯＩ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003283479A JP4167565B2 (ja) | 2003-07-31 | 2003-07-31 | 部分ｓｏｉ基板の製造方法 |
| US10/675,950 US6956265B2 (en) | 2003-07-31 | 2003-10-02 | Semiconductor device and method for manufacturing partial SOI substrates |
| US11/168,914 US7265017B2 (en) | 2003-07-31 | 2005-06-29 | Method for manufacturing partial SOI substrates |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003283479A JP4167565B2 (ja) | 2003-07-31 | 2003-07-31 | 部分ｓｏｉ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005051139A JP2005051139A (ja) | 2005-02-24 |
| JP4167565B2 true JP4167565B2 (ja) | 2008-10-15 |
Family
ID=34101052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003283479A Expired - Fee Related JP4167565B2 (ja) | 2003-07-31 | 2003-07-31 | 部分ｓｏｉ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6956265B2 (ja) |
| JP (1) | JP4167565B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268336A (ja) * | 2004-03-16 | 2005-09-29 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP3998677B2 (ja) * | 2004-10-19 | 2007-10-31 | 株式会社東芝 | 半導体ウェハの製造方法 |
| US7327008B2 (en) * | 2005-01-24 | 2008-02-05 | International Business Machines Corporation | Structure and method for mixed-substrate SIMOX technology |
| JP2006210432A (ja) * | 2005-01-25 | 2006-08-10 | Nec Electronics Corp | 基板の製造方法 |
| US7384857B2 (en) * | 2005-02-25 | 2008-06-10 | Seiko Epson Corporation | Method to fabricate completely isolated silicon regions |
| JP5090638B2 (ja) * | 2005-11-18 | 2012-12-05 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板を製造する方法 |
| JP5038618B2 (ja) * | 2005-11-18 | 2012-10-03 | 株式会社Ｓｕｍｃｏ | Ｓｏｉ基板の製造方法 |
| JP2007142134A (ja) * | 2005-11-18 | 2007-06-07 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| US7804148B2 (en) * | 2006-02-16 | 2010-09-28 | International Business Machines Corporation | Opto-thermal mask including aligned thermal dissipative layer, reflective layer and transparent capping layer |
| FR2897982B1 (fr) * | 2006-02-27 | 2008-07-11 | Tracit Technologies Sa | Procede de fabrication des structures de type partiellement soi, comportant des zones reliant une couche superficielle et un substrat |
| US7666721B2 (en) * | 2006-03-15 | 2010-02-23 | International Business Machines Corporation | SOI substrates and SOI devices, and methods for forming the same |
| US7285480B1 (en) * | 2006-04-07 | 2007-10-23 | International Business Machines Corporation | Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof |
| KR102399469B1 (ko) | 2009-10-08 | 2022-05-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| KR102235725B1 (ko) | 2009-10-16 | 2021-04-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5662333A (en) | 1979-10-26 | 1981-05-28 | Toshiba Corp | Mos type semiconductor memory device and production thereof |
| JPS61185950A (ja) | 1985-02-13 | 1986-08-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH03257948A (ja) | 1990-03-08 | 1991-11-18 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH05335408A (ja) | 1992-05-29 | 1993-12-17 | Sony Corp | 素子分離領域の形成方法 |
| US5399507A (en) * | 1994-06-27 | 1995-03-21 | Motorola, Inc. | Fabrication of mixed thin-film and bulk semiconductor substrate for integrated circuit applications |
| US5691230A (en) * | 1996-09-04 | 1997-11-25 | Micron Technology, Inc. | Technique for producing small islands of silicon on insulator |
| JPH10125773A (ja) * | 1996-10-21 | 1998-05-15 | Nec Corp | 半導体装置の製造方法 |
| US5956597A (en) | 1997-09-15 | 1999-09-21 | International Business Machines Corporation | Method for producing SOI & non-SOI circuits on a single wafer |
| KR100282523B1 (ko) * | 1998-11-04 | 2001-02-15 | 김영환 | 정전방전 보호 특성을 개선한 에스오아이 반도체 소자 및 그 제조방법 |
| JP3523531B2 (ja) * | 1999-06-18 | 2004-04-26 | シャープ株式会社 | 半導体装置の製造方法 |
| US6406982B2 (en) * | 2000-06-05 | 2002-06-18 | Denso Corporation | Method of improving epitaxially-filled trench by smoothing trench prior to filling |
| JP3984014B2 (ja) * | 2001-09-26 | 2007-09-26 | 株式会社東芝 | 半導体装置用基板を製造する方法および半導体装置用基板 |
| JP4322453B2 (ja) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2003203967A (ja) * | 2001-12-28 | 2003-07-18 | Toshiba Corp | 部分ｓｏｉウェーハの製造方法、半導体装置及びその製造方法 |
| US6936851B2 (en) * | 2003-03-21 | 2005-08-30 | Tien Yang Wang | Semiconductor light-emitting device and method for manufacturing the same |
-
2003
- 2003-07-31 JP JP2003283479A patent/JP4167565B2/ja not_active Expired - Fee Related
- 2003-10-02 US US10/675,950 patent/US6956265B2/en not_active Expired - Fee Related
-
2005
- 2005-06-29 US US11/168,914 patent/US7265017B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20050023609A1 (en) | 2005-02-03 |
| US6956265B2 (en) | 2005-10-18 |
| US20050242397A1 (en) | 2005-11-03 |
| US7265017B2 (en) | 2007-09-04 |
| JP2005051139A (ja) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7265017B2 (en) | Method for manufacturing partial SOI substrates | |
| US7422956B2 (en) | Semiconductor device and method of making semiconductor device comprising multiple stacked hybrid orientation layers | |
| US6537891B1 (en) | Silicon on insulator DRAM process utilizing both fully and partially depleted devices | |
| JP3014372B2 (ja) | 局所選択酸化を用いた絶縁体上のバルクおよびひずみを有するシリコン | |
| US7858508B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2003037254A (ja) | エッチング阻止膜を有するｓｏｉ基板、その製造方法、その上に製作されたｓｏｉ集積回路及びそれを用いてｓｏｉ集積回路を製作する方法 | |
| JPS6114745A (ja) | 半導体構造体の製造方法 | |
| CN104752227A (zh) | 使用离子注入降低蚀刻偏差的方法 | |
| JP2682529B2 (ja) | 半導体素子の素子分離絶縁膜形成方法 | |
| KR20080034099A (ko) | 얕은 트렌치 제조 방법 | |
| JP2006310661A (ja) | 半導体基板および製造方法 | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| KR19980086998A (ko) | Soi 구조를 가지는 반도체장치 및 그 제조방법 | |
| US6169000B1 (en) | Process for the production of semiconductor substrate having silicon-on-insulating structure and process for the production of semiconductor device | |
| JP2007019191A (ja) | 半導体装置とその製造方法 | |
| JP2005353892A (ja) | 半導体基板、半導体装置及びその製造方法 | |
| KR100361764B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JPH08330527A (ja) | 半導体基板の製造方法 | |
| KR20030077387A (ko) | 반도체 장치 제조 방법 | |
| JP3665183B2 (ja) | 半導体装置およびその製造方法 | |
| JP4272607B2 (ja) | 多孔質シリコンの酸化によるｓｏｉ | |
| JP5239117B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2007123519A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2011040422A (ja) | 半導体基板、半導体装置及び半導体装置の製造方法 | |
| JP3274638B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070124 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080403 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080516 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080801 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |