JP2005268336A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005268336A
JP2005268336A JP2004075188A JP2004075188A JP2005268336A JP 2005268336 A JP2005268336 A JP 2005268336A JP 2004075188 A JP2004075188 A JP 2004075188A JP 2004075188 A JP2004075188 A JP 2004075188A JP 2005268336 A JP2005268336 A JP 2005268336A
Authority
JP
Japan
Prior art keywords
region
trench
oxide film
isolation layer
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004075188A
Other languages
English (en)
Inventor
Akihito Sakakiya
明仁 榊谷
Takayuki Suzuki
隆之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004075188A priority Critical patent/JP2005268336A/ja
Priority to US11/080,502 priority patent/US20050250259A1/en
Publication of JP2005268336A publication Critical patent/JP2005268336A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ＳＴＩによるトレンチ絶縁層としてのフィールド分離層にボイドが発生しないＳＯＩ基板を提供する。
【解決手段】 埋め込み酸化物層８の縁部、即ちＳＯＩ領域１と非ＳＯＩ領域５との境界端６を含む領域に拡散層３が設けられている。拡散層３には、フィールド分離層及び活性化デバイスは設けられていない。拡散層３領域の両隣にフィールド分離層２及びフィールド分離層４が設けられている。これにより、ＳＯＩ領域１と非ＳＯＩ領域５の境界近傍に生じる結晶欠陥及びＳＯＩ厚の不均一さがフィールド分離層２の内側のＳＯＩ領域１ａ及びフィールド分離層４の外側の非ＳＯＩ領域５ａに悪影響を与えることを排除できる。従って、ＳＯＩ領域に設けるデバイス及び非ＳＯＩ領域に設けるデバイスの動作が安定する。
【選択図】 図１

Description

本発明は、ＭＯＳトランジスタ等の活性化デバイスを有する半導体装置及びその製造方法に関し、特に、ＳＩＭＯＸ法により作製されるＳＯＩ領域を有する半導体装置及びその製造方法に関する。
ＳＯＩ（Silicon On Insulator）基板は、シリコン半導体基板の表層部内に埋め込み酸化膜を形成してＳＯＩ領域を設けた基板であり、このＳＯＩ基板は、パターンマスクを用いたＳＩＭＯＸ（Separation by Implanted Oxygen）法により作成することができる。ＳＩＭＯＸ法は、シリコン基板の所定の深さに酸素イオンを注入した後、このシリコン基板をアニールして所定の深さに埋め込みシリコン酸化膜を設け、ＳＯＩ領域を形成する方法である(例えば、特許文献１（特開平１０−３０３３８５号公報）参照)。なお、埋め込み酸化膜が形成されていないバルク領域は非ＳＯＩ領域である。
しかし、この形成方法では酸素イオン注入による埋め込みシリコン酸化膜形成時の体積膨張による応力のため、ＳＯＩ領域と非ＳＯＩ領域の境界部に図６に示すように結晶欠陥７が発生することがある。即ち、シリコン層１０の表層部内に埋め込みシリコン酸化膜８が形成されており、この埋め込みシリコン酸化膜８の領域にＳＯＩ領域が形成されている。この場合に、埋め込みシリコン酸化膜８の縁部８ａが盛り上がって、ＳＯＩ厚が不均一になることがあると共に、この盛り上がり部の近傍に結晶欠陥７が発生する。このような結晶欠陥７が存在するとリークの問題が生じ、またＳＯＩ厚が不均一であるとデバイス特性の信頼性が低下する。このため、このＳＯＩ領域と埋め込みシリコン酸化膜８が形成されていない非ＳＯＩ領域（バルク領域）との間の境界領域に活性化デバイスを配置すると、活性化デバイスの動作の保証ができず、信頼性について問題が生じる。従って、通常この領域には活性化デバイスを配置せず、トレンチ絶縁分離層（ＳＴＩ(Shallow Trench Isolation)）等のフィールド分離領域を形成するのが一般的である。ここで、活性化デバイスとは、入力信号に対して増幅、制御及び変調等の処理を行うデバイスのことであり、ＭＯＳトランジスタ等がある。
図７（ａ）は従来のＳＯＩ基板を上面から見た場合の模式図であり、図７（ｂ）は図７（ａ）のＣ−Ｃ′線による断面図である。ＳＯＩ基板６０９は、シリコン層６１０の表層部に埋め込みシリコン酸化膜６０８が形成されており、この埋め込み酸化膜６０８が存在するＳＯＩ領域６０１と埋め込み酸化膜６０８が存在しない非ＳＯＩ領域６０５からなる。ＳＯＩ領域６０１と非ＳＯＩ領域６０５の境界領域６０３にはＭＯＳトランジスタ等の活性化デバイスは配置されておらず、この境界領域６０３にはトレンチ絶縁分離層（ＳＴＩ）からなるフィールド分離層６１３が形成されている。即ち、埋め込み酸化膜６０８の縁部６０８ａはフィールド分離層６１３内に位置している。よって、図７（ａ）に示すように、このフィールド分離層６１３は埋め込み酸化膜６０８の縁部６０８ａに沿って延びている。ＳＯＩ領域及び非ＳＯＩ領域には、夫々、素子分離用にフィールド絶縁分離層６１３が形成され、このフィールド分離層６１３に仕切られた素子形成領域には、例えば、ＭＯＳトランジスタ６１１が形成されている。
特開平１０−３０３３８５号公報
しかしながら、前述したような従来のＳＯＩ基板において、ＳＯＩ領域と非ＳＯＩ領域の境界にＳＴＩフィールド分離層６１３を形成した場合、図７に示すようにフィールド分離層６１３内にボイド６１２が発生し、半導体装置としての信頼性に悪影響を与えることがあった。
また、ＳＯＩ領域と非ＳＯＩ領域にドライエッチングを施してＳＴＩトレンチを形成すると、ＳＯＩ領域のトレンチ幅が大きくなるという問題点もあった。
本発明はかかる問題点に鑑みてなされたものであって、ＳＴＩによるフィールド分離層にボイドが発生しないと共に、ＳＯＩ領域と非ＳＯＩ領域のいずれにおけるドライエッチングにおいても設計通りのトレンチ幅が得られる半導体装置及びその製造方法を提供することを目的とする。
本願第１発明に係る半導体装置は、半導体基板と、この半導体基板の表層部内に埋め込まれた埋め込み酸化膜と、この埋め込み酸化膜の縁部よりも内側に前記縁部に沿って形成された第１のトレンチ絶縁分離層と、前記埋め込み酸化膜の縁部よりも外側に前記縁部に沿って形成された第２のトレンチ絶縁分離層と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層が形成されておらず、前記第１のトレンチ絶縁分離層に囲まれた領域がＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域がバルク領域として、デバイス形成に使用されることを特徴とする。
前記第１のトレンチ絶縁分離層は、前記埋め込み酸化膜の上面に到達する深さを有し、前記第２のトレンチ絶縁分離層は、前記埋め込み酸化膜の下面の位置又はそれを超える深さを有していることが好ましい。
また、前記埋め込み酸化膜の縁部は、上方に盛り上がっており、少なくともこの盛り上がり部には、前記トレンチ分離層が形成されていないことが好ましい。
本願第２発明に係る半導体装置の製造方法は、半導体基板の表層部内に埋め込み酸化膜を形成する工程と、前記埋め込み酸化膜の縁部の内側に前記縁部に沿って延びる第１のトレンチ及び前記埋め込み酸化膜の縁部の外側に前記縁部に沿って延びる第２のトレンチを形成する工程と、前記第１及び第２のトレンチを絶縁物で埋めて夫々第１のトレンチ絶縁分離層及び第２のトレンチ絶縁分離層を形成する工程と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層を形成せず、前記第１のトレンチ絶縁分離層に囲まれた領域をＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域をバルク領域としてデバイスが形成された半導体装置を製造することを特徴とする。
前記第１及び第２のトレンチを形成する工程において、前記ＳＯＩ領域及び前記バルク領域内の絶縁分離用のトレンチを同時に形成し、前記第１及び第２のトレンチを絶縁物で埋める際に前記ＳＯＩ領域及び前記バルク領域内の絶縁分離用のトレンチも同時に絶縁物で埋めてもよい。
本願第３発明に係る半導体装置の製造方法は、半導体基板の表層部内に埋め込み酸化膜を形成する工程と、前記埋め込み酸化膜の縁部の外側に前記縁部に沿って延びる第２のトレンチを形成する工程と、次いで、前記埋め込み酸化膜の縁部の内側に前記縁部に沿って延びる第１のトレンチを形成する工程と、前記第１及び第２のトレンチを絶縁物で埋めて夫々第１のトレンチ絶縁分離層及び第２のトレンチ絶縁分離層を形成する工程と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層を形成せず、前記第１のトレンチ絶縁分離層に囲まれた領域をＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域をバルク領域としてデバイスが形成された半導体装置を製造することを特徴とする。
本願第４発明に係る半導体装置の製造方法は、半導体基板の表層部内に埋め込み酸化膜を形成する工程と、前記埋め込み酸化膜の縁部の内側に前記縁部に沿って延びる第１のトレンチを形成する工程と、次いで、前記埋め込み酸化膜の縁部の外側に前記縁部に沿って延びる第２のトレンチを形成する工程と、前記第１及び第２のトレンチを絶縁物で埋めて夫々第１のトレンチ絶縁分離層及び第２のトレンチ絶縁分離層を形成する工程と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層を形成せず、前記第１のトレンチ絶縁分離層に囲まれた領域をＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域をバルク領域としてデバイスが形成された半導体装置を製造することを特徴とする。
前記第２のトレンチを形成する工程において前記バルク領域内の絶縁分離用のトレンチを同時に形成し、前記第１のトレンチを形成する工程において前記ＳＯＩ領域内の絶縁分離用のトレンチを同時に形成し、前記第１及び第２のトレンチを絶縁物で埋める際に前記ＳＯＩ領域及び前記バルク領域内の絶縁分離用のトレンチも同時に絶縁物で埋めてもよい。
本願第１発明においては、ＳＯＩ領域と非ＳＯＩ領域の境界、即ち埋め込み酸化膜の縁部よりも内側に前記縁部に沿って第１のトレンチ絶縁分離層が形成され、埋め込み酸化膜の縁部よりも外側に前記縁部に沿って第２のトレンチ絶縁分離層が形成され、且つ埋め込み酸化膜の縁部にはトレンチ絶縁分離層が形成されていないので、埋め込み酸化膜の縁部の盛り上がりに起因してフィールド分離用のトレンチ絶縁分離層にボイドが発生することがなく、信頼性を劣化させることがない。また、第１及び第２のトレンチ絶縁分離層間の隙間の領域、即ち、ＳＯＩ領域と非ＳＯＩ領域との境界領域における埋め込み酸化膜の縁部の近傍に結晶欠陥が発生したとしても、この隙間の領域には、活性化デバイスを形成しなければ、この結晶欠陥がその活性化デバイスの特性に悪影響を与えることはなく、更に、このＳＯＩ領域と非ＳＯＩ領域との境界内に生じる結晶欠陥及びＳＯＩ厚の不均一による特性への悪影響はＳＯＩ領域及び非ＳＯＩ領域に夫々設ける活性化デバイスに及ぶことはなく、ＳＯＩ領域及び非ＳＯＩ領域に設ける活性化デバイスの信頼性を確保することができる。
本願第２発明においては、本願第１発明に係る半導体装置を製造する際に第１及び第２のトレンチを同時に形成しているので、本願第１発明に係る半導体装置を低コストで製造することができる。
本願第３及び第４発明においては、ＳＯＩ領域とバルク領域としての非ＳＯＩ領域におけるトレンチ形成を別々の工程で行うので、ＳＯＩ領域と非ＳＯＩ領域において異なる深さのＳＴＩトレンチを形成する場合であっても、夫々の領域について最適なドライエッチングを施せる。ＳＯＩ領域と非ＳＯＩ領域におけるトレンチ形成を別々の工程で行うことができる理由は、ＳＯＩ領域と非ＳＯＩ領域の境界、即ち埋め込み酸化膜の縁部を含む一定の領域にはフィールド分離層を設けないからである。
以下、本発明の実施形態について、添付の図面を参照して詳細に説明する。図１（ａ）は、本願第１発明の第１実施形態に係る半導体装置の平面図である。図１（ｂ）は、図１（ａ）のＡ−Ａ′線による断面図である。
本実施形態に係る半導体装置は、半導体基板のシリコン層１０の表層部内に埋め込み酸化膜８が埋め込まれて形成されている。この埋め込み酸化膜８の縁部８ａよりも内側には、縁部８ａに沿ってトレンチ絶縁分離層（ＳＴＩ）からなるフィールド分離層２が形成されている。このフィールド分離層２の深さは埋め込み酸化膜８の上面に到達する深さである。また、埋め込み酸化膜８の縁部８ａよりも外側には、縁部８ａに沿ってトレンチ絶縁分離層（ＳＴＩ）からなるフィールド分離層４が形成されている。フィールド分離層４の深さは埋め込み酸化膜８の下面の位置又はそれを超える深さである。図１（ａ）に示すように、フィールド分離層２，４はＳＯＩ領域１ａを取り囲んでいる。このＳＯＩ領域１ａの外側は非ＳＯＩ領域５ａ（又はバルク領域）である。また、埋め込みシリコン酸化膜８を基準にしていえば、この埋め込みシリコン酸化膜８が存在する領域がＳＯＩ領域１であり、存在しない領域が非ＳＯＩ領域５である。このＳＯＩ領域１と非ＳＯＩ領域５と間の境界は、埋め込み酸化膜８の端縁６である。
埋め込み酸化膜８の縁部８ａには、フィールド分離層が形成されておらず、この縁部８ａはフィールド分離層２とフィールド分離層４との間に挟まれた拡散層３内に位置している。フィールド分離層２に囲まれたＳＯＩ領域１ａには、ＳＴＩフィールド分離層１２が形成されており、このフィールド分離層１２に仕切られた素子形成領域には、例えば、ＭＯＳトランジスタ１１が形成されている。また、フィールド分離層４の外側のバルク領域又は非ＳＯＩ領域５ａには、ＳＴＩフィールド分離層１３が形成されており、このフィールド分離層１３により仕切られた素子形成領域には、例えば、ＭＯＳトランジスタ１１が形成されている。フィールド分離層２とフィールド分離層４との間の隙間の領域は、通常、拡散層３となっているが、必ずしも不純物を導入する必要はない。この拡散層３は、ＳＯＩ領域１ａ及び非ＳＯＩ領域５ａにＭＯＳトランジスタ１１等の活性デバイスを形成する工程の不純物注入時に、マスクを形成しないでおくと、その不純物が導入されてしまうことにより、拡散層となっているものであり、この拡散層３はデバイス形成のための領域ではない。
次に、本実施形態に係る半導体装置の動作について説明する。本実施形態に係る半導体装置は、埋め込み酸化膜８の縁部８ａの内側及び外側に夫々フィールド分離層２及び４を設け、フィールド分離層２及び４間の隙間の領域、即ち、埋め込み酸化膜８の縁部８ａを位置させた領域にはフィールド分離層を設けないので、フィールド分離層２及び４にボイドが発生することはない。また、ＳＯＩ領域１と非ＳＯＩ領域５との境界領域、即ちフィールド分離層２とフィールド分離層４との間に挟まれた拡散層３の領域に、埋め込み酸化膜８の縁部８ａを位置させ、この拡散層３の領域にフィールド分離層及び活性化デバイスを設けない。従って、ＳＯＩ領域１と非ＳＯＩ領域５の境界近傍に生じる結晶欠陥及びＳＯＩ厚の不均一さがフィールド分離層２の内側のＳＯＩ領域１ａ及びフィールド分離層４の外側の非ＳＯＩ領域５ａに悪影響を与えることを排除できる。従って、本実施形態に係る半導体装置においては、ＳＯＩ領域に設けるデバイス及び非ＳＯＩ領域に設けるデバイスの動作が安定する。これにより、ＳＯＩ領域１ａ及び非ＳＯＩ領域５ａに設けるＭＯＳトランジスタ等の活性化デバイスの信頼性を確保することができる。
次に、ＳＯＩ領域と非ＳＯＩ領域の境界、即ち埋め込み酸化膜８の端縁６を含む領域に設ける拡散層３の好ましい範囲について説明する。
前述したように、通常、パターンマスクを用いたＳＩＭＯＸ（Separation by Implanted Oxygen）法によりＳＯＩ領域を形成した際、体積膨張による応力のため、図６に示すように埋め込み酸化膜８の端縁６近傍のＳｉ層には結晶欠陥７が生じる。また、同境界部分の埋め込み酸化膜８に盛り上がり部分８ａが生じ、この領域のＳＯＩ厚が不均一になってしまう。本発明者等が調査したところ、この結晶欠陥７が生じる領域は、ＳＯＩ領域と非ＳＯＩ領域の境界、即ち埋め込み酸化膜８の端縁６から非ＳＯＩ領域側へ０．１μｍまでのＳｉ領域５１であり、埋め込み酸化膜の盛り上がりが生じる領域は端縁６からＳＯＩ領域側へ１μｍまでの領域５２であった。
従って、結晶欠陥７が存在する領域及び埋め込み酸化膜の盛り上がりが存在する領域に活性化デバイスを設けないようにするために必要な拡散層３の範囲は、非ＳＯＩ領域側へは端縁６から０．１μｍ以上であり、ＳＯＩ領域側へは端縁６から１μｍ以上である。
なお、ＳＩＭＯＸ法によりシリコン酸化膜を設ける際の露光のアライメント精度及びＳＴＩトレンチ形成の際の露光のアライメント精度について制約があるため、拡散層３を設ける際には、拡散層３の範囲として設計上は以下のような範囲を設計上設定する必要がある。
（端縁６からＳＯＩ領域側へ設計上必要な拡散層３の範囲）
＝（ＳＩＭＯＸ法における露光のアライメント精度）
＋(ＳＴＩ形成の際の露光のアライメント精度)
＋(寸法バラツキ)
＋１μｍ
−（ＳＴＩの最小設計寸法値０．１４μｍ）・・・・・（Ａ）
（端縁６から非ＳＯＩ領域側へ設計上必要な拡散層３の範囲）
＝（ＳＩＭＯＸ法における露光のアライメント精度）
＋(ＳＴＩ形成の際の露光のアライメント精度)
＋(寸法バラツキ)・・・・・（Ｂ）
なお、上記（Ｂ）式の中に、結晶欠陥が生じる領域の端縁６からの距離０．１μｍが入っていない理由は、ＳＴＩの最小設計寸法値が０．１４μｍであり、０．１μｍよりも大きので、上記（Ｂ）式を満たすようにＳＴＩトレンチを設ければ、結晶欠陥は端縁６を含む拡散層領域又はＳＴＩトレンチを設けた領域に必ず含まれるからである。
９０ｎｍ設計ルールにおいて、ＳＩＭＯＸ法における露光のアライメント精度が０．０６μｍ、ＳＴＩ形成の際の露光のアライメント精度が０．０４μｍ、ＳＴＩの最小設計寸法値が０．１４μｍ、寸法バラツキが０．００５μｍであり、またＳＯＩ形成時に酸化膜が盛り上がっている領域の範囲は前述のように調査の結果１μｍであるため、本実施形態に係る拡散層３の設計上必要な範囲は、端縁６からＳＯＩ領域側へ設計上必要な距離は０．９６５μｍとなり、端縁６から非ＳＯＩ領域側へ設計上必要な距離は０．１０５μｍとなる。
次に、端縁６を含む領域に設ける拡散層３の深さについて説明する。ＳＯＩ領域側に設ける拡散層３の深さはＳＯＩ厚である。ＳＯＩ厚は目的に応じて変わるが、通常は５００Å〜１５００Åの範囲である。非ＳＯＩ領域側に設ける拡散層３の深さはウェル注入深さであり、約４２００Åである。
次に、拡散層３に隣接して設けるフィールド分離層２，４の範囲について説明する。ＳＯＩ領域側のフィールド分離層２の必要幅は、加工技術で形成できる最小寸法以上であり、かつボイドが生じない前記したトレンチ幅（１４０ｎｍ）以上の寸法が必要となるので、その必要幅は０．１４μｍ以上である。フィールド分離層２の必要な深さは、ＳＯＩ層の下の酸化膜に到達するまでの深さであり、ＳＯＩ厚と同じである。前記したように、ＳＯＩ厚は目的に応じて変わるが、通常は５００Å〜１５００Åの範囲であるので、フィールド分離層２の必要深さもＳＯＩ厚に応じて変わり、通常は５００Å〜１５００Åの範囲となる。フィールド分離層２の側面と底面のなす角であるテーパ−角度は約８５°である。
非ＳＯＩ領域側に設けるフィールド分離層４の必要幅は、前記したフィールド分離層２の必要幅と同様であり、その必要幅は０．１４μｍ以上である。必要な深さは２８００Åである。フィールド分離層４の側面と底面のなす角であるテーパ−角度は約８５°である。
なお、ＳＯＩ領域及び非ＳＯＩ領域に設けるＭＯＳトランジスタ等の活性化デバイスは、周知の工程に基づく方法により設ければよい。
次に、図４を使用して本発明の効果について更に説明する。図４は、ＳＯＩ領域と非ＳＯＩ領域との境界、即ち埋め込み酸化膜８の端縁６を含む領域にＳＴＩによるフィールド分離層を設けた従来の半導体装置の部分断面図である。
従来のＳＯＩ基板について本発明者等が調査したところ、埋め込み酸化膜８の端縁６から非ＳＯＩ領域５側のトレンチ端３２までの距離が小さいと、図４に示すようにフィールド分離層３１にボイド３３が発生することがわかった。図４においてトレンチ深さ３４が２８０ｎｍで且つトレンチのテーパー角３５が８５度の場合に、端縁６から非ＳＯＩ領域側のＳＴＩトレンチ端３２までの距離が１４０ｎｍ未満になるときにボイド３３が生じていた。
また、拡散層領域が少なく、ＳＴＩ領域が広範囲の場合は、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）プロセスによりウエハ表面を研磨する際、各部分の研磨レートを均一にするために拡散層のダミーパターンを設けるのが一般的である。従って、ＳＯＩ領域と非ＳＯＩ領域の境界にＳＴＩによりフィールド分離層を形成する場合も、図５（ａ）に示すように、このフィールド分離層には拡散層のダミーパターン４１を配置することが必要となる。しかし、ダミーパターン４１はランダムに配置されるため、図５（ｂ）に示すＢ−Ｂ′線による断面のように埋め込み酸化膜８の端縁６を含んだ領域にダミーパターン４１が配置されると、そのダミーパターン４１の存在によりフィールド分離層４２のトレンチ幅が狭くなる領域が生じてしまう。このため、ボイド４３が発生する可能性を高めてしまう。
以上のことから、本発明者等は、埋め込み酸化膜８の端縁６を含む領域にフィールド分離層を設けず、活性化デバイスも配置しない拡散層３を設けることにより上記問題点を解消できると考え、本願発明に到った。なお、本発明に係る実施形態では端縁６を含む領域は拡散層３としているが、端縁６を含むこの領域を不純物をドープした拡散層とする必要性は特になく、端縁６を含む一定の領域をフィールド分離層及び活性化デバイスを設けない領域とすればよい。しかし、通常はＳＴＩ領域以外の領域は不純物のドープにより拡散層領域となるので、本実施形態においても端縁６を含む一定の領域を拡散層としている。本実施形態において、端縁６を含む一定の領域を拡散層とはせずにシリコン層のままとしておいてもよいが、不純物をドープせず、シリコン層のままとしておくためにはその領域をマスクする必要があるので、無駄な手間と費用が生じてしまう。
本発明に係る製造方法の実施形態について図２（ａ）、（ｂ）を用いて説明する。シリコン基板に所定のパターンマスク（図示せず）を施しＳＩＭＯＸ法により埋め込み酸化膜８を形成する。埋め込み酸化膜８の縁部８ａには上方への盛り上がりが生じ、また埋め込み酸化膜８の縁部８ａ付近には結晶欠陥７が生じる。次に図２（ａ）に示すように、ＳＯＩ領域及び非ＳＯＩ領域の両方の領域について、所定のパターンマスク２０を施す。次に図２（ｂ）に示すように、周知のドライエッチング法によりＳＴＩトレンチ２２及び２４を形成する。その後、各トレンチ部分にフィールド分離用のＳＴＩトレンチ埋め込み酸化膜（図３（ｅ）参照）を埋め込む。
なお、本製造方法ではＳＯＩ領域及び非ＳＯＩ領域の両方の領域について同時に周知のドライエッチング法によりＳＴＩトレンチ６２を形成している。通常は非ＳＯＩ領域に設けるトレンチの方を深く設けるため、非ＳＯＩ領域に設けるトレンチに応じたエッチング条件でＳＯＩ領域も含めてエッチングすることになる。しかし、ＳＯＩ領域には埋め込み酸化膜８があるので、埋め込み酸化膜８の上面位置よりは深くエッチングされない。このため、ＳＯＩ領域においてはパターンマスク６１を設けた範囲以上に横方向にエッチングが進行してしまうため、ＳＯＩ領域に設けるトレンチの幅は設計時に想定していたよりも広くなることがある。
次に、この欠点を解消した本発明の実施形態に係る製造方法について説明する。図３（ａ）乃至（ｅ）は、この製造方法を工程順に示す断面図である。但し、この図３（ａ）乃至（ｅ）はトレンチ絶縁分離層（ＳＴＩ）からなるフィールド分離層を形成するまでの工程を示す。
先ず、図３（ａ）のように、非ＳＯＩ領域側５に所望のマスクパターン２１を設け、図３（ｂ）のように周知のドライエッチング法により絶縁分離用のＳＴＩトレンチ２２を形成する。ＳＴＩトレンチ２２の深さは埋め込み酸化膜８の下面の位置又はそれを超える深さである。
次に、図３（ｃ）のように部分ＳＯＩ領域側１に所望のマスクパターン２３を施し、図３（ｄ）のように周知のドライエッチング法により絶縁分離用のＳＴＩトレンチ２４を形成する。ＳＴＩトレンチ２４の深さは埋め込み酸化膜８の上面に到達する深さである。
次に、図３（ｅ）のように各トレンチ部分にフィールド分離用のＳＴＩトレンチ埋め込み酸化膜２５を埋め込む。
次に、ＳＯＩ領域１ａ及び非ＳＯＩ領域５ａに所定のデバイスを周知の工程により設ける。なお、この工程は図３では図示していない。
この製造方法においては、ＳＯＩ領域と非ＳＯＩ領域におけるトレンチ形成を別々に行っているので、ＳＯＩ領域と非ＳＯＩ領域において異なる深さのＳＴＩトレンチを形成する場合であっても、夫々の領域について最適なドライエッチングを施す工程により半導体装置を製造できる。このため、この製造方法においては、ＳＯＩ領域と非ＳＯＩ領域とを同時にエッチングしていた従来の方法と異なり、ＳＯＩ層に形成されるトレンチ幅がオーバーエッチングにより大きくなるという問題は生じない。なお、ＳＯＩ領域と非ＳＯＩ領域におけるトレンチ形成を別々に行うことができる理由は、ＳＯＩ領域と非ＳＯＩ領域の境界を含む領域にはフィールド分離層を設けないからである。従来は、ＳＯＩ領域と非ＳＯＩ領域の境界にフィールド分離層を設けていたため、ＳＯＩ領域と非ＳＯＩ領域の両方を同時にエッチングする必要があったのである。
なお、上述した製造方法は、非ＳＯＩ領域側５にＳＴＩトレンチを設ける工程を先に実施し、次にＳＯＩ領域側１にＳＴＩトレンチを設けているが、その順序を逆にして、ＳＯＩ領域側１にＳＴＩトレンチを設ける工程を先に実施し、次に非ＳＯＩ領域側５にＳＴＩトレンチを設けてもよい。
また、ＳＴＩトレンチへの酸化膜の埋め込みは、一般的にはＣＶＤ法により酸化シリコンが埋め込まれるが、本発明においては、ＳＴＩトレンチへの酸化膜の埋め込みは、これに限られない。
なお、本願第２乃至４発明に係る実施形態である前述の工程を実施すれば、本願第１発明の実施形態に係る半導体装置が得られる。
（ａ）は、本願第１発明の実施形態に係る半導体装置の平面図である。（ｂ）は、（ａ）のＡ−Ａ′線による断面図である。 トレンチ絶縁分離層としてのフィールド分離層を形成するまでの工程のうち、ＳＴＩトレンチ形成までの工程を模式的に示した図である。 トレンチ絶縁分離層としてのフィールド分離層を形成するまでの工程を模式的に示した図である。 ＳＯＩ領域と非ＳＯＩ領域との境界を含む領域にＳＴＩによるフィールド分離層を設けた従来の半導体装置の部分断面図である。 （ａ）は、ＳＯＩ領域と非ＳＯＩ領域との境界を含む領域に拡散層のダミーパターンを設けた従来の半導体装置の平面図である。（ｂ）は、（ａ）のＢ−Ｂ′線による断面図である。 ＳＯＩ領域と非ＳＯＩ領域の境界部分の断面図である。 （ａ）は、従来の半導体装置の平面図である。（ｂ）は、（ａ）のＣ−Ｃ′線による断面図である。
符号の説明
１，１ａ，６０１，６０１ａ：ＳＯＩ領域
２，４，１２，１３，６１３：フィールド分離層
３：拡散層
５，５ａ，６０５，６０５ａ：非ＳＯＩ領域
６，６０６：埋め込み酸化膜の端縁
７：結晶欠陥
８，６０８：埋め込み酸化膜
８ａ，６０８ａ：埋め込み酸化膜の縁部
９：ＳＯＩ基板
１０：シリコン層
１１，６１１：ＭＯＳトランジスタ
２０，２１，２３：マスクパターン
２２，２４：ＳＴＩトレンチ
２５：ＳＴＩトレンチ埋め込み酸化膜
３１：フィールド分離層
３２：ＳＴＩトレンチ端
３３，４３，６１２：ボイド
３４：トレンチ深さ
３５：ＳＴＩのテーパ−角
４１：ダミーパターン
４２：フィールド分離層
５１：結晶欠陥が生じる領域
５２：埋め込み酸化膜の盛り上がりが生じる領域
６０３：境界領域

Claims (8)

  1. 半導体基板と、この半導体基板の表層部内に埋め込まれた埋め込み酸化膜と、この埋め込み酸化膜の縁部よりも内側に前記縁部に沿って形成された第１のトレンチ絶縁分離層と、前記埋め込み酸化膜の縁部よりも外側に前記縁部に沿って形成された第２のトレンチ絶縁分離層と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層が形成されておらず、前記第１のトレンチ絶縁分離層に囲まれた領域がＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域がバルク領域として、デバイス形成に使用されることを特徴とする半導体装置。
  2. 前記第１のトレンチ絶縁分離層は、前記埋め込み酸化膜の上面に到達する深さを有し、前記第２のトレンチ絶縁分離層は、前記埋め込み酸化膜の下面の位置又はそれを超える深さを有していることを特徴とする請求項１に記載の半導体装置。
  3. 前記埋め込み酸化膜の縁部は、上方に盛り上がっており、少なくともこの盛り上がり部には、前記トレンチ分離層が形成されていないことを特徴とする請求項１又は２に記載の半導体装置。
  4. 半導体基板の表層部内に埋め込み酸化膜を形成する工程と、前記埋め込み酸化膜の縁部の内側に前記縁部に沿って延びる第１のトレンチ及び前記埋め込み酸化膜の縁部の外側に前記縁部に沿って延びる第２のトレンチを形成する工程と、前記第１及び第２のトレンチを絶縁物で埋めて夫々第１のトレンチ絶縁分離層及び第２のトレンチ絶縁分離層を形成する工程と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層を形成せず、前記第１のトレンチ絶縁分離層に囲まれた領域をＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域をバルク領域としてデバイスが形成された半導体装置を製造することを特徴とする半導体装置の製造方法。
  5. 前記第１及び第２のトレンチを形成する工程において、前記ＳＯＩ領域及び前記バルク領域内の絶縁分離用のトレンチを同時に形成し、前記第１及び第２のトレンチを絶縁物で埋める際に前記ＳＯＩ領域及び前記バルク領域内の絶縁分離用のトレンチも同時に絶縁物で埋めることを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 半導体基板の表層部内に埋め込み酸化膜を形成する工程と、前記埋め込み酸化膜の縁部の外側に前記縁部に沿って延びる第２のトレンチを形成する工程と、次いで、前記埋め込み酸化膜の縁部の内側に前記縁部に沿って延びる第１のトレンチを形成する工程と、前記第１及び第２のトレンチを絶縁物で埋めて夫々第１のトレンチ絶縁分離層及び第２のトレンチ絶縁分離層を形成する工程と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層を形成せず、前記第１のトレンチ絶縁分離層に囲まれた領域をＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域をバルク領域としてデバイスが形成された半導体装置を製造することを特徴とする半導体装置の製造方法。
  7. 半導体基板の表層部内に埋め込み酸化膜を形成する工程と、前記埋め込み酸化膜の縁部の内側に前記縁部に沿って延びる第１のトレンチを形成する工程と、次いで、前記埋め込み酸化膜の縁部の外側に前記縁部に沿って延びる第２のトレンチを形成する工程と、前記第１及び第２のトレンチを絶縁物で埋めて夫々第１のトレンチ絶縁分離層及び第２のトレンチ絶縁分離層を形成する工程と、を有し、前記埋め込み酸化膜の縁部には、トレンチ絶縁分離層を形成せず、前記第１のトレンチ絶縁分離層に囲まれた領域をＳＯＩ領域、前記第２のトレンチ絶縁分離層の外側の前記埋め込み酸化膜がない領域をバルク領域としてデバイスが形成された半導体装置を製造することを特徴とする半導体装置の製造方法。
  8. 前記第２のトレンチを形成する工程において前記バルク領域内の絶縁分離用のトレンチを同時に形成し、前記第１のトレンチを形成する工程において前記ＳＯＩ領域内の絶縁分離用のトレンチを同時に形成し、前記第１及び第２のトレンチを絶縁物で埋める際に前記ＳＯＩ領域及び前記バルク領域内の絶縁分離用のトレンチも同時に絶縁物で埋めることを特徴とする請求項６又は７に記載の半導体装置の製造方法。
JP2004075188A 2004-03-16 2004-03-16 半導体装置及びその製造方法 Pending JP2005268336A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004075188A JP2005268336A (ja) 2004-03-16 2004-03-16 半導体装置及びその製造方法
US11/080,502 US20050250259A1 (en) 2004-03-16 2005-03-16 SOI-type semiconductor device, and production method for manufacturing such SOI-type semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004075188A JP2005268336A (ja) 2004-03-16 2004-03-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005268336A true JP2005268336A (ja) 2005-09-29

Family

ID=35092602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004075188A Pending JP2005268336A (ja) 2004-03-16 2004-03-16 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20050250259A1 (ja)
JP (1) JP2005268336A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006024495A1 (de) * 2006-05-26 2007-11-29 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und deren Verwendung
JP2009094313A (ja) * 2007-10-10 2009-04-30 Toshiba Corp 半導体記憶装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060252163A1 (en) * 2001-10-19 2006-11-09 Nano-Proprietary, Inc. Peelable photoresist for carbon nanotube cathode

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167565B2 (ja) * 2003-07-31 2008-10-15 株式会社東芝 部分ｓｏｉ基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006024495A1 (de) * 2006-05-26 2007-11-29 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und deren Verwendung
JP2009094313A (ja) * 2007-10-10 2009-04-30 Toshiba Corp 半導体記憶装置
US8829623B2 (en) 2007-10-10 2014-09-09 Kabushiki Kaisha Toshiba Semiconductor memory device

Also Published As

Publication number Publication date
US20050250259A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
JP2006237455A (ja) 半導体装置とその製造方法
JP2006339446A (ja) 半導体装置およびその製造方法
JP2003092346A (ja) トレンチ素子分離膜を備えるｓｏｉ素子及びその製造方法
JP4610323B2 (ja) リセスチャネル領域を備えた半導体素子の製造方法
JP2010171074A (ja) 半導体装置
JP2011243638A (ja) 半導体装置の製造方法
TWI224397B (en) Semiconductor device and manufacturing method of semiconductor device
US20090127649A1 (en) Semiconductor device and method for fabricating the same
JP2005268336A (ja) 半導体装置及びその製造方法
JP2007088312A (ja) 半導体装置
JP2006041397A (ja) 半導体装置の製造方法
JP2010027656A (ja) 半導体装置および半導体装置の製造方法
JP5353093B2 (ja) 半導体装置の製造方法
JP3196830B2 (ja) 半導体装置及びその製造方法
JP2006202875A (ja) 半導体装置の製造方法及び半導体装置
JP2005175277A (ja) 半導体装置およびその製造方法
JP2006024953A (ja) 半導体装置およびその製造方法
JP2009158916A (ja) 半導体素子のトレンチ形成方法
US9012301B2 (en) Method of manufacturing a semiconductor apparatus and electronic equipment
JP5003857B2 (ja) 半導体装置の製造方法
JP2005311000A (ja) 半導体装置及びその製造方法
JP2005123327A (ja) 半導体装置および半導体装置の製造方法
JP2007142156A (ja) 半導体装置およびその製造方法
JP2005294337A (ja) 半導体装置の製造方法
KR100548519B1 (ko) 반도체 소자의 제조방법