JP4610323B2 - リセスチャネル領域を備えた半導体素子の製造方法 - Google Patents

リセスチャネル領域を備えた半導体素子の製造方法 Download PDF

Info

Publication number
JP4610323B2
JP4610323B2 JP2004368145A JP2004368145A JP4610323B2 JP 4610323 B2 JP4610323 B2 JP 4610323B2 JP 2004368145 A JP2004368145 A JP 2004368145A JP 2004368145 A JP2004368145 A JP 2004368145A JP 4610323 B2 JP4610323 B2 JP 4610323B2
Authority
JP
Japan
Prior art keywords
hard mask
film
manufacturing
channel region
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004368145A
Other languages
English (en)
Other versions
JP2005322880A (ja
Inventor
洙 永 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005322880A publication Critical patent/JP2005322880A/ja
Application granted granted Critical
Publication of JP4610323B2 publication Critical patent/JP4610323B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03C—DOMESTIC PLUMBING INSTALLATIONS FOR FRESH WATER OR WASTE WATER; SINKS
    • E03C1/00—Domestic plumbing installations for fresh water or waste water; Sinks
    • E03C1/12—Plumbing installations for waste water; Basins or fountains connected thereto; Sinks
    • E03C1/22—Outlet devices mounted in basins, baths, or sinks
    • E03C1/23—Outlet devices mounted in basins, baths, or sinks with mechanical closure mechanisms
    • E03C1/2302—Outlet devices mounted in basins, baths, or sinks with mechanical closure mechanisms the actuation force being transmitted to the plug via rigid elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、半導体素子の製造方法に関し、特に、ＲＣＡＴ技術を利用した半導体素子の製造方法に関する。
半導体素子が高集積化及び超微細化するに連れて要求される製造工程能力及び信頼度も高くなっている。特に、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合には、ＳＴＩ(Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ)工程及びゲート形成工程により、ＤＲＡＭの全体的な安定性に最も重要な要素として作用するトランジスタ特性が大部分決定されている。したがって、ＳＴＩ工程及びゲート形成工程の安定度の向上は、ＤＲＡＭの全体としての信頼度を確保するために必ず確保しなければならない事項である。
ＳＴＩは半導体素子の素子分離方法の一つであって、シリコン基板にトレンチを形成しその内部を酸化物などの絶縁物質で満たすことによって、同じ分離幅(ｉｓｏｌａｔｉｏｎ ｗｉｄｔｈ)でも有効分離長が長く、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法による素子分離と比較してより小さな分離領域で所望の素子分離を実現できる技術である。
最近、ＤＲＡＭ製造時にそのリフレッシュ特性を改善するために、ＲＣＡＴ(Ｒｅｃｅｓｓｅｄ Ｃｈａｎｎｅｌ Ａｒｒａｙ Ｔｒａｎｓｉｓｔｏｒ)技術が提案された。
図１Ａないし図１Ｃは、従来の技術に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。
図１Ａに示すように、半導体基板１１にＳＴＩ構造の素子分離膜１２を形成した後、半導体基板１１の上にハードマスク酸化膜１３と、ハードマスクポリシリコン膜１４とを順に蒸着する。ここで、ハードマスク酸化膜１３と、ハードマスクポリシリコン膜１４とは、リセスチャネル領域を形成するためのハードマスクとして用いられる。
次に、ハードマスクポリシリコン膜１４上に感光膜を塗布し、露光及び現像を通じて感光膜をパターンニングして、リセスチャネルを形成するためのマスク１５を形成する。
続いて、マスク１５をエッチングバリアとして、ハードマスクポリシリコン膜１４とハードマスク酸化膜１３とをエッチングして、半導体基板１１のリセスチャネル予定領域を露出させる。
図１Ｂに示すように、露出したリセスチャネル予定領域を所定の深さにエッチングしてトレンチ１６を形成する。このトレンチ１６を形成する時に、マスク１５が全て除去され、ハードマスク酸化膜１３及びハードマスクポリシリコン膜１４のみが残留する。
図１Ｃに示すように、ハードマスク酸化膜１３と、ハードマスクポリシリコン膜１４をウェットエッチングにより除去する。
次に、トレンチ１６を含み該トレンチ１６を囲む領域にゲート酸化膜１７を形成した後、ゲート酸化膜１７上にトレンチ１６を満たすまでゲート電極用導電膜を蒸着する。
続いて、ゲート電極用導電膜とゲート酸化膜１７とを選択的にパターンニングして、ゲート電極用導電膜からなるゲート電極１８を形成する。この場合、ゲート電極１８はトレンチに埋め込まれる下部領域と、半導体基板１１の上に突出する上部領域とを有するように形成され、これに伴い各ゲート電極の下部領域によりそれぞれのリセスチャネル領域が形成される。
次に、半導体基板１１にイオン注入を行って、ソース/ドレイン領域１９を形成する。
しかしながら、上記の従来の技術では、リセスチャネルが形成されるトレンチを形成するために導入したハードマスク、すなわちハードマスク酸化膜１３、及びハードマスクポリシリコン膜１４をウェットエッチングにより除去する時、素子分離膜１２のトップコーナーエッジでモート(Ｍｏａｔ)が発生する。
図２Ａは、従来の技術に係るモートＭが発生した状態を示す断面図であり、図２Ｂは、モートＭにゲート電極形成のための膜が残留した状態を示す断面図である。
図２Ａに示されているように、ハードマスク酸化膜１３を除去した後、素子分離膜１２のトップコーナーエッジで活性領域より表面が低くなる複数のモートＭが発生している。
このようなモート(Ｍｏａｔ)は、ハードマスク酸化膜１３をウェットエッチングにより除去する時に酸化膜の素子分離膜１２も同時にウェットエッチングされることにより発生するものであり、さらに、素子分離膜１２がゲート酸化膜形成前に行われる洗浄工程でも追加的にウェットエッチングされるため、モートＭの深さがさらに深くなるという問題がある。
このような深くなったモートＭに対しては、図２Ｂに示すように、ゲート電極用導電膜をエッチングしてゲート電極１８を形成する時、モートＭに形成された導電膜１８Ａまでエッチングすることが困難である。このようにモートＭにゲート電極用導電膜１８Ａが残留すると、導電性パターン間の短絡(Ｓｈｏｒｔ)を誘発する可能性があるという問題がある。
本発明は、上記した従来技術の問題点を解決するためになされたものであって、ＲＣＡＴ工程において、ハードマスク酸化膜を除去する時にモートが発生するのを防止することができる、リセスチャネル領域を備えた半導体素子の製造方法を提供することを目的とする。
上記した従来の問題を解決するために、本発明のリセスチャネル領域を備えた半導体素子の製造方法は、半導体基板に酸化物からなる素子分離膜を形成する工程と、前記半導体基板の上にリセスチャネル予定領域を露出させながら、前記半導体基板の上に接するように形成されたハードマスク窒化膜、ハードマスク酸化膜、及びハードマスクポリシリコン膜の順に積層された３重構造のハードマスクパターン、及び、前記ハードマスクパターン上に形成された感光膜からなるマスクを形成する工程と、前記ハードマスクパターンをエッチングバリアとして、前記半導体基板のリセスチャネル予定領域をエッチングすることにより、トレンチを形成すると同時に、前記感光膜からなるマスク及び前記ハードマスクポリシリコン膜を全て除去する工程と、前記ハードマスク窒化膜をエッチング停止膜として、前記ハードマスク酸化膜を選択的に除去する工程と、前記ハードマスク窒化膜を前記素子分離膜に対して選択的に除去する工程と、前記トレンチに一部が埋め込まれているゲート電極を形成する工程と、を含むことを特徴とする。
好ましくは、前記ハードマスク酸化膜を、ウェットエッチングにより除去し、また、前記ウェットエッチングは、フッ酸（ＨＦ）溶液を用いて行われる。
好ましくは、前記ハードマスク窒化膜を、ウェットエッチングまたはドライエッチングにより除去し、前記ウェットエッチングは、リン酸（Ｈ３ＰＯ４）溶液を用いて行われ、前記ドライエッチングは、塩素ガスを用いて行われる。
また、好ましくは、前記ハードマスク酸化膜、及び前記ハードマスク窒化膜を、それぞれ約５０Å〜２００Åの厚さに形成する。
本発明は、ＲＣＡＴ技術を利用して半導体素子を製造する時、素子分離膜のトップコーナーエッジでモートが発生することを防止するために、ハードマスク窒化膜を導入したので、ゲート電極のエッチング工程を残膜を生じないように容易に行うことができ、これにより、素子の特性を向上させることができるという効果が得られる。
以下、本発明の最も好ましい実施の形態を、添付する図面を参照して説明する。
図３Ａないし図３Ｅは、本発明の１実施の形態に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。
図３Ａに示すように、半導体基板２１にトレンチ型素子分離膜２２を形成した後、半導体基板２１の上にハードマスク窒化膜２３を蒸着する。
この場合、ハードマスク窒化膜２３を、約５０Å〜２００Åの厚さに、例えばシリコン窒化膜(Ｓｉ３Ｎ４)で形成する。
次に、ハードマスク窒化膜２３上にハードマスク酸化膜２４とハードマスクポリシリコン膜２５とを順に蒸着する。ここで、ハードマスク酸化膜２４を、シリコン酸化膜(ＳｉＯ２)で約５０Å〜２００Åの厚さに形成する。また、ハードマスクポリシリコン膜２５を、通常半導体製造工程に使用するポリシリコン膜で形成するが、ハードマスクの役割を十分に果たすことができるように、好ましくは約５００Å〜２０００Åの厚さに形成する。
上述したように本発明の好ましい１実施の形態では、リセスチャネル領域を形成するためのハードマスクの構造が、ハードマスク窒化膜２３、ハードマスク酸化膜２４、及びハードマスクポリシリコン膜２５を積層することにより形成された３重構造である。ここで、ハードマスク窒化膜２３は、リセスチャネル領域を形成するためのハードマスクの他に、後続のハードマスク酸化膜２４のエッチングを行う時のエッチング停止膜としても用いられる。
次に、ハードマスクポリシリコン膜２５上に感光膜を塗布し、露光及び現像を通じて感光膜をパターンニングして、リセスチャネル領域を形成するためのマスク２６を形成する。
続いて、マスク２６をエッチングバリアとして、ハードマスクポリシリコン膜２５、ハードマスク酸化膜２４、及びハードマスク窒化膜２３を順にエッチングして、半導体基板２１に複数のリセスチャネル予定領域を露出させる。
また、リセスチャネル予定領域を露出させる他の方法としては、マスク２６をエッチングバリアとして、まずハードマスクポリシリコン膜２５をエッチングした後、マスク２６を除去し、ハードマスクポリシリコン膜２５をエッチングバリアとして、ハードマスク酸化膜２４とハードマスク窒化膜２３とをエッチングする方法もある。
図３Ｂに示すように、露出されたリセスチャネル予定領域を所定の深さにエッチングして、トレンチ２７を形成する。このトレンチ２７を形成する時に、マスク２６及びハードマスクポリシリコン膜２５が全て除去され、ハードマスク窒化膜２３及びハードマスク酸化膜２４のみが残留する。
図３Ｃに示すように、ハードマスク窒化膜２３をエッチング停止膜としてハードマスク酸化膜２４をウェットエッチングする。この場合、ハードマスク酸化膜２４をウェットエッチングするのにフッ酸(ＨＦ)溶液を用いる。フッ酸溶液は窒化膜をエッチングできない特性を持っているので、ハードマスク窒化膜２３は十分にエッチング停止膜の役割を果たすことができる。
図３Ｄに示すように、ハードマスク窒化膜２３をウェットエッチングする。この場合、ハードマスク窒化膜２３を、リン酸(Ｈ３ＰＯ４)溶液を利用してウェットエッチングする。ハードマスク窒化膜２３は、リン酸溶液に対して酸化膜の素子分離膜２２との選択比（エッチング速度比）が大きいので、素子分離膜２２はエッチングされない。
また、ハードマスク窒化膜２３をウェットエッチング法以外に選択ドライエッチング法によっても除去することができるが、この時エッチングガスとしては塩素ガスを用いる。
図３Ｅに示すように、トレンチ２７を含み該トレンチ２７を囲む領域にゲート酸化膜２８を形成した後、ゲート酸化膜２８上にトレンチ２７を満たすまでゲート電極用導電膜を蒸着する。
続いて、ゲート電極用導電膜とゲート酸化膜２８を選択的にパターンニングして、ゲート電極用導電膜からなるゲート電極２９を形成する。この場合、各ゲート電極２９はトレンチ２７に埋め込まれる下部領域と、半導体基板２１の上に突出する上部領域とを有するように形成される。これに伴って、各ゲート電極２９の下部領域によりそれぞれのリセスチャネル領域が形成される。
次に、半導体基板２１にイオン注入を行って、ソース/ドレイン領域３０を形成する。
このように、本発明の上記好ましい一実施の形態では、ハードマスク窒化膜２３をエッチング停止膜としてハードマスク酸化膜２４をウェットエッチングするようにしたので、ハードマスク酸化膜２４と共に素子分離膜２２もエッチングされてしまうのを防止することができた。これにより、素子分離膜２２のトップコーナーエッジでモートが発生するのを抑制することができる。
また、本発明は、素子分離膜のトップコーナーエッジでモートが発生することを防止するために、ハードマスク窒化膜を導入したので、ゲート電極のエッチング工程を残膜を生じないように容易に行うことができ、これにより、素子の特性を向上させることができる。
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。 従来の技術に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。 従来の技術に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。 従来の技術に係るモートが発生した状態を示す断面図である。 モートにゲート電極形成のための膜が残留した状態を示す断面図である。 本発明の実施の形態に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。 本発明の実施の形態に係るＲＣＡＴ技術を利用した半導体素子の製造方法を示す断面図である。
符号の説明
１１、２１ 半導体基板
１２、２２ 素子分離膜
２３ ハードマスク窒化膜
１３、２４ ハードマスク酸化膜
１４、２５ ハードマスクポリシリコン膜
１５、２６ マスク
１６、２７ トレンチ
１７、２８ ゲート酸化膜
１８、２９ ゲート電極
１８Ａ 残膜
１９、３０ ソース/ドレイン領域

Claims (5)

  1. 半導体基板に酸化物からなる素子分離膜を形成する工程と、
    前記半導体基板の上にリセスチャネル予定領域を露出させながら、前記半導体基板の上に接するように形成されたハードマスク窒化膜、ハードマスク酸化膜、及びハードマスクポリシリコン膜の順に積層された３重構造のハードマスクパターン、及び、前記ハードマスクパターン上に形成された感光膜からなるマスクを形成する工程と、
    前記ハードマスクパターンをエッチングバリアとして、前記半導体基板のリセスチャネル予定領域をエッチングすることにより、トレンチを形成すると同時に、前記感光膜からなるマスク及び前記ハードマスクポリシリコン膜を全て除去する工程と、
    前記ハードマスク窒化膜をエッチング停止膜として、前記ハードマスク酸化膜を選択的に除去する工程と、
    前記ハードマスク窒化膜を前記素子分離膜に対して選択的に除去する工程と、
    前記トレンチに一部が埋め込まれているゲート電極を形成する工程と、を含むことを特徴とするリセスチャネル領域を備えた半導体素子の製造方法。
  2. 前記ハードマスク酸化膜を、ウェットエッチングにより除去することを特徴とする請求項１に記載のリセスチャネル領域を備えた半導体素子の製造方法。
  3. 前記ハードマスク窒化膜を、ウェットエッチングまたはドライエッチングにより除去することを特徴とする請求項１に記載のリセスチャネル領域を備えた半導体素子の製造方法。
  4. 前記ハードマスク窒化膜を、約５０Å〜２００Åの厚さに形成することを特徴とする請求項１に記載のリセスチャネル領域を備えた半導体素子の製造方法。
  5. 前記ハードマスク酸化膜を、約５０Å〜２００Åの厚さに形成することを特徴とする請求項１に記載のリセスチャネル領域を備えた半導体素子の製造方法。
JP2004368145A 2004-05-06 2004-12-20 リセスチャネル領域を備えた半導体素子の製造方法 Expired - Fee Related JP4610323B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031938A KR100615593B1 (ko) 2004-05-06 2004-05-06 리세스채널을 구비한 반도체소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2005322880A JP2005322880A (ja) 2005-11-17
JP4610323B2 true JP4610323B2 (ja) 2011-01-12

Family

ID=35239950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004368145A Expired - Fee Related JP4610323B2 (ja) 2004-05-06 2004-12-20 リセスチャネル領域を備えた半導体素子の製造方法

Country Status (5)

Country Link
US (1) US7232727B2 (ja)
JP (1) JP4610323B2 (ja)
KR (1) KR100615593B1 (ja)
CN (1) CN1316588C (ja)
TW (1) TWI261877B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100518606B1 (ko) * 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
KR100641365B1 (ko) * 2005-09-12 2006-11-01 삼성전자주식회사 최적화된 채널 면 방위를 갖는 모스 트랜지스터들, 이를구비하는 반도체 소자들 및 그 제조방법들
KR100536042B1 (ko) * 2004-06-11 2005-12-12 삼성전자주식회사 반도체 장치에서 리세스 게이트 전극 형성 방법
KR100702302B1 (ko) * 2006-03-24 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP4600834B2 (ja) * 2006-07-13 2010-12-22 エルピーダメモリ株式会社 半導体装置の製造方法
KR100799133B1 (ko) * 2006-08-21 2008-01-29 주식회사 하이닉스반도체 반도체소자의 리세스게이트 제조 방법
KR100811373B1 (ko) * 2006-09-08 2008-03-07 주식회사 하이닉스반도체 노광 마스크 및 이를 이용한 반도체 소자의 제조 방법
KR100824995B1 (ko) 2006-12-27 2008-04-24 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR100843855B1 (ko) * 2007-01-18 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
KR100873018B1 (ko) * 2007-08-31 2008-12-10 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
KR101004482B1 (ko) * 2008-05-27 2010-12-31 주식회사 하이닉스반도체 반도체 소자의 형성 방법
JP2010141107A (ja) 2008-12-11 2010-06-24 Elpida Memory Inc 半導体装置及びその製造方法
CN102054743B (zh) * 2009-10-30 2013-05-01 中芯国际集成电路制造(上海)有限公司 制作半导体器件中的接触孔的方法
KR101858622B1 (ko) * 2011-07-01 2018-06-28 삼성전자주식회사 반도체 소자
CN117438372B (zh) * 2023-12-21 2024-04-19 粤芯半导体技术股份有限公司 一种耐压深沟槽隔离方法、装置、电子设备及存储介质

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294477A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
JPH07106557A (ja) * 1993-10-04 1995-04-21 Hitachi Ltd 半導体装置およびその製造方法
JPH07245291A (ja) * 1994-03-03 1995-09-19 Sony Corp シリコン系基板のエッチング方法及びエッチング装置
JPH09321285A (ja) * 1996-05-28 1997-12-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000306990A (ja) * 1999-04-20 2000-11-02 Sony Corp 半導体装置の製造方法
JP2001144082A (ja) * 1999-11-16 2001-05-25 Toyota Motor Corp 半導体装置の製造方法
JP2001176841A (ja) * 1999-10-27 2001-06-29 Samsung Electronics Co Ltd ポリシリコンハードマスクを使用する半導体素子の製造方法及びその製造装置
JP2003007815A (ja) * 2001-06-22 2003-01-10 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2005039270A (ja) * 2003-07-14 2005-02-10 Samsung Electronics Co Ltd メモリ素子およびその製造方法
JP2005045198A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd リセスゲートトランジスタ構造及びその形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518145B1 (en) * 1998-08-06 2003-02-11 International Business Machines Corporation Methods to control the threshold voltage of a deep trench corner device
US6071809A (en) * 1998-09-25 2000-06-06 Rockwell Semiconductor Systems, Inc. Methods for forming high-performing dual-damascene interconnect structures
US6277707B1 (en) * 1998-12-16 2001-08-21 Lsi Logic Corporation Method of manufacturing semiconductor device having a recessed gate structure
US6501131B1 (en) * 1999-07-22 2002-12-31 International Business Machines Corporation Transistors having independently adjustable parameters
JP2001053083A (ja) * 1999-08-11 2001-02-23 Nec Corp 電界効果トランジスタおよびその製造方法
KR20010038753A (ko) * 1999-10-27 2001-05-15 박종섭 반도체 장치의 분리구조 제조방법
US6107140A (en) * 1999-12-20 2000-08-22 Chartered Semiconductor Manufacturing Ltd. Method of patterning gate electrode conductor with ultra-thin gate oxide
US6309933B1 (en) * 2000-06-05 2001-10-30 Chartered Semiconductor Manufacturing Ltd. Method of fabricating T-shaped recessed polysilicon gate transistors
KR100476691B1 (ko) * 2002-04-18 2005-03-18 삼성전자주식회사 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0294477A (ja) * 1988-09-30 1990-04-05 Toshiba Corp 半導体装置及びその製造方法
JPH07106557A (ja) * 1993-10-04 1995-04-21 Hitachi Ltd 半導体装置およびその製造方法
JPH07245291A (ja) * 1994-03-03 1995-09-19 Sony Corp シリコン系基板のエッチング方法及びエッチング装置
JPH09321285A (ja) * 1996-05-28 1997-12-12 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2000306990A (ja) * 1999-04-20 2000-11-02 Sony Corp 半導体装置の製造方法
JP2001176841A (ja) * 1999-10-27 2001-06-29 Samsung Electronics Co Ltd ポリシリコンハードマスクを使用する半導体素子の製造方法及びその製造装置
JP2001144082A (ja) * 1999-11-16 2001-05-25 Toyota Motor Corp 半導体装置の製造方法
JP2003007815A (ja) * 2001-06-22 2003-01-10 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2005039270A (ja) * 2003-07-14 2005-02-10 Samsung Electronics Co Ltd メモリ素子およびその製造方法
JP2005045198A (ja) * 2003-07-23 2005-02-17 Samsung Electronics Co Ltd リセスゲートトランジスタ構造及びその形成方法

Also Published As

Publication number Publication date
CN1694237A (zh) 2005-11-09
KR20050106878A (ko) 2005-11-11
US7232727B2 (en) 2007-06-19
KR100615593B1 (ko) 2006-08-25
TWI261877B (en) 2006-09-11
CN1316588C (zh) 2007-05-16
TW200537609A (en) 2005-11-16
JP2005322880A (ja) 2005-11-17
US20050250284A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
US7183600B2 (en) Semiconductor device with trench gate type transistor and method of manufacturing the same
JP4563870B2 (ja) フラッシュメモリ素子の製造方法
JP4610323B2 (ja) リセスチャネル領域を備えた半導体素子の製造方法
JP2005150251A (ja) 半導体装置の製造方法および半導体装置
KR100924007B1 (ko) 반도체 소자의 수직 채널 트랜지스터 형성 방법
US7648878B2 (en) Method for fabricating semiconductor device with recess gate
JP4600834B2 (ja) 半導体装置の製造方法
US7378703B2 (en) Semiconductor device having step gates and method for fabricating the same
JP2008294392A (ja) 半導体素子及びその製造方法
KR100493065B1 (ko) 트렌치 게이트형 트랜지스터를 구비하는 반도체 소자 및그 제조 방법
JP2008004881A (ja) 素子分離構造部の製造方法
JP5019890B2 (ja) 半導体素子の製造方法
KR100772562B1 (ko) 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
JP2008311409A (ja) 半導体装置及びその製造方法
KR100861290B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2009158916A (ja) 半導体素子のトレンチ形成方法
KR100680967B1 (ko) Ｓｔａｒ 셀 구조의 형성방법
JP2009004480A (ja) 半導体装置の製造方法
KR100629694B1 (ko) 반도체 소자 제조 방법
KR100587607B1 (ko) 반도체 소자의 제조방법
JP2006108423A (ja) 素子分離構造部の製造方法
KR100567027B1 (ko) 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법
KR20060057162A (ko) 반도체 소자의 제조방법
KR20060113265A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
KR20070003138A (ko) 리세스게이트공정을 이용한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees