CN117438372B - 一种耐压深沟槽隔离方法、装置、电子设备及存储介质 - Google Patents
一种耐压深沟槽隔离方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN117438372B CN117438372B CN202311764299.3A CN202311764299A CN117438372B CN 117438372 B CN117438372 B CN 117438372B CN 202311764299 A CN202311764299 A CN 202311764299A CN 117438372 B CN117438372 B CN 117438372B
- Authority
- CN
- China
- Prior art keywords
- isolation
- trench
- deep trench
- local oxidation
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 219
- 238000003860 storage Methods 0.000 title claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 69
- 230000003647 oxidation Effects 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 17
- 238000004590 computer program Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 4
- 239000000945 filler Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000009471 action Effects 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims description 3
- 238000012938 design process Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000001000 micrograph Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本公开提供了一种耐压深沟槽隔离方法、装置、电子设备及存储介质，通过针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口；根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。可以提升深沟槽隔离结构的耐压性能。
Description
技术领域
本公开涉及半导体设计及制造技术领域，具体而言，涉及一种耐压深沟槽隔离方法、装置、电子设备及存储介质。
背景技术
目前，功率半导体集成度提高是大势所趋，在此过程中，器件与器件之间必然会产生互相干扰，且随着工作电压的增大，这种干扰会愈发严重，因此器件间隔离显得尤为重要。传统的隔离方式是浅沟槽隔离（Shallow Trench Isolation，STI），但是这种隔离方式的深度通常不会超过1μm，且需要占用大量面积，已经不能适应高集成度和高工作电压的工艺要求，在这种情况下，深沟槽隔离技术应运而生。
深沟槽隔离（Deep Trench Isolation，DTI）结构通常在半导体衬底中形成沟槽，在相邻沟槽之间的衬底表面形成氧化层以作为介质层，然后将沟槽底部打开，并在沟槽中填充深沟槽隔离材料，形成深沟槽隔离结构，但是目前深沟槽氧化物间隙填充，在后续有源区浅沟槽隔离结构刻蚀过程中深沟槽的衬氧化层与有源区的交界处会存在尖刺状的硅残留，同时由于干法蚀刻的原因，深沟槽槽口位置处的衬氧化层会相比其他区域较薄，因此会在器件高压工作条件下形成薄弱点，降低深沟槽隔离的耐压性能。
发明内容
本公开实施例至少提供一种耐压深沟槽隔离方法、装置、电子设备及存储介质，可以提升深沟槽隔离结构的耐压性能。
本公开实施例提供了一种耐压深沟槽隔离方法，包括：
针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；
在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；
在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口；
根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。
一种可选的实施方式中，所述根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长场氧化层，具体包括：
在湿氧条件下，氧化所述局部氧化隔离窗口下，在所述有源区与所述衬氧化层之间的硅残留，以减小所述硅残留。
一种可选的实施方式中，所述根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长场氧化层，具体还包括：
在湿氧条件下，氧化所述隔离沟槽对应的槽口位置处的隔离沟槽填充物料，以增加所述隔离沟槽边缘位置处，所述隔离氧化层的厚度。
一种可选的实施方式中，在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口，具体包括：
在所述硬掩膜层表面确定所述隔离沟槽对应的槽口位置区域；
在所述槽口位置区域的边缘，根据预设窗口宽度采用干法蚀刻所述硬掩膜层至暴露所述有源区的衬氧化层，生成所述局部氧化隔离窗口。
一种可选的实施方式中，所述预设窗口宽度为0.5μm。
一种可选的实施方式中，在深沟槽填充处理过程中，采用高纵横比工艺针对所述隔离沟槽进行氧化物间隙填充。
一种可选的实施方式中，所述深沟槽填充处理对应的填充物为多晶硅。
本公开实施例还提供一种耐压深沟槽隔离装置，包括：
深沟槽蚀刻模块，用于针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；
有源区蚀刻模块，用于在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；
局部氧化隔离窗口生成模块，用于在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口；
隔离氧化层生长模块，用于根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。
本公开实施例还提供一种电子设备，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行上述耐压深沟槽隔离方法，或上述耐压深沟槽隔离方法中任一种可能的实施方式中的步骤。
本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述耐压深沟槽隔离方法，或上述耐压深沟槽隔离方法中任一种可能的实施方式中的步骤。
本公开实施例还提供一种计算机程序产品，包括计算机程序/指令，该计算机程序、指令被处理器执行时实现上述耐压深沟槽隔离方法，或上述耐压深沟槽隔离方法中任一种可能的实施方式中的步骤。
本公开实施例提供的一种耐压深沟槽隔离方法、装置、电子设备及存储介质，通过针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口；根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。可以提升深沟槽隔离结构的耐压性能。
为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，此处的附图被并入说明书中并构成本说明书中的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。应当理解，以下附图仅示出了本公开的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1示出了本公开实施例所提供的一种耐压深沟槽隔离方法的流程图；
图2示出了本公开实施例所提供的未进行硅残留处理的芯片截面扫描电镜图像；
图3示出了本公开实施例所提供的开设局部氧化隔离窗口的芯片截面示意图；
图4示出了本公开实施例所提供的进行硅残留处理的芯片截面扫描电镜图像；
图5示出了本公开实施例所提供的一种耐压深沟槽隔离装置的示意图；
图6示出了本公开实施例所提供的一种电子设备的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本公开实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本公开的实施例的详细描述并非旨在限制要求保护的本公开的范围，而是仅仅表示本公开的选定实施例。基于本公开的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
本文中术语“和/或”，仅仅是描述一种关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
经研究发现，深沟槽隔离（Deep Trench Isolation，DTI）结构通常在半导体衬底中形成沟槽，在相邻沟槽之间的衬底表面形成氧化层以作为介质层，然后将沟槽底部打开，并在沟槽中填充深沟槽隔离材料，形成深沟槽隔离结构，但是目前深沟槽氧化物间隙填充，在后续有源区浅沟槽隔离结构刻蚀过程中深沟槽的衬氧化层与有源区的交界处会存在尖刺状的硅残留，同时由于干法蚀刻的原因，深沟槽槽口位置处的衬氧化层会相比其他区域较薄，因此会在器件高压工作条件下形成薄弱点，降低深沟槽隔离的耐压性能。
基于上述研究，本公开提供了一种耐压深沟槽隔离方法、装置、电子设备及存储介质，通过针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口；根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。可以提升深沟槽隔离结构的耐压性能。
为便于对本实施例进行理解，首先对本公开实施例所公开的一种耐压深沟槽隔离方法进行详细介绍，本公开实施例所提供的耐压深沟槽隔离方法的执行主体一般为具有一定计算能力的计算机设备，该计算机设备例如包括：终端设备或服务器或其它处理设备，终端设备可以为用户设备（User Equipment，UE）、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理（Personal Digital Assistant，PDA）、手持设备、计算设备、车载设备、可穿戴设备等。在一些可能的实现方式中，该耐压深沟槽隔离方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。
参见图1所示，为本公开实施例提供的一种耐压深沟槽隔离方法的流程图，所述方法包括步骤S101~S104，其中：
S101、针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽。
在具体实施中，提供包括半导体衬底、以及在半导体衬底上依次形成垫氧化层以及硬掩膜层的待隔离芯片，并针对待隔离芯片进行深沟槽蚀刻，形成依次贯穿硬掩膜层以及垫氧化层，在半导体衬底中形成的深沟槽。
这里，半导体衬底可以为硅材料；硬掩膜层可以为氮化硅材料、垫氧化层可以为氧化硅材料。
进一步的，针对蚀刻形成的深沟槽进行线形氧化层生成、氧化物间隙填充、回刻蚀、多晶硅填充的处理工艺，并进行化学机械研磨平坦化结构表面，以半导体衬底作为研磨终止层，进而形成在半导体衬底中的隔离沟槽。
其中，在深沟槽填充处理过程中，采用高纵横比（HARP）工艺针对所述隔离沟槽进行氧化物间隙填充。所述深沟槽填充处理对应的填充物为多晶硅。
S102、在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层。
在具体实施中，在进行深沟槽隔离处理后的待隔离芯片衬底表面，对应隔离沟槽的槽口位置处进行浅沟槽隔离结构蚀刻，形成浅沟槽并定义有源区，之后在浅沟槽内填入氧化物材料作为隔离材料。
这里，在浅沟槽隔离结构蚀刻的过程中，隔离沟槽的衬氧化层与有源区的交界处会存在尖刺状的硅残留，具体可以参见图2，图2为本公开实施例提供的未进行硅残留处理的芯片截面扫描电镜图像。
S103、在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口。
在具体实施中，针对深沟槽蚀刻以及有源区浅沟槽隔离结构蚀刻后的待隔离芯片，在半导体衬底的表面沉积声场一层较厚的氮化硅沉积作为硬掩膜层，并在硬掩膜层对应深沟槽隔离沟槽的槽口边缘处，蚀刻生成局部氧化隔离窗口。
具体的，可以通过如下步骤1-步骤2生成局部氧化隔离窗口：
步骤1、在所述硬掩膜层表面确定所述隔离沟槽对应的槽口位置区域。
步骤2、在所述槽口位置区域的边缘，根据预设窗口宽度采用干法蚀刻所述硬掩膜层至暴露所述有源区的衬氧化层，生成所述局部氧化隔离窗口。
这里，可以采用干法蚀刻的工艺将硬掩膜层打开，在隔离沟槽的衬氧化层与有源区的交界处存在的尖刺状的硅残留的上方开设局部氧化隔离窗口，具体可以参见图3，图3为本公开实施例提供的开设局部氧化隔离窗口的芯片截面示意图。
优选的，局部氧化隔离窗口的窗口宽度为0.5μm。
S104、根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。
在具体实施中，用户可以在半导体芯片布局设计过程中，在深沟槽隔离结构的槽口边缘位置处设定局部氧化隔离（LOCOS）作用点。
这里，在局部氧化隔离的生长过程中，由于深沟槽隔离结构的槽口边缘位置处蚀刻生成了局部氧化隔离窗口，即深沟槽隔离结构的槽口边缘位置处未覆盖有硬掩膜层，可以对位于有源区的深沟槽填充物、以及隔离沟槽的衬氧化层与有源区的交界处会存在尖刺状的硅残留进行氧化，进而增加衬氧化层厚度并减小硅残留高度，进而达到提升深沟槽隔离结构的耐压性能的效果。
具体的，在湿氧条件下，氧化所述局部氧化隔离窗口下，在所述有源区与所述衬氧化层之间的硅残留，以减小所述硅残留。在湿氧条件下，氧化所述隔离沟槽对应的槽口位置处的隔离沟槽填充物料，以增加所述隔离沟槽边缘位置处，所述隔离氧化层的厚度，具体可以参见图4，图4为本公开实施例提供的进行硅残留处理的芯片截面扫描电镜图像。
这里，针对局部氧化隔离过程，在900℃高温下通入高温水蒸气，由于需要生长LOCOS的位置硬掩膜层处打开有局部氧化隔离窗口，高温水蒸气分子穿过浅沟槽隔离结构表面的氧化物，对下面的硅进行氧化，同时生成副产物氢气，氢气会在衬氧化层中留下微观上的通道，从而使得水分子继续到达硅-氧化物表面，继续氧化反应，进而对硅残留进行消除处理。
其中，局部氧化隔离工艺利用硅和氮化硅的不同氧化速率，氮化硅作为硬掩膜层掩盖不应发生氧化的区域，使氧化物仅在局部氧化隔离窗口处的裸硅上生长，并且由于硅和氮化硅具有不同的热膨胀系数，因此在硅和氮化硅之间沉积了一层薄氧化层的隔离氧化层。
本公开实施例提供的一种耐压深沟槽隔离方法，通过针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口；根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。可以提升深沟槽隔离结构的耐压性能。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
基于同一发明构思，本公开实施例中还提供了与耐压深沟槽隔离方法对应的耐压深沟槽隔离装置，由于本公开实施例中的装置解决问题的原理与本公开实施例上述耐压深沟槽隔离方法相似，因此装置的实施可以参见方法的实施，重复之处不再赘述。
请参阅图5，图5为本公开实施例提供的一种耐压深沟槽隔离装置的示意图。如图5中所示，本公开实施例提供的耐压深沟槽隔离装置500包括：
深沟槽蚀刻模块510，用于针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽。
有源区蚀刻模块520，用于在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层。
局部氧化隔离窗口生成模块530，用于在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口。
隔离氧化层生长模块540，用于根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。
关于装置中的各模块的处理流程、以及各模块之间的交互流程的描述可以参照上述方法实施例中的相关说明，这里不再详述。
本公开实施例提供的一种耐压深沟槽隔离装置，通过针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口；根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。可以提升深沟槽隔离结构的耐压性能。
对应于图1中的耐压深沟槽隔离方法，本公开实施例还提供了一种电子设备600，如图6所示，为本公开实施例提供的电子设备600结构示意图，包括：
处理器61、存储器62、和总线63；存储器62用于存储执行指令，包括内存621和外部存储器622；这里的内存621也称内存储器，用于暂时存放处理器61中的运算数据，以及与硬盘等外部存储器622交换的数据，处理器61通过内存621与外部存储器622进行数据交换，当所述电子设备600运行时，所述处理器61与所述存储器62之间通过总线63通信，使得所述处理器61执行图1中的耐压深沟槽隔离方法的步骤。
本公开实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行上述方法实施例中所述的耐压深沟槽隔离方法的步骤。其中，该存储介质可以是易失性或非易失的计算机可读取存储介质。
本公开实施例还提供一种计算机程序产品，该计算机程序产品包括有计算机指令，所述计算机指令被处理器执行时可以执行上述方法实施例中所述的耐压深沟槽隔离方法的步骤，具体可参见上述方法实施例，在此不再赘述。
其中，上述计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包（Software Development Kit，SDK）等等。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。在本公开所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本公开各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本公开的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本公开各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（Read-OnlyMemory，ROM）、随机存取存储器（Random Access Memory，RAM）、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上所述实施例，仅为本公开的具体实施方式，用以说明本公开的技术方案，而非对其限制，本公开的保护范围并不局限于此，尽管参照前述实施例对本公开进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本公开实施例技术方案的精神和范围，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种耐压深沟槽隔离方法，其特征在于，包括：
针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；
在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；
在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口，在半导体芯片布局设计过程中，在深沟槽隔离结构的槽口边缘位置处设定局部氧化隔离作用点；
根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。
2.根据权利要求1所述的方法，其特征在于，所述根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层，具体包括：
在湿氧条件下，氧化所述局部氧化隔离窗口下，在所述有源区与所述衬氧化层之间的硅残留，以减小所述硅残留。
3.根据权利要求1所述的方法，其特征在于，所述根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层，具体还包括：
在湿氧条件下，氧化所述隔离沟槽对应的槽口位置处的隔离沟槽填充物料，以增加所述隔离沟槽边缘位置处，所述隔离氧化层的厚度。
4.根据权利要求1所述的方法，其特征在于，在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口，具体包括：
在所述硬掩膜层表面确定所述隔离沟槽对应的槽口位置区域；
在所述槽口位置区域的边缘，根据预设窗口宽度采用干法蚀刻所述硬掩膜层至暴露所述有源区的衬氧化层，生成所述局部氧化隔离窗口。
5.根据权利要求4所述的方法，其特征在于：
所述预设窗口宽度为0.5μm。
6.根据权利要求1所述的方法，其特征在于：
在深沟槽填充处理过程中，采用高纵横比工艺针对所述隔离沟槽进行氧化物间隙填充。
7.根据权利要求1所述的方法，其特征在于：
所述深沟槽填充处理对应的填充物为多晶硅。
8.一种耐压深沟槽隔离装置，其特征在于，包括：
深沟槽蚀刻模块，用于针对待隔离芯片进行深沟槽蚀刻、衬氧化层生成以及深沟槽填充处理，在所述待隔离芯片的半导体衬底中生成隔离沟槽；
有源区蚀刻模块，用于在所述隔离沟槽对应的槽口位置处进行浅沟槽隔离结构蚀刻，生成有源区并在所述有源区中填充衬氧化层；
局部氧化隔离窗口生成模块，用于在所述待隔离芯片表面沉积硬掩膜层，并在所述隔离沟槽对应的槽口边缘位置处蚀刻所述硬掩膜层，生成局部氧化隔离窗口，在半导体芯片布局设计过程中，在深沟槽隔离结构的槽口边缘位置处设定局部氧化隔离作用点；
隔离氧化层生长模块，用于根据所述局部氧化隔离窗口进行硅局部氧化隔离处理，在所述半导体衬底表面生长隔离氧化层。
9.一种电子设备，其特征在于，包括：处理器、存储器和总线，所述存储器存储有所述处理器可执行的机器可读指令，当电子设备运行时，所述处理器与所述存储器之间通过总线通信，所述机器可读指令被所述处理器执行时执行如权利要求1至7中任一项所述的耐压深沟槽隔离方法的步骤。
10.一种计算机可读存储介质，其特征在于，该计算机可读存储介质上存储有计算机程序，该计算机程序被处理器运行时执行如权利要求1至7中任一项所述的耐压深沟槽隔离方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311764299.3A CN117438372B (zh) | 2023-12-21 | 2023-12-21 | 一种耐压深沟槽隔离方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311764299.3A CN117438372B (zh) | 2023-12-21 | 2023-12-21 | 一种耐压深沟槽隔离方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117438372A CN117438372A (zh) | 2024-01-23 |
| CN117438372B true CN117438372B (zh) | 2024-04-19 |
Family
ID=89555715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311764299.3A Active CN117438372B (zh) | 2023-12-21 | 2023-12-21 | 一种耐压深沟槽隔离方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117438372B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217639A (ja) * | 1987-03-06 | 1988-09-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
| JP2000133702A (ja) * | 1998-10-22 | 2000-05-12 | Texas Instr Inc <Ti> | 後続のｃｍｏｓ酸化処理工程の期間中浅いトレンチ分離体の中で酸化物成長を排除する方法 |
| CN1694237A (zh) * | 2004-05-06 | 2005-11-09 | 海力士半导体有限公司 | 制造具有凹槽沟道区域的半导体装置的方法 |
| JP2010050145A (ja) * | 2008-08-19 | 2010-03-04 | Renesas Technology Corp | 素子分離構造の製造方法および素子分離構造 |
| CN101887866A (zh) * | 2009-05-12 | 2010-11-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN105990146A (zh) * | 2015-02-17 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN110896046A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 浅沟槽隔离结构、半导体器件及其制备方法 |
| CN111933689A (zh) * | 2020-09-22 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8703594B2 (en) * | 2011-10-25 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having a treated gate structure and fabrication method thereof |
| US10134830B2 (en) * | 2016-09-13 | 2018-11-20 | Texas Instruments Incorporated | Integrated trench capacitor |
-
2023
- 2023-12-21 CN CN202311764299.3A patent/CN117438372B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63217639A (ja) * | 1987-03-06 | 1988-09-09 | Seiko Instr & Electronics Ltd | 半導体装置の素子分離形成方法 |
| JP2000133702A (ja) * | 1998-10-22 | 2000-05-12 | Texas Instr Inc <Ti> | 後続のｃｍｏｓ酸化処理工程の期間中浅いトレンチ分離体の中で酸化物成長を排除する方法 |
| CN1694237A (zh) * | 2004-05-06 | 2005-11-09 | 海力士半导体有限公司 | 制造具有凹槽沟道区域的半导体装置的方法 |
| JP2010050145A (ja) * | 2008-08-19 | 2010-03-04 | Renesas Technology Corp | 素子分離構造の製造方法および素子分離構造 |
| CN101887866A (zh) * | 2009-05-12 | 2010-11-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN105990146A (zh) * | 2015-02-17 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN110896046A (zh) * | 2018-09-12 | 2020-03-20 | 长鑫存储技术有限公司 | 浅沟槽隔离结构、半导体器件及其制备方法 |
| CN111933689A (zh) * | 2020-09-22 | 2020-11-13 | 晶芯成(北京)科技有限公司 | 一种半导体结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117438372A (zh) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7968948B2 (en) | Trench isolation structure in a semiconductor device and method for fabricating the same | |
| JP2006032946A (ja) | 半導体装置及びその製造方法 | |
| CN104952479A (zh) | 嵌入式非易失性存储器 | |
| US10643883B2 (en) | Method of forming isolation structure | |
| KR100741876B1 (ko) | 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법 | |
| KR20110084712A (ko) | 반도체 소자 및 그의 제조 방법 | |
| TW201409611A (zh) | 溝渠絕緣製程 | |
| KR20080095621A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| CN117438372B (zh) | 一种耐压深沟槽隔离方法、装置、电子设备及存储介质 | |
| US20050287742A1 (en) | Method of manufacturing a nonvolatile semiconductor memory device | |
| KR100271399B1 (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| US6958521B2 (en) | Shallow trench isolation structure | |
| KR100701699B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100305026B1 (ko) | 반도체소자의 제조방법 | |
| KR100471406B1 (ko) | 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법 | |
| KR100707593B1 (ko) | 반도체 소자의 이중 소자분리 구조 및 그 형성 방법 | |
| US7501326B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR101078720B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20080071809A (ko) | 반도체 소자의 형성 방법 | |
| KR20080069761A (ko) | 반도체 소자의 형성 방법 | |
| KR100864935B1 (ko) | 반도체 소자의 소자 격리막 형성 방법 | |
| KR20080060424A (ko) | 반도체 소자의 형성 방법 | |
| KR20040002241A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20010011642A (ko) | 반도체장치의 소자분리막 형성방법 | |
| KR20060128152A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |