CN103515281A - 浅沟槽隔离结构的制造方法 - Google Patents

浅沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN103515281A
CN103515281A CN201210206376.9A CN201210206376A CN103515281A CN 103515281 A CN103515281 A CN 103515281A CN 201210206376 A CN201210206376 A CN 201210206376A CN 103515281 A CN103515281 A CN 103515281A
Authority
CN
China
Prior art keywords
shallow trench
isolation structure
groove isolation
fleet plough
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210206376.9A
Other languages
English (en)
Other versions
CN103515281B (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210206376.9A priority Critical patent/CN103515281B/zh
Publication of CN103515281A publication Critical patent/CN103515281A/zh
Application granted granted Critical
Publication of CN103515281B publication Critical patent/CN103515281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构的制造方法，在浅沟槽中形成氧化层之前或之后，对浅沟槽与半导体衬底的界面进行碳处理，利用碳离子的扩散修补浅沟槽的氧化层与半导体衬底的SiO2/Si界面的孔洞以及空隙，提高SiO2/Si界面致密性，抑制半导体衬底中掺杂的硼、磷等离子的扩散，进而提高浅沟槽隔离结构的隔离性能。

Description

浅沟槽隔离结构的制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种浅沟槽隔离结构的制造方法。
背景技术
随着半导体技术的飞速发展，集成电路制造工艺已经深入深亚微米时代。浅沟槽隔离（Shallow Trench Isolation，STI）技术，由于其具有优异的隔离性能和平坦的表面形状以及良好的抗锁性能等，已经成为一种广泛应用于CMOS器件制造过程中的器件隔离技术。
现有技术中的一种浅沟槽隔离结构的制造方法，包括以下步骤：
首先，请参考图1A，提供一半导体衬底100，在所述半导体衬底100上依次形成垫氧化层101和垫氮化层102，其中，垫氮化层102作为掩膜层，垫氧化层101作为刻蚀缓冲层；
接着，请参考图1B，依次刻蚀所述垫氮化层102、垫氧化层101和部分半导体衬底100，形成贯穿所述垫氮化层102、垫氧化层101和部分半导体衬底100的浅沟槽103；
然后，请参考图1C，在垫氮化层102以及浅沟槽103表面沉积氧化层（LinearOxide）104，并向所述浅沟槽103中填充绝缘介质105；
接着，请参考图1D，化学机械平坦化所述绝缘介质105以及氧化层104，至所述半导体衬底100表面，形成浅槽隔离结构。
但是，在现代CMOS器件的制造中，随着器件关键尺寸不断地按照比例缩小，用于器件隔离的浅沟槽的深宽比也变得越来越大，填充浅沟槽形成的槽隔离结构与衬底的界面容易产生孔洞以及空隙，使得衬底中掺杂的硼、磷等离子通过孔洞以及空隙扩散至浅沟槽隔离结构中，引起阈值电压不稳定，器件失效。
发明内容
本发明的目的在于提供一种浅沟槽隔离结构的制造方法，能够提高浅沟槽隔离结构与衬底界面的质量，抑制衬底中掺杂离子的扩散。
为解决上述问题，本发明提出一种浅沟槽隔离结构的制造方法，包括以下步骤：
提供一半导体衬底，在所述半导体衬底上形成垫层；
依次刻蚀所述垫层和部分半导体衬底，形成贯穿所述垫层和部分半导体衬底的浅沟槽；
在所述浅沟槽表面形成氧化层；
向所述浅沟槽中填充绝缘介质；
去除所述半导体衬底上方的绝缘介质以及垫层，形成浅槽隔离结构；
其中，所述制造方法还包括：在所述浅沟槽表面形成氧化层之前，对所述浅沟槽表面进行碳等离子体处理和/或碳离子注入；和/或，
在所述浅沟槽表面形成氧化层之后，对所述浅沟槽内壁表面的半导体衬底进行碳离子注入。
进一步的，所述垫层包括位于所述半导体衬底上的垫氧化层以及位于垫氧化层方的垫氮化层。
进一步的，在所述浅沟槽表面形成的氧化层的厚度为4nm~40nm。
进一步的，所述浅沟槽表面形成氧化层的工艺为CVD或热氧化生长工艺。
进一步的，所述碳等离子体处理过程中，碳等离子的浓度为1.0E15/cm3~5.0E16/cm3，碳等离子的能量为0.1KeV~0.5KeV。
进一步的，所述碳离子注入的剂量为1.0E14/cm3~5.0E15/cm2，注入能量为0.5KeV~3.5KeV。
进一步的，在所述浅沟槽表面形成氧化层之后，向所述浅沟槽中填充绝缘介质的步骤之前，对包含所述氧化层的器件进行退火处理。
进一步的，对包含所述氧化层的器件进行退火处理的时间为30min~160min，退火温度为900℃~1200℃。
进一步的，采用高深宽比填充工艺或高密度等离子体填充工艺向所述浅沟槽中填充绝缘介质。
进一步的，形成浅槽隔离结构之后，对包含浅沟槽隔离结构的器件进行退火处理。
进一步的，对包含浅沟槽隔离结构的器件进行退火处理的时间为10min~60min，退火温度为1000℃~1040℃。
与现有技术相比，本发明提供的浅沟槽隔离结构的制造方法，在浅沟槽中形成氧化层之前或之后，对浅沟槽与半导体衬底的界面进行碳处理，利用碳离子的扩散修补浅沟槽的氧化层与半导体衬底的SiO2/Si界面的孔洞以及空隙，提高SiO2/Si界面致密性，抑制半导体衬底中掺杂的硼、磷等离子的扩散，进而提高浅沟槽隔离结构的隔离性能。
附图说明
图1A至1D是现有技术的一种STI结构的制造工艺中的器件结构示意图；
图2是本发明实施例一的STI结构的制造方法流程图；
图3A~3D是本发明实施例一的STI结构的制造工艺的器件结构示意图；
图4是本发明实施例二的STI结构的制造方法流程图；
图5A~5E是本发明实施例二的STI结构的制造工艺的器件结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的STI结构的制造方法作进一步详细说明。
实施例一
如图2所示，本实施例提供一种浅沟槽隔离结构的制造方法，包括以下步骤：
S21，提供一半导体衬底，在所述半导体衬底上形成垫层；
S22，依次刻蚀所述垫层和部分半导体衬底，形成贯穿所述垫层和部分半导体衬底的浅沟槽；
S23，对所述浅沟槽表面进行碳等离子体处理和/或碳离子注入；
S24，采用化学气相沉积法在所述浅沟槽表面形成氧化层；
S25，采用高深宽比填充工艺向所述浅沟槽中填充绝缘介质;
S26，去除所述半导体衬底上方的绝缘介质以及垫层，形成浅槽隔离结构。
请参考图3A，在步骤S21中，在半导体衬底300上形成的垫层包括作为刻蚀缓冲层的垫氧化层301以及作为硬掩膜层的垫氮化硅层302。
请参考图3B，在步骤S22中，可以先在所述垫氮化硅层302上沉积光刻胶，图案化光刻胶形成窗口，然后在所述窗口内依次刻蚀垫氮化硅层302、垫氧化层301以及部分半导体衬底300，形成贯穿垫氮化硅层302、垫氧化层301以及部分半导体衬底300的浅沟槽303。
请继续参考图3B，步骤S23目的主要是在浅沟槽303内壁的半导体衬底300表面进行碳掺杂，对浅沟槽303内壁的半导体衬底300表面进行改性。在本步骤中可以先进行碳离子注入，再进行碳等离子体处理；也可以先进行碳等离子处理，再进行碳离子注入；还可以只进行碳等离子体处理或碳离子注入。优选的，所述碳等离子体处理过程中，碳等离子的浓度为1.0E15/cm3~9.0E15/cm3，能量为0.1KeV~0.25KeV；所述碳离子注入的剂量为1.0E14/cm2~8.0E14/cm2，注入能量为0.5KeV~1.5KeV。
请参考图3C，在步骤S24中，通过化学气相沉积（CVD）等沉积方法，在垫氮化硅层302以及浅沟槽303的表面沉积氧化硅层304。优选的，所述氧化层304的厚度为4nm~20nm。进一步地对包含所述氧化层的器件进行退火处理，退火时间为90min~160min，退火温度为900℃~1000℃，以破坏半导体衬底的掺杂离子与Si形成的弱键，提高掺杂的碳离子和氧化层的结合，对氧化层的界面进行改性，减少氧化层304的孔洞以及空隙。
请继续参考图3C，在步骤S25中，采用高深宽比填充工艺（HARP）向所述浅沟槽303中填充绝缘介质305，以减少绝缘介质305的填充孔洞以及空隙的产生。
请参考图3D，在步骤S26中，可以先化学机械平坦化化所述绝缘介质305以及氧化层304至垫氮化硅层302；然后再采用磷酸等腐蚀液湿法腐蚀去除垫氮化硅层302和垫氧化层301，形成浅沟槽隔离结构；也可以进一步将浅沟槽隔离结构化学机械平坦化化所述绝缘介质305以及氧化层304至半导体衬底300表面。
形成浅槽隔离结构之后，进一步地对包含浅沟槽隔离结构的器件进行退火处理，退火处理的时间为30min~60min，退火温度为1000℃~1020℃，进一步提高碳离子的扩散均匀性，破坏半导体衬底的掺杂离子与Si形成的弱键，提高浅沟槽隔离结构的氧化层与衬底的SiO2/Si界面性能，抑制半导体衬底300中掺杂的硼、磷等离子的扩散。
本实施例提供的浅沟槽隔离结构制造方法，在浅沟槽中形成氧化层之前，对浅沟槽与半导体衬底的界面进行碳处理，利用碳离子的扩散修补浅沟槽的氧化层与半导体衬底的SiO2/Si界面的孔洞以及空隙，提高SiO2/Si界面致密性，抑制半导体衬底中掺杂的硼、磷等离子的扩散，进而提高浅沟槽隔离结构的可靠性。
实施例二
请参考图4，本实施例提供一种浅沟槽隔离结构的制造方法，包括以下步骤：
S41，提供一半导体衬底，在所述半导体衬底上形成垫层；
S42，依次刻蚀所述垫层和部分半导体衬底，形成贯穿所述垫层和部分半导体衬底的浅沟槽；
S43，对所述浅沟槽表面进行碳等离子体处理；
S44，采用化学气相沉积法在所述浅沟槽表面形成氧化层；
S45，对所述浅沟槽内壁表面的半导体衬底进行碳离子注入；
S46，采用高密度等离子体填充工艺向所述浅沟槽中填充绝缘介质;
S47，去除所述半导体衬底上方的绝缘介质以及垫层，形成浅槽隔离结构。
请参考图5A，在步骤S41中，在半导体衬底500上形成的垫层包括作为刻蚀缓冲层的垫氧化层501以及作为硬掩膜层的垫氮化硅层502。
请参考图5B，在步骤S42中，可以现在所述垫氮化硅层502上沉积光刻胶，图案化光刻胶形成窗口，然后在所述窗口内依次刻蚀垫氮化硅层502、垫氧化层501以及部分半导体衬底500，形成贯穿垫氮化硅层502、垫氧化层501以及部分半导体衬底500的浅沟槽503。
请继续参考图5B，在步骤S53中，对在浅沟槽503内壁的半导体衬底300表面进行碳等离子体处理（如短实箭头所示），以对浅沟槽503内壁的半导体衬底500表面进行改性。优选的，所述碳等离子体处理过程中，碳等离子的浓度为9.0E15/cm3~5.0E16/cm3，能量为0.25KeV~0.5KeV。
请参考图5C，在步骤S54中，热氧化浅沟槽503内壁的半导体衬底500表面，使得浅沟槽内壁表面形成氧化硅504层，优选的，所述氧化层504的厚度为20nm~40nm。进一步地对包含所述氧化层的器件进行退火处理，退火时间为30min~120min，退火温度为1000℃~1200℃，以破坏半导体衬底500的掺杂离子与Si形成的弱键，提高掺杂的碳离子和氧化层的结合，对氧化层504的界面进行改性，减少氧化层504的孔洞以及空隙。
请继续参考图5C，在步骤S55中，采用碳离子注入工艺，对所述浅沟槽503内壁表面的半导体衬底500进行碳离子注入（如短虚箭头所示），进一步地对氧化层504和半导体衬底500的SiO2/Si界面进行改性，提高致密性。优选的，所述碳离子注入的剂量为8.0E14/cm2~5.0E15/cm2，注入能量为1.5KeV~3.5KeV。
请参考图5D，在步骤S56中，采用高密度等离子体填充（HDP）工艺向所述浅沟槽503中填充绝缘介质505，以减少绝缘介质305的填充孔洞以及空隙的产生。
请参考图5E，在步骤S47中，通过化学机械平坦化化去除所述半导体衬底500上方的绝缘介质505以及垫氮化硅层502和垫氧化硅层501，形成浅槽隔离结构。
形成浅槽隔离结构之后，进一步地对包含浅沟槽隔离结构的器件进行退火处理，退火处理的时间为10min~40min，退火温度为1010℃~1040℃，进一步提高碳离子的扩散均匀性，破坏浅沟槽隔离结构附近的半导体衬底500的掺杂离子与Si形成的弱键，提高浅沟槽隔离结构的氧化层与半导体衬底500的SiO2/Si界面性能，抑制半导体衬底500中掺杂的硼、磷等离子的扩散。
本实施例提供的浅沟槽隔离结构的制造方法，在浅沟槽中形成氧化层之前，对浅沟槽与半导体衬底的界面进行碳等离子处理；在浅沟槽中形成氧化层之后，对浅沟槽附近的半导体衬底进行碳离子注入，利用碳离子的扩散修补浅沟槽的氧化层与半导体衬底的SiO2/Si界面的孔洞以及空隙，提高SiO2/Si界面致密性，抑制半导体衬底中掺杂的硼、磷等离子的扩散，提高浅沟槽隔离结构的可靠性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (11)

1.一种浅沟槽隔离结构的制造方法，包括：
提供一半导体衬底，在所述半导体衬底上形成垫层；
依次刻蚀所述垫层和部分半导体衬底，形成贯穿所述垫层和部分半导体衬底的浅沟槽；
在所述浅沟槽表面形成氧化层；
向所述浅沟槽中填充绝缘介质；
去除所述半导体衬底上方的绝缘介质以及垫层，形成浅槽隔离结构；
其特征在于，所述制造方法还包括：
在所述浅沟槽表面形成氧化层之前，对所述浅沟槽表面进行碳等离子体处理和/或碳离子注入；和/或，
在所述浅沟槽表面形成氧化层之后，对所述浅沟槽内壁表面的半导体衬底进行碳离子注入。
2.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述垫层包括位于所述半导体衬底上的垫氧化层以及位于垫氧化层方的垫氮化层。
3.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在所述浅沟槽表面形成的氧化层的厚度为4nm~40nm。
4.如权利要求1或3所述的浅沟槽隔离结构的制造方法，其特征在于，所述浅沟槽表面形成氧化层的工艺为CVD或热氧化生长工艺。
5.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述碳等离子体处理过程中，碳等离子的浓度为1.0E15/cm3~5.0E16/cm3，碳等离子的能量为0.1KeV~0.5KeV。
6.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，所述碳离子注入的剂量为1.0E14/cm2~5.0E15/cm2，注入能量为0.5KeV~3.5KeV。
7.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，在所述浅沟槽表面形成氧化层之后，向所述浅沟槽中填充绝缘介质的步骤之前，对包含所述氧化层的器件进行退火处理。
8.如权利要求7所述的浅沟槽隔离结构的制造方法，其特征在于，对包含所述氧化层的器件进行退火处理的时间为30min~160min，退火温度为900℃~1200℃。
9.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，采用高深宽比填充工艺或高密度等离子体填充工艺向所述浅沟槽中填充绝缘介质。
10.如权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于，形成浅槽隔离结构之后，对包含浅沟槽隔离结构的器件进行退火处理。
11.如权利要求10所述的浅沟槽隔离结构的制造方法，其特征在于，对包含浅沟槽隔离结构的器件进行退火处理的时间为10min~60min，退火温度为1000℃~1040℃。
CN201210206376.9A 2012-06-20 2012-06-20 浅沟槽隔离结构的制造方法 Active CN103515281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210206376.9A CN103515281B (zh) 2012-06-20 2012-06-20 浅沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210206376.9A CN103515281B (zh) 2012-06-20 2012-06-20 浅沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN103515281A true CN103515281A (zh) 2014-01-15
CN103515281B CN103515281B (zh) 2016-02-17

Family

ID=49897784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210206376.9A Active CN103515281B (zh) 2012-06-20 2012-06-20 浅沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN103515281B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336660A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107731890A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233851A (zh) * 1998-04-27 1999-11-03 三星电子株式会社 沟槽隔离的形成方法
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
KR20050064326A (ko) * 2003-12-23 2005-06-29 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
CN101026121A (zh) * 2006-02-20 2007-08-29 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
US20110248352A1 (en) * 2010-04-12 2011-10-13 Lucian Shifren Low power semiconductor transistor structure and method of fabrication thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233851A (zh) * 1998-04-27 1999-11-03 三星电子株式会社 沟槽隔离的形成方法
US6432798B1 (en) * 2000-08-10 2002-08-13 Intel Corporation Extension of shallow trench isolation by ion implantation
KR20050064326A (ko) * 2003-12-23 2005-06-29 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
CN101026121A (zh) * 2006-02-20 2007-08-29 中芯国际集成电路制造(上海)有限公司 半导体隔离结构及其形成方法
US20110248352A1 (en) * 2010-04-12 2011-10-13 Lucian Shifren Low power semiconductor transistor structure and method of fabrication thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336660A (zh) * 2014-07-30 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN105336660B (zh) * 2014-07-30 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN107731890A (zh) * 2016-08-12 2018-02-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Also Published As

Publication number Publication date
CN103515281B (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
US7442620B2 (en) Methods for forming a trench isolation structure with rounded corners in a silicon substrate
US8673707B2 (en) Method for forming metal gate
KR100839529B1 (ko) 반도체소자의 소자분리막 형성 방법
CN101459116B (zh) 浅沟槽隔离结构的制造方法
JP2009099909A (ja) 半導体装置の製造方法
US20080305609A1 (en) Method for forming a seamless shallow trench isolation
CN103515281B (zh) 浅沟槽隔离结构的制造方法
CN108573862B (zh) 半导体结构及其形成方法
JP2007019191A (ja) 半導体装置とその製造方法
CN101728307B (zh) 浅沟槽隔离结构的制作方法
CN101789389A (zh) 浅沟槽隔离结构的制造方法
CN104637881A (zh) 浅沟槽隔离结构的形成方法
US20120220130A1 (en) Method for fabricating semiconductor device
CN102543823B (zh) 一种浅沟槽隔离制作方法
KR100702769B1 (ko) 반도체 소자의 소자분리막 형성방법
JP2010050145A (ja) 素子分離構造の製造方法および素子分離構造
CN103413778A (zh) 隔离结构的形成方法
CN103545243B (zh) 一种浅沟槽隔离结构的形成方法
JP2013157425A (ja) 半導体装置の製造方法
TWI512828B (zh) 半導體製程
US10490451B2 (en) Process for fabricating a transistor structure including a plugging step
CN112349586A (zh) 半导体结构的形成方法
CN105097643A (zh) 浅沟槽隔离结构的形成方法
CN103681311A (zh) 浅沟槽隔离结构的形成方法
CN103515291A (zh) 浅沟槽隔离结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant