CN103413778A

CN103413778A - 隔离结构的形成方法

Info

Publication number: CN103413778A
Application number: CN2013103713966A
Authority: CN
Inventors: 李志国; 贾敏
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2013-08-22
Filing date: 2013-08-22
Publication date: 2013-11-27
Anticipated expiration: 2033-08-22
Also published as: CN103413778B

Abstract

一种隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底具有沟槽；向所述沟槽填充第一绝缘层，所述第一绝缘层内具有孔洞；采用干法刻蚀工艺蚀刻所述第一绝缘层直至所述孔洞顶部打开；向所述沟槽填充满第二绝缘层。所述隔离结构的形成方法消除了绝缘材料内部的孔洞，提高了所形成的隔离结构的隔离性能。

Description

隔离结构的形成方法

技术领域

本发明涉及半导体工艺技术领域，尤其是涉及一种隔离结构的形成方法。

背景技术

随着半导体制造技术的不断发展，半导体器件的尺寸越来越小，集成度越来越高。半导体器件的隔离技术也由原来的硅局部氧化隔离(Local Oxidationof Silicon，LOCOS)发展到浅沟槽隔离(Shallow Trench Isolation，STI)。

浅沟槽隔离结构通常通过在半导体衬底上形成沟槽，并向沟槽中填充绝缘材料形成。随着晶圆工艺线宽的不断缩小，浅沟槽隔离结构的深宽比不断增大，现有隔离结构的形成方法在填充沟槽过程中，会在所填充的绝缘材料内部形成孔洞（void），例如图1所示，半导体衬底10中具有绝缘材料11，绝缘材料11内存在孔洞111。绝缘材料11内存在孔洞111会对浅沟槽隔离结构的隔离性能造成不利影响。更多浅沟槽隔离结构的形成方法请参考公开号为CN101740457A（2010年6月16日公开）的中国专利申请。

因此，亟需一种新的隔离结构的形成方法，以解决现有的绝缘材料内部形成孔洞的问题。

发明内容

本发明解决的问题是提供一种隔离结构的形成方法，以防止在绝缘材料内部形成孔洞，从而提高浅沟槽隔离结构的隔离性能。

为解决上述问题，本发明提供一种隔离结构的形成方法，包括：

提供半导体衬底，所述半导体衬底具有沟槽；

向所述沟槽填充第一绝缘层，所述第一绝缘层内具有孔洞；

采用干法刻蚀工艺蚀刻所述第一绝缘层直至所述孔洞顶部打开；

向所述沟槽填充满第二绝缘层。

可选的，采用高密度等离子体化学气相沉积工艺向所述沟槽填充所述第一绝缘层，采用高密度等离子体化学气相沉积工艺向所述沟槽填充满所述第二绝缘层。

可选的，所述高密度等离子体化学气相沉积工艺采用的气体包括SiH₄和O₂，所述SiH₄的流量范围包括5sccm～300sccm，所述O₂的流量范围包括5sccm～500sccm，所述高密度等离子体化学气相沉积工艺采用的温度范围包括300℃～800℃，采用的压力范围包括0～50mTorr，采用的射频功率范围包括100W～5000W。

可选的，所述干法刻蚀工艺采用的气体包括C₄F₈、C₅F₈和C₄F₆中的一种或者多种的任意组合，所述气体流量范围包括1sccm～400sccm，所述干法刻蚀工艺采用的温度范围包括0℃～150℃，采用的压力范围包括1mTorr～500mTorr，采用的射频功率范围包括100W～5000W。

可选的，向所述沟槽填充所述第一绝缘层时，所述第一绝缘层填充满所述沟槽。

可选的，向所述沟槽填充所述第一绝缘层时，出现所述孔洞即停止填充。

可选的，在采用所述干法刻蚀工艺蚀刻所述第一绝缘层之后，且在向所述沟槽填充满所述第二绝缘层之前，所述形成方法还包括：进行清洗处理。

可选的，所述清洗处理采用浓度范围包括0.5%～2%的NH₄OH溶液或者NH₄OH:H₂O₂:H₂O等于1:2:40的溶液进行清洗，所述清洗处理的温度范围包括30℃～60℃。

可选的，在进行所述清洗处理之后，且在向所述沟槽填充满所述第二绝缘层之前，所述隔离结构的形成方法还包括：进行干燥处理，所述干燥处理采用异丙醇法进行干燥，所述干燥处理的温度范围包括20℃～30℃，干燥时间大于2min。

可选的，在向所述沟槽填充满所述第二绝缘层之后，所述隔离结构的形成方法还包括：对所述第二绝缘层进行平坦化处理。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案所提供的隔离结构的形成方法中，先在沟槽中填充第一绝缘层，所述第一绝缘层内具有孔洞，然后采用干法刻蚀工艺蚀刻所述第一绝缘层直至所述孔洞顶部打开，再向所述沟槽填充满第二绝缘层，从而消除了绝缘材料内部的孔洞，提高了所形成的隔离结构的隔离性能。

进一步，采用高密度等离子体化学气相沉积工艺向所述沟槽填充所述第一绝缘层，采用高密度等离子体化学气相沉积工艺向所述沟槽填充满所述第二绝缘层，使所述第一绝缘层和所述第二绝缘层更好地填充所述沟槽。

进一步，向所述沟槽填充所述第一绝缘层时，出现所述孔洞即停止填充，从而节省工艺时间和工艺成本，同时还节省了后续所述干法刻蚀工艺的工艺时间和工艺成本。

附图说明

图1为现有隔离结构示意图；

图2至图6为本发明隔离结构的形成方法实施例示意图。

具体实施方式

为解决沟槽填充时绝缘材料内部出现孔洞的问题，业已提出采用高密度等离子体化学气相淀积（High-density plasma-Chemical Vapor Deposition，HDP-CVD）工艺对沟槽进行填充。HDP-CVD工艺通过在同一个反应腔中同步地进行淀积和刻蚀，达到填充沟槽的目的。

现有隔离结构的形成方法中，通常通过调整HDP-CVD工艺淀积速率和刻蚀速率比值的方法，以防止绝缘材料内部出现孔洞。但是由于设备的限制，当浅沟槽隔离结构的深宽比达到4以上时，很难通过调整淀积速率和刻蚀速率比值的方法防止绝缘材料出现孔洞。调整淀积速率和刻蚀速率比值的方法时，对于不同的程式（recipe）需要设定不同的淀积速率和刻蚀速率，当程式变化较大时，需要对设备进行新的调试和预处理，导致生产效率低。

为此，本发明提供一种隔离结构的形成方法，所述隔离结构的形成方法先在沟槽中填充第一绝缘层，所述第一绝缘层内具有孔洞，然后采用干法刻蚀工艺蚀刻所述第一绝缘层直至所述孔洞顶部打开，再向所述沟槽填充满第二绝缘层，消除了绝缘材料内部的孔洞，从而提高了所形成的隔离结构的隔离性能，并且所述隔离结构的形成方法不需要调整刻蚀速率和淀积速率比值，因此可以摆脱设备的限制，并提高生产效率。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

本发明实施例提供一种隔离结构的形成方法。

请参考图2，提供半导体衬底20，半导体衬底20具有沟槽24a。半导体衬底20上还具有垫氧化层（pad oxide）21、多晶硅层（poly）22和腐蚀阻挡层23。垫氧化层21位于半导体衬底20上，多晶硅层22位于垫氧化层21上，腐蚀阻挡层23位于多晶硅层22上。沟槽24a同时贯穿垫氧化层21、多晶硅层22和腐蚀阻挡层23。

半导体衬底20可以是硅衬底或者锗硅衬底等，也可以是绝缘体上半导体衬底，本实施例以硅衬底为例。半导体衬底20为形成各种半导体器件提供一个载体。

腐蚀阻挡层23的材料可以为氮化硅，可采用低气压化学气相沉积法沉积形成腐蚀阻挡层23。腐蚀阻挡层23可以在沟槽24a填充完成之后，进行平坦化处理时，作为平坦化处理的停止层，并且腐蚀阻挡层23的高度决定了最终形成的隔离结构的高度。

垫氧化层21的材料可以为二氧化硅，可采用湿法氧化方式形成垫氧化层21。垫氧化层21可以缓冲多晶硅层22、腐蚀阻挡层23和半导体衬底20之间的应力，并且可以增加多晶硅层22、腐蚀阻挡层23和半导体衬底20之间的粘附性。

多晶硅层22可以采用化学气相沉积工艺形成。本实施例利用半导体衬底20形成存储器件，因此在半导体衬底20上具有多晶硅层22。需要说明的是，在本发明的其它实施例中，可以不必形成多晶硅层22。

沟槽24a的形成过程可以包括：采用反应离子刻蚀（RIE）工艺依次蚀刻腐蚀阻挡层23、多晶硅层22、垫氧化层21和半导体衬底20，直至在半导体衬底20形成沟槽24a。

需要说明的是，图2中虽未显示，但是在形成沟槽24a之后，可以采用热氧化法或者现场蒸汽生成法在沟槽24a内表面形成衬氧化层，以圆滑沟槽24a的顶角（未标注），并去掉形成沟槽24a过程中在半导体衬底20表面引入的损伤。

请参考图3，向图2所示沟槽24a填充第一绝缘层25a，第一绝缘层25a内具有孔洞251。

本实施例中，第一绝缘层25a的材料可以是二氧化硅，并且本实施例可采用HDP-CVD工艺向沟槽24a填充第一绝缘层25a。

具体的，所述HDP-CVD工艺采用等离子体产生器（例如电感耦合器）产生高等离子体密度反应源，并在半导体衬底20上施加射频偏压（RF bias）电源，填充过程中，采用的气体包括SiH₄和O₂，所述SiH₄的流量范围包括5sccm～300sccm，所述O₂的流量范围包括5sccm～500sccm，采用的温度范围包括300℃～800℃，采用的压力范围包括0～50mTorr，采用的射频功率范围包括100W～5000W，填充时，由SiH₄和O₂产生的等离子体不断地进行淀积和刻蚀，从而形成由二氧化硅组成的第一绝缘层25a。

本实施例中，当第一绝缘层25a内出现孔洞251时，立即停止第一绝缘层25a的填充。

为了能够及时停止第一绝缘层25a的填充，可以对于同一批产品的若干样本采取上述工艺过程进行第一绝缘层25a的填充，然后对所述样本进行检测，从而得到所述孔洞251出现的位置，再计算得到出现所述孔洞251时的填充时间，再根据所述孔洞251出现时的填充时间，停止第一绝缘层25a的填充。

根据上述原理可以得到停止填充第一绝缘层25a的时间计算公式如下：

其中t为停止填充第一绝缘层25a的时间，α为工艺冗余度系数，其数值范围一般在0.5～2，W为沟槽24a的宽度，Rd为填充第一绝缘层25a的沉积速率，Rp为填充第一绝缘层25a的刻蚀速率。

例如当α为1.2，W为1800埃，Rd为4000埃/分钟，Rp为1000埃/分钟，根据上述数据可以得到：

即可知，停止填充第一绝缘层25a的时间为进行填充和第30.5秒。

本实施例在向沟槽24a填充第一绝缘层25a时，出现所述孔洞251即停止填充，因此可以节省工艺时间和工艺成本，并且，由于此时孔洞251刚刚形成，因而后续进行干法刻蚀时，可以在较短的时间内完成，节省了所述干法刻蚀工艺的工艺时间和工艺成本。

请参考图4，本实施例采用干法刻蚀工艺蚀刻图3中的第一绝缘层25a直至所述孔洞251顶部打开，此时图3中的第一绝缘层25a在经历所述干法刻蚀工艺之后转化为第一绝缘层25b，而图2所示沟槽24a被第一绝缘层25b部分填充后，转化为沟槽24b。

所述干法刻蚀工艺采用的气体可以包括C₄F₈、C₅F₈和C₄F₆中的一种或者多种的任意组合，所述气体流量范围包括1sccm～400sccm，采用的温度范围包括0℃～150℃，采用的压力范围包括1mTorr～500mTorr，采用的射频功率范围包括100W～5000W。

由于本实施例中，当第一绝缘层25a内出现孔洞251时，立即停止第一绝缘层25a的填充，因此所述干法刻蚀工艺的蚀刻时间可以控制在很短的范围内，因此该干法刻蚀工艺的时间成本和工艺成本均较低。

本实施例中，采用所述干法刻蚀工艺蚀刻第一绝缘层25a，第一绝缘层25a受到各向异性蚀刻，因此在刻蚀之后形成的沟槽24b出现下窄上宽的开口，如图4所示，这种形状的开口有利于后续填充。同时，沟槽24b相对沟槽24a而言，深宽比大为减小，因此后续填充的第二绝缘层不会出现孔洞。

需要说明的是，在本发明的其它实施例中，第一绝缘层25a也可以直接填充满沟槽24a，然后再采取所述干法刻蚀工艺蚀刻所述第一绝缘层25a直至所述孔洞251顶部打开。

请继续参考图4，本实施例在所述干法刻蚀工艺后，进行清洗处理。

本实施例可以采用浓度范围包括0.5%～2%的NH₄OH溶液（即稀氨水溶液）或者NH₄OH:H₂O₂:H₂O=1:2:40的溶液对所述干法刻蚀工艺后的沟槽24b和第一绝缘层25b进行清洗，所述清洗处理的温度范围包括30℃～60℃。

请继续参考图4，本实施例在进行所述清洗处理后，进行干燥处理。所述干燥处理可以采用异丙醇法进行干燥，所述干燥处理的温度范围包括20℃～30℃，干燥时间大于2min。

请参考图5，向图4所示沟槽24b填充满第二绝缘层25c。

本实施例中，第二绝缘层25c的材料同样可以为二氧化硅，并且填充第二绝缘层25c同样可以采用HDP-CVD工艺。

具体的，填充第二绝缘层25c时，HDP-CVD工艺采用的气体包括SiH₄和O₂，所述SiH₄的流量范围包括5sccm～300sccm，O₂的流量范围包括5sccm～500sccm，采用的温度范围包括300℃～800℃，采用的压力范围包括0mTorr～50mTorr，采用的射频功率范围包括100W～5000W。

在向沟槽24b填充满第二绝缘层25c时，第一绝缘层25a内出现的孔洞251已经在所述干法刻蚀工艺中被打开，因此此时的第一绝缘层25b内不存在孔洞。而且由于第一绝缘层25b的存在，沟槽24b的深宽比较小，因此所填充的第二绝缘层25c内不会出现孔洞，最终在填充满沟槽24b后，第一绝缘层25b内和第二绝缘层25c内均不存在孔洞，整个隔离结构的隔离性能得到提高。

需要说明的是，图5中虽然显示第一绝缘层25b和第二绝缘层25c分两层，但事实上，第一绝缘层25b和第二绝缘层25c的形成材料和形成工艺均相同，在实际产品上，第一绝缘层25b和第二绝缘层25c为同一层结构。

本实施例在填充第一绝缘层25a和填充第二绝缘层25c时，均采用HDP-CVD工艺，HDP-CVD工艺能够较好地对沟槽进行填充，并且本实施例中，两次HDP-CVD工艺的工艺条件和工艺参数基本相同，不需要对HDP-CVD工艺所使用的设备进行重新设定处理，因此可以提高生产效率。

本实施例不需要针对不同深宽比调整HDP-CVD工艺中沉积速率和刻蚀速率的比值，因此，所述隔离结构的形成方法可以不必受限于设备的调整极限。

请参考图6，在向图4所示沟槽24b填充满第二绝缘层25c之后，对第二绝缘层25c进行平坦化处理，直至暴露出腐蚀阻挡层23。此时，图2所示沟槽24a被绝缘材料25填充，绝缘材料25由第一绝缘层25b和部分第二绝缘层25c组成。

在后续的工艺中，可以去除腐蚀阻挡层23而保留多晶硅层22和垫氧化层21，并将垫氧化层21直接当成栅介质层，从而与多晶硅层22配合形成相应的半导体器件结构。但是，在本发明的其它实施例中，可以没有多晶硅层22，此时可以依次去除腐蚀阻挡层23和垫氧化层21。

本实施例所提供的隔离结构的形成方法中，通过向沟槽24a填充第一绝缘层25a，然后采用干法刻蚀工艺蚀刻所述第一绝缘层25a，直至第一绝缘层25a中的所述孔洞251顶部打开，再向所述沟槽24b填充满第二绝缘层25c，从而形成内部没有空洞的绝缘材料25填充满沟槽24a，提高了所形成的隔离结构的隔离性能。并且所述隔离结构的形成方法不需要调整刻蚀速率和淀积速率比值，因此可以摆脱设备的调整极限，并提高生产效率。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种隔离结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有沟槽；

向所述沟槽填充第一绝缘层，所述第一绝缘层内具有孔洞；

向所述沟槽填充满第二绝缘层。

2.如权利要求1所述的隔离结构的形成方法，其特征在于，采用高密度等离子体化学气相沉积工艺向所述沟槽填充所述第一绝缘层，采用高密度等离子体化学气相沉积工艺向所述沟槽填充满所述第二绝缘层。

3.如权利要求2所述的隔离结构的形成方法，其特征在于，所述高密度等离子体化学气相沉积工艺采用的气体包括SiH₄和O₂，所述SiH₄的流量范围包括5sccm～300sccm，所述O₂的流量范围包括5sccm～500sccm，所述高密度等离子体化学气相沉积工艺采用的温度范围包括300℃～800℃，采用的压力范围包括0mTorr～50mTorr，采用的射频功率范围包括100W～5000W。

4.如权利要求1所述的隔离结构的形成方法，其特征在于，所述干法刻蚀工艺采用的气体包括C₄F₈、C₅F₈和C₄F₆中的一种或者多种的任意组合，所述气体流量范围包括1sccm～400sccm，所述干法刻蚀工艺采用的温度范围包括0℃～150℃，采用的压力范围包括1mTorr～500mTorr，采用的射频功率范围包括100W～5000W。

5.如权利要求1所述的隔离结构的形成方法，其特征在于，向所述沟槽填充所述第一绝缘层时，所述第一绝缘层填充满所述沟槽。

6.如权利要求1所述的隔离结构的形成方法，其特征在于，向所述沟槽填充所述第一绝缘层时，出现所述孔洞即停止填充。

7.如权利要求1所述的隔离结构的形成方法，其特征在于，在采用所述干法刻蚀工艺蚀刻所述第一绝缘层之后，且在向所述沟槽填充满所述第二绝缘层之前，所述形成方法还包括：进行清洗处理。

8.如权利要求7所述的隔离结构的形成方法，其特征在于，所述清洗处理采用浓度范围包括0.5%～2%的NH₄OH溶液或者NH₄OH:H₂O₂:H₂O等于1:2:40的溶液进行清洗，所述清洗处理的温度范围包括30℃～60℃。

9.如权利要求7或8所述的隔离结构的形成方法，其特征在于，在进行所述清洗处理之后，且在向所述沟槽填充满所述第二绝缘层之前，所述形成方法还包括：进行干燥处理，所述干燥处理采用异丙醇法进行干燥，所述干燥处理的温度范围包括20℃～30℃，干燥时间大于2min。

10.如权利要求1所述的隔离结构的形成方法，其特征在于，在向所述沟槽填充满所述第二绝缘层之后，所述隔离结构的形成方法还包括：对所述第二绝缘层进行平坦化处理。