CN102122628B - 浅沟槽隔离结构及其制作方法 - Google Patents
浅沟槽隔离结构及其制作方法 Download PDFInfo
- Publication number
- CN102122628B CN102122628B CN 201010022568 CN201010022568A CN102122628B CN 102122628 B CN102122628 B CN 102122628B CN 201010022568 CN201010022568 CN 201010022568 CN 201010022568 A CN201010022568 A CN 201010022568A CN 102122628 B CN102122628 B CN 102122628B
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- laying
- isolation structure
- technique
- plough groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
一种浅沟槽隔离结构及其制作方法，所述制作方法包括：提供半导体衬底，在所述半导体衬底上形成浅沟槽；在所述浅沟槽内形成材质为氮氧化硅的衬垫层；在所述衬垫层上形成用于填充浅沟槽的填充氧化层。本发明技术方案通过在填充浅沟槽之前形成材质为氮氧化硅的衬垫层，能提高浅沟槽的圆滑度和改善浅沟槽内的应力环境，避免执行后续工艺制作时对衬垫层及其下的半导体衬底的破坏，增强所述浅沟槽隔离结构的隔离性能，提高半导体器件的电学性能，进而提升半导体产品的良率。
Description
技术领域
本发明涉及半导体制作技术领域，特别涉及浅沟槽隔离结构及其制作方法。
背景技术
在集成电路制作中，浅沟槽隔离结构用以将形成在硅基底上的元件与其他元件隔离。已有技术一般采用硅的局部氧化(LOCOS)、选择性多晶硅氧化(SEPOX)，凹槽多晶硅隔层(RPSL)LOCOS等，而LOCOS法又是其中使用最广泛的一种。
但是，LOCOS隔离也存在某些问题。亦即，当生长场氧化膜时，在衬垫氧化膜和氮化物膜之间的界面，或者在硅衬底和衬垫氧化膜之间的界面会产生“鸟嘴”，并渗透进有源区而使得电路可靠性降低。LOCOS隔离已不能进一步应用于例如超大规模集成电路(VLSI)的动态随机存取存储器(DRAM)的开发。
随着半导体制作技术的进步，浅沟槽隔离(Shallow Trench Isolation，STI)技术已经逐渐取代了传统半导体器件制作所采用的如局部硅氧化法(LOCOS)等其他隔离方法。
现有浅沟槽隔离结构的制作方法一般包括：在高温氧化炉管内氧化硅晶圆，在硅衬底上形成衬垫氧化层(Pad Oxide)和氮化硅层(Nitride)；再进行浅沟槽蚀刻形成浅沟槽；在浅沟槽的底部及侧壁通过热氧化工艺形成材质为氧化硅的衬垫层(Liner)，所述热氧化工艺例如为原位蒸汽生成工艺(ISSG)；采用例如低压化学气相淀积(LPCVD)工艺或高浓度等离子-化学气相沉积(HDP-CVD)工艺在所述衬垫层上形成用于填充浅沟槽的填充氧化层，接着以化学机械研磨(CMP)技术去除表面多出的材料，并以氮化硅层作为研磨终止层，留下一平坦的表面，最后再将氮化硅层和衬垫氧化层去除，以供后续工艺的制作。有关浅沟槽隔离结构的制作技术，可以在专利号为ZL98115052.7、名称为“避免碟形凹陷的浅沟槽隔离方法”的中国发明专利，公开号为CN101211816A、名称为“浅沟槽隔离成形方法”的中国发明专利，以及专利号为US6,444,541B1、名称为“在制作浅沟槽隔离的预氧化阶段形成衬垫层的方法(Method for forming lining oxide in shallow trench isolationincorporating pre-annealing step)”的美国发明专利找到更多的相关资料。
由于现有技术中，浅沟槽是利用蚀刻工艺形成的，其各转角大多呈尖锐状，所述浅沟槽的形状不仅影响后续沟槽的填充效果，而且尖锐的浅沟槽转角还容易引起边缘漏电，使得器件电学性能下降。另外，浅沟槽进行填充采用的是化学气相淀积(CVD)工艺，特别是高浓度等离子-化学气相沉积(HDP-CVD)工艺，而在浅沟槽的底部及侧壁形成的衬垫层为氧化硅，且其厚度较小，一般例如为30埃至200埃。在形成填充氧化层的过程中，等离子体会不断轰击衬垫层，特别是对于衬垫层中位于浅沟槽各转角处的呈尖锐状的那一部分，受到等离子体侵蚀会更加明显，膜层厚度会被磨薄，甚至会出现被穿破并进而破坏位于衬垫层之下的硅衬底的情形，产生漏电流，降低浅沟槽的隔离特性，从而导致最终形成的半导体器件的质量下降。
发明内容
本发明解决的问题是提供一种浅沟槽隔离结构及其制作方法，避免了现有技术中由于浅沟槽隔离结构中的衬垫层圆滑度不够、隔离特性较低等导致半导体器件性能不佳的问题。
为解决上述问题，本发明提供一种浅沟槽隔离结构及其制作方法，包括：提供半导体衬底，在所述半导体衬底上形成浅沟槽；在所述浅沟槽内形成材质为氮氧化硅的衬垫层；在所述衬垫层上形成用于填充浅沟槽的填充氧化层。
可选地，所述衬垫层中氮的质量百分比为0.3％至10％。
可选地，所述衬垫层的厚度为20埃至100埃。
可选地，所述衬垫层的弹性压力为-300Mpa至-500Mpa。
可选地，在所述浅沟槽内形成材质为氮氧化硅的衬垫层包括先后执行氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺。
可选地，所述氨气的快速热氮化工艺的工艺参数包括：温度为700℃至1100℃，压强为10Torr至500Tor，时间为5秒至90秒，氨气的流量为1每分钟标准升至10每分钟标准升。
可选地，所述氧化亚氮的快速氧化工艺的工艺参数包括：温度为800℃至1200℃，压强为10Torr至500Tor，时间为5秒至90秒，氧化亚氮的流量为1每分钟标准升至10每分钟标准升；氮气的流量为0每分钟标准升至20每分钟标准升。
可选地，所述氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺在同一机台的不同反应室或同一反应室中进行。
可选地，所述形成填充氧化层的方法为低压化学气相淀积工艺、次常压化学汽相沉积工艺或高浓度等离子-化学气相沉积工艺。
本发明在另一方面提供一种浅沟槽隔离结构，包括：半导体衬底，所述衬底内具有浅沟槽；衬垫层，形成于所述浅沟槽内，所述衬垫层的材质为氮氧化硅；填充氧化层，填充所述浅沟槽，所述衬垫层位于所述浅沟槽和所述填充氧化层之间。
可选地，所述衬垫层中氮的质量百分比为0.3％至10％。
可选地，所述衬垫层的厚度为20埃至100埃。
可选地，所述衬垫层的弹性压力为-300Mpa至-500Mpa。
与现有技术相比，本发明技术方案在制作浅沟槽隔离结构工艺中在填充浅沟槽之前形成有为氮氧化硅的衬垫层，能提高浅沟槽的圆滑度和改善浅沟槽内的应力环境，避免执行后续工艺制作时对衬垫层及其下的半导体衬底的破坏，增强所述浅沟槽隔离结构的隔离性能，提高半导体器件的电学性能(例如提高关电流和开电流性能，获得更紧致的待机电流分布)，进而提升半导体产品的良率。
附图说明
图1为根据本发明实施方式中浅沟槽隔离结构的制作方法的流程图；
图2至图5为根据图1流程制作浅沟槽隔离结构的结构示意图。
具体实施方式
发明人发现，在制作浅沟槽隔离结构时，浅沟槽各转角呈尖锐状，且在后续利用HDP-CVD工艺形成填充氧化层时，由于HDP-CVD工艺具有一定的刻蚀能力，等离子体对由例如原位蒸汽生成工艺(ISSG)的热氧化工艺形成的衬垫层造成轰击，且衬垫层隔离性能较弱，特别是浅沟槽各转角位置处的衬垫层也呈尖锐状，因此衬垫层在等离子体轰击下非常容易被破坏，导致填充氧化层直接与浅沟槽内的硅衬底接触，使得浅沟槽内的应力变化，产生漏电流，降低浅沟槽的隔离特性，从而导致最终形成的半导体器件的质量下降。
因此，在制作半导体器件时，为防止上述缺陷对半导体器件的电学性能的影响。本发明提供一种浅沟槽隔离结构及其制作方法，所述制作方法包括：提供半导体衬底，在所述半导体衬底上形成浅沟槽；在所述浅沟槽内形成材质为氮氧化硅的衬垫层；在所述衬垫层上形成用于填充浅沟槽的填充氧化层。相对现有技术，形成的衬垫层为氮氧化硅，改善浅沟槽内的应力环境，避免执行后续工艺制作时对衬垫层及其下的半导体衬底的破坏，提高半导体器件的电学性能。
为此，如图1所示，所述浅沟槽隔离结构的制作方法包括如下步骤：
S10，提供半导体衬底，在所述半导体衬底上形成浅沟槽。
S12，在所述浅沟槽内形成材质为氮氧化硅的衬垫层；
S14，在所述衬垫层上形成用于填充浅沟槽的填充氧化层。
面结合附图对本发明的内容进行详细说明。
如图1所示，首先执行步骤S10，提供半导体衬底200，在半导体衬底200上依序形成衬垫氧化层201、氮化硅层202和光阻图案层203，形成如图2所示的结构。
其中，所述半导体衬底200为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。
衬垫氧化层201的材质一般为氧化硅。在现有技术中，形成衬垫氧化层201的工艺是热氧化法，即在高温环境下，将半导体衬底200暴露在含氧环境中。该工艺通常在炉管中实现。通常形成的衬垫氧化层201的厚度都在几十埃左右，例如约50埃至250埃厚。因形成衬垫氧化层201的工艺已为本领域技术人员所熟知，故在此不再赘述。
在衬垫氧化层201上形成氮化硅层202。所述氮化硅层202的材质为氮化硅。在现有技术中，形成氮化硅层202的方法例如是化学气相淀积工艺(CVD)。在本实施例中，形成的氮化硅层202的厚度大约为500埃至2000埃。因形成氮化硅层202的工艺已为本领域技术人员所熟知，故在此不再赘述。
在氮化硅层202上形成光阻图案层203。所述光阻图案层203形成有开口204，所述开口204大致界定了后续浅沟槽的范围。
接着，进行蚀刻以形成浅沟槽205，形成如图3所示的结构。所述浅沟槽205是用于对半导体衬底200所形成的栅极结构(未予以图示)进行电隔离。在现有技术中，形成浅沟槽205的方法是蚀刻工艺，优选地，所述蚀刻工艺为微影蚀刻工艺，具体来讲，是通过非等向性蚀刻，且以含有HBr、Cl与CF4为反应气体，将半导体衬底200蚀刻至一预定深度。形成的浅沟槽205的深度一般为0.3微米(um)至0.5微米。因形成浅沟槽205的工艺已为本领域技术人员所熟知，故在此不再赘述。
接着执行步骤S12，在浅沟槽205内形成材质为氮氧化硅的衬垫层206，形成如图4所示的结构。衬垫层206是形成在浅沟槽205的底部和侧壁上，其材质为氮氧化硅，其中氮的质量百分比为0.3％至10％。衬垫层206的厚度为20埃至100埃，具有为-300Mpa至-500Mpa的弹性压力。
上述形成材质为氮氧化硅的衬垫层具体包括先后执行氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺，其中，所述氨气的快速热氮化工艺的工艺参数包括：温度为700℃至1100℃，压强为10Torr至500Tor，时间为5秒至90秒，氨气的流量为1每分钟标准升(Standard Liter per Minute，SLM)至10每分钟标准升。所述氧化亚氮的快速氧化工艺的工艺参数包括：温度为800℃至1200℃，压强为10Torr至500Tor，时间为5秒至90秒，氧化亚氮的流量为1每分钟标准升至10每分钟标准升；氮气的流量为0每分钟标准升至20每分钟标准升。
相比现有技术中通过ISSG工艺形成的材质为氧化硅的衬垫层，在本发明技术方案中，通过氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺相结合形成材质为氮氧化硅的衬垫层，具有更大的弹性压力，能提高浅沟槽的圆滑度和改善浅沟槽内的应力环境，避免执行后续工艺制作时对衬垫层及其下的半导体衬底的破坏，增强所述浅沟槽隔离结构的隔离性能，提高半导体器件的电学性能，进而提升半导体产品的良率。
特别地，所述氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺既可以是在同一机台的不同反应室也可以是在同一机台的同一反应室中进行。优选地，所述氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺在同一反应室中依序完成，以此节省设备费用，降低了生产成本；快速热处理始终在一个腔室内完成，使得工艺处方中不需要增加额外的开关腔室的步骤，降低了腔室中工作压力调节时间，减少了工艺的时间，相应的降低了产品生产时间，提高产品的产能；并且产品不需要从一个腔室转移到另一个腔室，所以使得产品在转移过程中受到的污染可能性减少，提高了产品的良率。
接着执行步骤S14，在衬垫层206上形成用于填充浅沟槽205的填充氧化层207，形成如图5所示的浅沟槽隔离结构。
填充氧化层207的材质为氧化硅。在现有技术中，形成填充氧化层207的方法可以是低压化学气相淀积(Low-Pressure CVD，LPCVD)工艺、次常压化学汽相沉积工艺(Sub-Atmosphere CVD，SACVD)或高浓度等离子-化学气相沉积(HDP-CVD)工艺。优选地，可以是例如以SiH4、O2和Ar的混合气体作为等离子化的气体源的HDP-CVD工艺对沟槽进行填充，因该HDP-CVD工艺的具体实施方法已为本领域技术人员所熟知，在此不再赘述。由于通过上述步骤S12形成的为氮氧化硅的衬垫层能改善浅沟槽内的应力环境，具有隔离性能较佳的优点，能有效保护其下的半导体衬底200，避免HDP-CVD工艺中等离子对衬垫层206及其下半导体衬底200的破坏。
本发明技术方案在制作浅沟槽隔离结构工艺中在填充浅沟槽之前形成有为氮氧化硅的衬垫层，能提高浅沟槽的圆滑度和改善浅沟槽内的应力环境，避免执行后续工艺制作时对衬垫层及其下的半导体衬底的破坏，增强所述浅沟槽隔离结构的隔离性能，提高半导体器件的电学性能(例如提高关电流和开电流性能，获得更紧致的待机电流分布)，进而提升半导体产品的良率。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种浅沟槽隔离结构的制作方法，其特征在于，包括：
提供半导体衬底，在所述半导体衬底上形成浅沟槽；
采用先后执行氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺在所述浅沟槽内形成材质为氮氧化硅的衬垫层，所述衬垫层中氮的质量百分比为0.3％至10％，所述衬垫层弹性压为-300Mpa至-500Mpa；
在所述衬垫层上形成用于填充浅沟槽的填充氧化层。
2.根据权利要求1所述浅沟槽隔离结构的制作方法，其特征在于，所述衬垫层的厚度为20埃至100埃。
3.根据权利要求1所述浅沟槽隔离结构的制作方法，其特征在于，所述氨气的快速热氮化工艺的工艺参数包括：温度为700℃至1100℃，压强为10Torr至500Torr，时间为5秒至90秒，氨气的流量为1每分钟标准升至10每分钟标准升。
4.根据权利要求1所述浅沟槽隔离结构的制作方法，其特征在于，所述氧化亚氮的快速氧化工艺的工艺参数包括：温度为800℃至1200℃，压强为10Torr至500Torr，时间为5秒至90秒，氧化亚氮的流量为1每分钟标准升至10每分钟标准升；氮气的流量为0每分钟标准升至20每分钟标准升。
5.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述氨气的快速热氮化工艺和氧化亚氮的快速氧化工艺在同一机台的不同反应室或同一反应室中进行。
6.如权利要求1所述的浅沟槽隔离结构的制作方法，其特征在于，所述形成填充氧化层的方法为低压化学气相淀积工艺、次常压化学气相沉积工艺或高浓度等离子-化学气相沉积工艺。
7.一种浅沟槽隔离结构，其特征在于，包括：
半导体衬底，所述衬底内具有浅沟槽；
衬垫层，形成于所述浅沟槽内，所述衬垫层的材质为氮氧化硅，所述衬垫层中氮的质量百分比为0.3％至10％，所述衬垫层弹性压为-300Mpa至-500Mpa；
填充氧化层，填充所述浅沟槽，所述衬垫层位于所述浅沟槽和所述填充氧化层之间。
8.根据权利要求7所述浅沟槽隔离结构，其特征在于，所述衬垫层的厚度为20埃至100埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010022568 CN102122628B (zh) | 2010-01-08 | 2010-01-08 | 浅沟槽隔离结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010022568 CN102122628B (zh) | 2010-01-08 | 2010-01-08 | 浅沟槽隔离结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102122628A CN102122628A (zh) | 2011-07-13 |
| CN102122628B true CN102122628B (zh) | 2013-06-19 |
Family
ID=44251146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010022568 Active CN102122628B (zh) | 2010-01-08 | 2010-01-08 | 浅沟槽隔离结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102122628B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105990249A (zh) * | 2015-02-27 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN107887322A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法及半导体器件的形成方法 |
| CN110364475A (zh) * | 2018-04-09 | 2019-10-22 | 无锡华润上华科技有限公司 | 一种半导体器件的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180467B1 (en) * | 1998-12-15 | 2001-01-30 | United Microelectronics Corp. | Method of fabricating shallow trench isolation |
| CN1901191A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离物及其制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6784075B2 (en) * | 2002-09-10 | 2004-08-31 | Silicon Integrated Systems Corp. | Method of forming shallow trench isolation with silicon oxynitride barrier film |
| KR20090008004A (ko) * | 2007-07-16 | 2009-01-21 | 삼성전자주식회사 | Ｓｔｉ 구조를 가지는 반도체 소자 및 그 제조 방법 |
| US20090184402A1 (en) * | 2008-01-22 | 2009-07-23 | United Microelectronics Corp. | Method of fabricating a shallow trench isolation structure including forming a second liner covering the corner of the trench and first liner. |
-
2010
- 2010-01-08 CN CN 201010022568 patent/CN102122628B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180467B1 (en) * | 1998-12-15 | 2001-01-30 | United Microelectronics Corp. | Method of fabricating shallow trench isolation |
| CN1901191A (zh) * | 2005-07-21 | 2007-01-24 | 台湾积体电路制造股份有限公司 | 浅沟槽隔离物及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102122628A (zh) | 2011-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105047660B (zh) | 浅沟槽隔离结构 | |
| US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| KR20080071693A (ko) | 산화물 제거 방법 및 이를 이용한 트렌치 매립 방법 | |
| US6787409B2 (en) | Method of forming trench isolation without grooving | |
| US20040214405A1 (en) | Method for fabricating isolation layer in semiconductor device | |
| JPH11163120A (ja) | 半導体素子の素子隔離層形成方法 | |
| US6015757A (en) | Method of oxide etching with high selectivity to silicon nitride by using polysilicon layer | |
| CN106684030A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN102122630B (zh) | 浅沟槽隔离结构的制作方法 | |
| US6093618A (en) | Method of fabricating a shallow trench isolation structure | |
| CN102122628B (zh) | 浅沟槽隔离结构及其制作方法 | |
| CN104425278A (zh) | 半导体器件及半导体器件的形成方法 | |
| JP2001035916A (ja) | 浅いトレンチ素子分離形成方法 | |
| CN101740458A (zh) | 浅沟槽结构制作方法 | |
| US6503815B1 (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| CN102201360A (zh) | 沟槽隔离结构及其形成方法 | |
| US6720235B2 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| CN103413778A (zh) | 隔离结构的形成方法 | |
| US7501326B2 (en) | Method for forming isolation layer of semiconductor device | |
| KR20040048458A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100619395B1 (ko) | 반도체 소자 제조 방법 | |
| CN103515289A (zh) | 一种浅沟槽隔离结构的形成方法 | |
| KR20080048767A (ko) | 소자 분리 구조물의 형성 방법 | |
| CN105448836B (zh) | 一种半导体器件及其制作方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |