CN100483669C - 浅沟槽隔离结构的制造方法 - Google Patents
浅沟槽隔离结构的制造方法 Download PDFInfo
- Publication number
- CN100483669C CN100483669C CNB2006101168772A CN200610116877A CN100483669C CN 100483669 C CN100483669 C CN 100483669C CN B2006101168772 A CNB2006101168772 A CN B2006101168772A CN 200610116877 A CN200610116877 A CN 200610116877A CN 100483669 C CN100483669 C CN 100483669C
- Authority
- CN
- China
- Prior art keywords
- groove
- layer
- silicon nitride
- dielectric layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
本发明公开了一种在半导体器件中浅沟槽隔离结构的制造方法，包括：提供一半导体衬底；在所述衬底表面形成垫氧化层；在所述垫氧化层表面形成氮化硅层；刻蚀所述氮化硅层、垫氧化层以及衬底，从而在衬底中形成沟槽；回拉所述沟槽两侧的氮化硅层；在所述沟槽底部和侧壁以及氮化硅层表面形成衬层氧化层；在所述沟槽中沉积绝缘物质；平坦化所述绝缘物质以形成浅沟槽隔离结构。本发明的方法能够有效地提高沟槽侧壁衬层氧化层的阶梯覆盖能力，从而提高沟槽的绝缘隔离性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件中的浅沟槽隔离结构的制造方法。
背景技术
随着半导体制造技术的飞速发展，集成电路制造工艺已经进入深亚微米时代。半导体器件的尺寸和隔离半导体器件的隔离结构亦随之缩小。在0.13μm以下工艺节点，半导体器件的有源区(active area)的元件之间的隔离层均采用浅沟槽隔离工艺(STI)形成。
申请号为02148739.1的中国专利申请公开了一种在半导体衬底中形成浅沟槽隔离物的方法。在这种工艺中，首先在衬底表面形成垫氧化层(pad oxide)和氮化硅层，然后刻蚀氮化硅层、垫氧化层和衬底材料以在衬底中形成沟槽，元件之间用刻蚀的浅沟槽隔离；然后在沟槽侧壁和底部形成衬层氧化层，再利用化学气相淀积(CVD)在浅沟槽中填入绝缘介质，例如氧化硅。在填入绝缘介质之后，用化学机械研磨(CMP)的方法使沟槽表面平坦化。
图1为现有一种浅沟槽隔离结构形成方法的流程图；图2A至图2D为说明图1所示流程图的器件剖面图。如图1所示，并结合图2A至图2D。首先提供一半导体衬底100(S101)；然后在衬底100表面生长垫氧化层110(S102)；接着在垫氧化层110表面再形成氮化硅层120(S103)；利用光刻技术在氮化硅层120表面形成具有开口的光刻胶图形并通过上述开口刻蚀氮化硅层120、垫氧化层110以及衬底100以形成沟槽130(S104)；接下来采用炉管氧化(furnace)工艺在沟槽130的表面(包括底部和侧壁)热生长衬层氧化层(liner oxide)140，如图2B所示，炉管氧化工艺生长的氧化层的覆盖均匀性不佳，尤其在沟槽顶部边缘和底角处会出现缺陷141和142；然后采用热磷酸湿法腐蚀的方法对沟槽开口处的氮化硅层120进行回拉(pull back)处理(S106)；其目的是为了避免在后续酸洗工艺中STI边缘表面出现腐蚀凹陷。但是在利用热磷酸腐蚀氮化硅层120的过程中，磷酸在腐蚀氮化硅的同时，会对衬层氧化层140造成一定程度的腐蚀，加之炉管氧化工艺生长的氧化层存在致密程度和均匀性的缺陷141和142，使得衬层氧化层更易被腐蚀而减薄，如图2C所示，尤其是沟槽拐角边缘处的衬层氧化层相对较薄，从而使角部和底部的衬层氧化层出现更加严重的腐蚀缺陷。接下来在沟槽中填充绝缘物质150(S107)，如图2D所示；然后对沟槽进行平坦化处理(S108)。
由于炉管氧化工艺生长的衬层氧化层的致密程度和均匀性存在缺陷，加之湿法腐蚀氮化硅层120的过程中对衬层氧化层140造成一定程度的腐蚀，使衬层氧化层140的覆盖率降低，特别是角部衬层氧化层出现的腐蚀缺陷141使沟槽角部的阶梯覆盖能力大大降低，导致后续形成于衬底100的晶体管的源极和漏极区域产生高漏电流路径，降低半导体器件的产品良率。
发明内容
本发明提供的半导体器件中浅沟槽隔离结构的制造方法，能够有效地提高沟槽阶梯覆盖能力，从而提高沟槽的绝缘隔离性能。
本发明的一个目的在于提供一种浅沟槽隔离结构的制造方法，包括：
提供一半导体衬底；
在所述衬底表面形成第一介质层；
在所述第一介质层表面形成第二介质层；
刻蚀所述第二介质层、第一介质层以及衬底以在衬底中形成沟槽；
回拉所述沟槽两侧的第二介质层；
在所述沟槽底部和侧壁以及第二介质层表面形成第三介质层；
在所述沟槽中沉积绝缘物质；
平坦化所述绝缘介质以形成浅沟槽隔离结构。
所述第一介质层为垫氧化层。所述第二介质层为氮化硅或氮氧化硅。所述第三介质层为衬层氧化层。所述衬层氧化层利用原位蒸气产生氧化工艺形成。所述原位蒸气产生氧化工艺的温度为1000～1100℃。所述原位蒸气产生氧化工艺的反应气体包括氧气和氢气，其中氧气的流量为20～40sccm，氢气的流量为10～20sccm.。所述原位蒸气产生氧化工艺的反应时间为30～60s。
所述方法还包括在所述第二介质层表面形成光致抗蚀剂层，并图案化所述光致抗蚀剂层以定义所述沟槽位置的步骤。
本发明的另一个目的在于提供一种在半导体器件中浅沟槽隔离结构的制造方法，包括：
提供一半导体衬底；
在所述衬底表面形成垫氧化层；
在所述垫氧化层表面形成氮化硅层；
刻蚀所述氮化硅层、垫氧化层以及衬底，从而在衬底中形成沟槽；
回拉所述沟槽两侧的氮化硅层；
在所述沟槽底部和侧壁以及氮化硅层表面形成衬层氧化层；
在所述沟槽中沉积绝缘物质；
平坦化所述绝缘物质以形成浅沟槽隔离结构。
所述衬层氧化层利用原位蒸气产生氧化工艺形成。所述原位蒸气产生氧化工艺的温度为1000～1100℃。所述原位蒸气产生氧化工艺的反应气体包括氧气和氢气，其中氧气的流量为20～40sccm，氢气的流量为10～20sccm.。所述原位蒸气产生氧化工艺的反应时间为30～60s。
所述方法还包括在所述氮化硅层表面形成光致抗蚀剂层，并图案化所述光致抗蚀剂层以定义所述沟槽位置的步骤。
所述绝缘物质为氧化硅。
与现有技术相比，本发明具有以下优点：
本发明的浅沟槽隔离结构的制造方法在刻蚀氮化硅层、垫氧化层以及衬底形成沟槽之后，先于在沟槽中生长衬层氧化层之前将沟槽开口处的氮化硅回拉扩开，避免了生长衬层氧化层后再回拉氮化硅层而对衬层氧化层造成的损伤。此外，在将沟槽开口处的氮化硅回拉扩开之后，本发明的方法采用原位蒸气生长工艺(ISSG)技术在沟槽内形成衬层氧化层，原位蒸气生长工艺(ISSG)较炉管氧化(furnace)工艺生长的氧化层性能更加优异，能够形成致密均匀绝缘性能良好的氧化层，大大提高了沟槽内衬层氧化层的覆盖率和覆盖均匀程度，尤其是沟槽角部的阶梯覆盖率得到了很大改善。因此采用本发明的方法形成的浅沟槽隔离结构的绝缘性能更加优良，有利于源极和漏极区域漏电流的降低和产品良率的提高。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。在附图中，为清楚明了，放大了层和区域的厚度。
图1为现有浅沟槽隔离结构形成方法的流程图；
图2A至图2D为说明图1所示方法的浅沟槽隔离结构简化剖面示意图；
图3为根据本发明实施例的浅沟槽隔离结构的制造方法流程图；
图4A至图4E为说明图3所示方法的浅沟槽隔离结构简化剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明是关于半导体集成电路制造技术领域，特别是关于在半导体器件中形成浅沟槽隔离结构的方法和浅沟槽隔离结构。这里需要说明的是，本说明书提供的实施例用来说明本发明的各个特征，仅是利用特别的组成和结构以方便说明，并非对本发明的限定。
图3为根据本发明实施例的浅沟槽隔离结构制造方法流程图，所述示意图只是实例，其在此不应限制本发明保护的范围。如图3所示，本发明的浅沟槽隔离结构的制造方法首先提供一半导体衬底(S301)；在衬底表面形成垫氧化层(S302)；然后在垫氧化层表面形成氮化硅层(S303)，该氮化硅层也可以上氮化硅、氮氧化硅或其混合物；利用光刻工艺定义沟槽的位置后，刻蚀上述氮化硅层和垫氧化层以及衬底形成沟槽(S304)；随后，采用湿法腐蚀的方法回拉(pullback)沟槽开口处的氮化硅层使开口处的氮化硅层拓宽(S305)；在接下来的工艺步骤中，利用ISSG原位蒸气产生氧化技术在沟槽和氮化硅层表面形成衬层氧化层(S306)；然后，在沟槽中填充绝缘物质(S307)；并利用化学机械研磨工艺(CMP)对沟槽表面进行平坦化(S308)。
下面结合图4A至图4E对本发明的方法做进一步详细的说明。图4A至图4E为说明图3所示方法的浅沟槽隔离结构简化剖面示意图，所述示意图只是实例，其在此不应限制本发明保护的范围。图中为简化起见仅示出了一个沟槽结构，实际中衬底中的沟槽数量为多个。
首先如图4A所示，其包括一半导体衬底100，衬底100可以是整体半导体衬底(例如单晶、多晶或非晶结构的硅或硅锗(SiGe)，或混合的半导体结构(例如碳化硅、砷化镓、磷化镓、锑化铟、磷化铟、砷化铟、砷化镓或锑化镓)。也可以是绝缘层上有半导体的衬底，例如绝缘体上硅(SOI)。
在衬底100表面采用热氧化工艺例如炉管氧化(furnace)生长一层氧化硅(SiO2)，厚度约为50～200，作为衬层氧化层110。也可以采用低压化学气相淀积工艺(LPCVD)，在反应室内通入硅烷(SiH4)和氧气(O2)或仅通入O2，在衬底100表面淀积形成衬层氧化层110。该衬层氧化层作为后续形成的氮化硅层与半导体衬底之间的过度和缓冲层。接着，利用LPCVD工艺、等离子增强化学气相淀积(PECVD)或原子层化学气相淀积(ALCVD)工艺，优选LPCVD工艺，在反应室内通入SiH2Cl2和氨气(NH3)的混合气体，在所述衬层氧化层110表面沉积氮化硅层120，厚度为1000～2000。随后在氮化硅层120表面涂布光刻胶层122，并进行曝光、显影等光刻工艺以形成定义沟槽位置的、具有开口的光刻胶图形。
接下来如图4B所示，利用反应离子刻蚀(RIE)或等离子刻蚀工艺经光刻胶图形的开口刻蚀氮化硅层120和衬层氧化层110，以露出衬底100的表面。接着利用含氟刻蚀气体，例如含CF4、CHF3的刻蚀气体，以氮化硅层120和衬层氧化层110为掩膜对半导体衬底100进行刻蚀，从而在半导体衬底100中形成沟槽130。随后采用氧气等离子灰化(O2plasma ashing)工艺去除光刻胶122，并利用标准清洗液(standard clean solutions)，例如稀释的NH4/H2O2溶液(即SC1)或稀释的NH4OH/HCL溶液(即SC2)和去离子水，对半导体衬底100进行清洗。
在接下来的工艺步骤中，如图4C所示，在沟槽130的开口处，对氮化硅层120进行回拉(pull back)处理，即采用热磷酸腐蚀的方法腐蚀沟槽130的开口处两侧的氮化硅120，使开口处的氮化硅拓宽。这样可以避免在后面的酸洗过程中腐蚀液对STI表面边缘的腐蚀而在边缘出现凹陷。
接下来如图4D所示，在沟槽130的底部和侧壁，以及氮化硅层的表面，利用ISSG氧化技术形成ISSG氧化层160。ISSG氧化技术能够形成致密、厚度均匀的氧化层，而且形成的氧化层160具有良好的阶梯覆盖能力，能够弥补磷酸腐蚀氮化硅层时，磷酸对衬底100中沟槽130表面和垫氧化层110表面的一定的腐蚀作用造成的凹陷。
ISSG氧化工艺形成衬层氧化层160在反应室内进行，氧化反应过程中，反应室内的温度为1000～1100℃，压力为5～10Torr，反应气体包括氧气和氢气，其中氧气的流量为20～40sccm，氢气的流量为10～20sccm.，反应时间为30～60s。
采用ISSG氧化工艺提高了沟槽130内衬层氧化层160的覆盖率和覆盖均匀程度，尤其是沟槽角部的阶梯覆盖率得到了很大改善。
对于0.13um以下工艺节点的半导体器件浅沟槽隔离结构而言，沟槽130的深宽比一般大于3；而对于90nm以下工艺节点的半导体器件浅沟槽隔离结构而言，沟槽130的深宽比则会达到4或更高。在接下来的工艺步骤中，利用LPCVD工艺、等离子增强化学气相淀积(PECVD)、原子层化学气相淀积(ALCVD)工艺或HDP-CVD工艺，在沟槽130中填充绝缘物质150。本实施例中绝缘物质为二氧化硅或无掺杂硅酸盐玻璃(USG)。淀积过程中，在反应室内通入反应气体，例如SiH4和O2以及氦气的混合气体，反应室的压力为300-600Torr；氦气(He)流量为500-2000sccs；氧气(O2)流量为30-50sccs；硅烷(SiH4)流量：10-14.5sccs。也可以是正硅酸乙脂(TEOS)与臭氧的混合气体，其中TEOS的流量为1000-3000sccs，氧气(O3)的流量为10000-20000sccs。反应室内的射频功率为600-2000W。以适当的温度、压力、气体流量和射频偏置功率获得气体等离子体，在沟槽130中淀积由二氧化硅或USG组成的绝缘物质150，并完全覆盖ISSG氧化层140的表面。随后，利用化学机械研磨工艺对上述绝缘物质150进行平坦化，包括研磨绝缘物质150和氮化硅层120表面的ISSG氧化层，从而得到如图4E所示的浅沟槽隔离结构。
本发明的浅沟槽隔离结构的制造方法在刻蚀氮化硅层120、垫氧化层110以及衬底100形成沟槽130之后，在沟槽130中生长衬层氧化层之前，利用湿法腐蚀的方式将沟槽130开口处的氮化硅120回拉扩开，避免了生长衬层氧化层后再回拉氮化硅层而对衬层氧化层造成的损伤。
在将沟槽130开口处的氮化硅120被回拉扩开之后，本发明的方法采用原位蒸气生长工艺(ISSG)技术在沟槽内形成衬层氧化层160，原位蒸气生长工艺(ISSG)比炉管氧化(furnace)工艺生长的氧化层更加致密和均匀，大大提高了沟槽内衬层氧化层的覆盖率和覆盖均匀程度，尤其是沟槽角部的阶梯覆盖率得到了很大改善，提高了绝缘性能。因此采用本发明的方法形成的浅沟槽隔离结构的绝缘性能更加优良，有利于源极和漏极区域漏电流的降低。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (16)
1、一种浅沟槽隔离结构的制造方法，包括：
提供一半导体衬底；
在所述衬底表面形成第一介质层；
在所述第一介质层表面形成第二介质层；
刻蚀所述第二介质层、第一介质层以及衬底以在衬底中形成沟槽；
对半导体衬底进行清洗；
清洗之后，直接回拉所述沟槽两侧的第二介质层；
在所述沟槽底部和侧壁以及第二介质层表面形成第三介质层；
在所述沟槽中沉积绝缘物质；
平坦化所述绝缘物质以形成浅沟槽隔离结构。
2、根据权利要求1所述的方法，其特征在于：所述第一介质层为垫氧化层。
3、根据权利要求1所述的方法，其特征在于：所述第二介质层为氮化硅或氮氧化硅。
4、根据权利要求1所述的方法，其特征在于：所述第三介质层为衬层氧化层。
5、根据权利要求4所述的方法，其特征在于：所述衬层氧化层利用原位蒸气产生氧化工艺形成。
6、根据权利要求5所述的方法，其特征在于：所述原位蒸气产生氧化工艺的温度为1000～1100℃。
7、根据权利要求6所述的方法，其特征在于：所述原位蒸气产生氧化工艺的反应气体包括氧气和氢气，其中氧气的流量为20～40sccm，氢气的流量为10～20sccm.。
8、根据权利要求6或7所述的方法，其特征在于：所述原位蒸气产生氧化工艺的反应时间为30～60s。
9、根据权利要求1所述的方法，其特征在于：所述方法还包括在所述第二介质层表面形成光致抗蚀剂层，并图案化所述光致抗蚀剂层以定义所述沟槽位置的步骤。
10、一种在半导体器件中浅沟槽隔离结构的制造方法，包括：
提供一半导体衬底；
在所述衬底表面形成垫氧化层；
在所述垫氧化层表面形成氮化硅层；
刻蚀所述氮化硅层、垫氧化层以及衬底，从而在衬底中形成沟槽；
对半导体衬底进行清洗；
清洗之后，直接回拉所述沟槽两侧的氮化硅层；
在所述沟槽底部和侧壁以及氮化硅层表面形成衬层氧化层；
在所述沟槽中沉积绝缘物质；
平坦化所述绝缘物质以形成浅沟槽隔离结构。
11、根据权利要求10所述的方法，其特征在于：所述衬层氧化层利用原位蒸气产生氧化工艺形成。
12、根据权利要求11所述的方法，其特征在于：所述原位蒸气产生氧化工艺的温度为1000～1100℃。
13、根据权利要求12所述的方法，其特征在于：所述原位蒸气产生氧化工艺的反应气体包括氧气和氢气，其中氧气的流量为20～40sccm，氢气的流量为10～20sccm.。
14、根据权利要求12或13所述的方法，其特征在于：所述原位蒸气产生氧化工艺的反应时间为30～60s。
15、根据权利要求10所述的方法，其特征在于：所述方法还包括在所述氮化硅层表面形成光致抗蚀剂层，并图案化所述光致抗蚀剂层以定义所述沟槽位置的步骤。
16、根据权利要求10所述的方法，其特征在于：所述绝缘物质为氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168772A CN100483669C (zh) | 2006-09-30 | 2006-09-30 | 浅沟槽隔离结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2006101168772A CN100483669C (zh) | 2006-09-30 | 2006-09-30 | 浅沟槽隔离结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101154617A CN101154617A (zh) | 2008-04-02 |
| CN100483669C true CN100483669C (zh) | 2009-04-29 |
Family
ID=39256171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101168772A Active CN100483669C (zh) | 2006-09-30 | 2006-09-30 | 浅沟槽隔离结构的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100483669C (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101593717B (zh) * | 2008-05-28 | 2011-06-01 | 上海华虹Nec电子有限公司 | 浅沟槽隔离结构的制备方法 |
| CN101640182B (zh) * | 2008-07-31 | 2011-05-04 | 中芯国际集成电路制造(北京)有限公司 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
| CN102222636B (zh) * | 2010-04-14 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离的制作方法 |
| CN102339782B (zh) * | 2010-07-16 | 2013-04-17 | 中芯国际集成电路制造(上海)有限公司 | 浅沟道隔离区的制作方法 |
| CN102386132B (zh) * | 2010-08-27 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 减少对准容差的方法及其在热处理工艺中的专用设备 |
| CN102487034A (zh) * | 2010-12-03 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 浅沟槽隔离结构的制作方法 |
| CN104299938B (zh) * | 2013-07-16 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
| CN104517887B (zh) * | 2013-09-27 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | 一种制作半导体器件的方法 |
| CN103855073A (zh) * | 2014-03-27 | 2014-06-11 | 上海华力微电子有限公司 | 一种浅沟槽隔离结构的制备方法 |
| CN104157602B (zh) * | 2014-08-27 | 2019-11-22 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制备方法 |
| CN105762059A (zh) * | 2014-12-16 | 2016-07-13 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽结构的清洗方法、隔离结构的制作方法及半导体器件 |
| CN105655287B (zh) * | 2016-04-07 | 2018-12-11 | 上海华力微电子有限公司 | 梯度压力模式改善膜厚均一性的方法 |
| CN110890279B (zh) * | 2018-09-11 | 2023-09-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN111446167A (zh) * | 2020-03-16 | 2020-07-24 | 绍兴同芯成集成电路有限公司 | 一种利用聚合物隔离层生成多阶梯状沟槽晶体管的工艺 |
| CN114156176A (zh) * | 2022-02-10 | 2022-03-08 | 晶芯成(北京)科技有限公司 | 一种半导体结构的制造方法 |
-
2006
- 2006-09-30 CN CNB2006101168772A patent/CN100483669C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101154617A (zh) | 2008-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
| CN101950730B (zh) | 浅沟槽隔离结构及于其内形成底部孔洞的方法 | |
| US7037785B2 (en) | Method of manufacturing flash memory device | |
| CN101459115A (zh) | 浅沟槽隔离结构的制造方法 | |
| US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
| CN103578988A (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
| CN101930941A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN101459108B (zh) | 形成浅沟槽隔离结构的方法和形成浅沟槽的刻蚀方法 | |
| CN101640182B (zh) | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 | |
| CN101740458A (zh) | 浅沟槽结构制作方法 | |
| CN101996921B (zh) | Sti的形成方法 | |
| US6784075B2 (en) | Method of forming shallow trench isolation with silicon oxynitride barrier film | |
| US6503815B1 (en) | Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation | |
| CN114093806B (zh) | 一种半导体结构的制作方法 | |
| CN101197282A (zh) | 半导体器件及其制造方法 | |
| CN104637881A (zh) | 浅沟槽隔离结构的形成方法 | |
| CN110364476B (zh) | 一种半导体器件的制造方法 | |
| CN102487016A (zh) | 晶体管制作方法 | |
| US6720235B2 (en) | Method of forming shallow trench isolation in a semiconductor substrate | |
| CN103187254A (zh) | 一种双层多晶硅栅的制造方法 | |
| CN102122628A (zh) | 浅沟槽隔离结构及其制作方法 | |
| US7022584B2 (en) | Method of manufacturing a shallow trench isolation structure | |
| US6900112B2 (en) | Process for forming shallow trench isolation region with corner protection layer | |
| US20030008474A1 (en) | Method of forming shallow trench isolation | |
| CN116053298B (zh) | 一种半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20111115 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |