CN101640182B - 形成浅沟槽隔离结构的方法及半导体器件的制造方法 - Google Patents
形成浅沟槽隔离结构的方法及半导体器件的制造方法 Download PDFInfo
- Publication number
- CN101640182B CN101640182B CN2008101175027A CN200810117502A CN101640182B CN 101640182 B CN101640182 B CN 101640182B CN 2008101175027 A CN2008101175027 A CN 2008101175027A CN 200810117502 A CN200810117502 A CN 200810117502A CN 101640182 B CN101640182 B CN 101640182B
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- semiconductor substrate
- pad oxide
- isolation structure
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种形成浅沟槽隔离结构的制造方法及一种半导体器件的制造方法,该形成浅沟槽隔离结构的方法包括:提供一硅片;在硅片上形成半导体衬底;对半导体衬底进行刻蚀,在硅片的中央区域和边缘区域的半导体衬底中形成围绕硅片中心对称分布的至少100个沟槽;在所述沟槽内形成覆盖沟槽的侧壁和底面垫氧化物层,其中在硅片边缘区域沟槽内形成的所述垫氧化物层的厚度大于在硅片中央区域沟槽内形成的所述垫氧化物层的厚度;在沟槽内垫氧化物层上填充氧化物,使沟槽内氧化物的表面与半导体衬底表面在同一个平面。本发明改善了硅片的变形现象,使硅片的形变减小,从而提高了该硅片边缘区域的利用率。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及形成浅沟槽隔离结构的方法及半导体器件的制造方法。
背景技术
随着半导体制造技术的飞速发展,集成电路制造工艺从单个硅芯片上的少数互连器件发展到数百万个器件。常规集成电路提供了远超过最初设想的性能和复杂度,为了实现复杂度和电路密度的改善,器件的特征也随之缩小。
随着器件的特征尺寸的缩小,要求器件制造的精确度越来越高,给器件的制造工艺带来了新的挑战。公开号:CN101154617A,名称为:浅沟槽隔离结构的制造方法的中国专利申请中,公开了一种制造浅沟槽隔离结构的方法,如图1所示,其中包括提供半导体衬底100,在半导体衬底100表面采用热氧化工艺生成一层氧化层110,接着利用低压化学淀积工艺(LPCVD)在氧化层110表面沉积氮化硅层120,刻蚀所述氮化硅层120、氧化层110以及半导体衬底100,从而在半导体衬底100中形成沟槽130;在所述沟槽130底部和侧壁以及氮化硅层120表面形成衬层氧化层160;在所述沟槽130中沉积绝缘物质;平坦化所述绝缘物质以形成浅沟槽隔离结构。
但是上述采用上述方法存在的问题是,因为在生产中,通常进行批量生产,也就是同时在一个硅片上生产多个相同半导体器件,例如MOS器件。因此,如图2所示,在硅片10正面的半导体衬底100上形成氧化硅层110和氮化硅层120的同时在硅片10的背面,也就是硅片不具有半导体衬底的一面也会同时形成氧化硅层110a和氮化硅层120a,因为只在硅片10正面上形成半导体器件,所以氧化硅层110a和氮化硅层120a是多余的,因此在后续半导体器件的制作中需要去除硅片背面的氧化硅层110a和氮化硅层120a,但是发现在去除硅片10背面的氧化硅层110a和氮化硅层120a后,如图3所示硅片10会发生形变,使硅片10的边缘向硅片10的背面弯曲。同时硅片10上边缘处的半导体衬底100、氧化硅层110和氮化硅层120,也向硅片10的背面弯曲。另外其它的情况,例如硅片受热不均匀也会引起硅片边缘向硅片背面弯曲的形变。
进一步的在MOS器件的制造中由于硅片发生形变,因此从测得的结果发现在硅片边缘区域的MOS器件中,有源区不能在栅极两侧对称分布,也叫做栅极不能对准。如图4是硅片俯视图,其中在硅片边缘区域存在栅对不准现象的MOS器件,图4中的黑色区域为存在栅对不准现象的MOS器件的位置,图5为图4中硅片边缘部分区域的放大图。图4和图5中可以看出,在硅片边缘的MOS器件中,有源区103在栅极112两侧没有对称分布,也就是存在栅对不准现象,这样使得器件的电学性能较差,甚至使得硅片边缘区域的器件不合格,这样造成硅片边缘区域的浪费。
发明内容
本发明提供的形成浅沟槽隔离结构的方法,减小了硅片的形变;本发明提供的半导体器件的制造方法改善了硅片边缘区域的MOS器件的栅对不准现象,提高了硅片边缘区域的利用率。
本发明提供了一种形成浅沟槽隔离结构的方法,包括:提供一硅片,该硅片中具有半导体衬底;对半导体衬底进行刻蚀,在硅片的中央区域和边缘区域的半导体衬底中形成围绕硅片中心对称分布的至少100个沟槽;在所述沟槽内形成覆盖沟槽的侧壁和底面垫氧化物层,其中在硅片边缘区域沟槽内形成的所述垫氧化物层的厚度大于在硅片中央区域沟槽内形成的所述垫氧化物层的厚度;在沟槽内垫氧化物层上填充氧化物,使沟槽内氧化物的表面与半导体衬底表面在同一个平面。
可选的,在硅片上形成半导体衬底之后还包括,在硅片的正面的半导体衬底上和背面形成介质层;在形成沟槽时,对所述半导体衬底上的介质层进行刻蚀;在形成沟槽之后,去除硅片背面的所述介质层,得到的硅片边缘向硅片背面弯曲。
可选的,硅片中央区域的垫氧化层厚度约为43埃±1埃,硅片边缘区域的所述垫氧化物层厚度从43埃±1埃向45埃±1埃逐渐随距离硅片中心的距离而递增。
可选的,所述垫氧化物层利用热氧化的方法得到。
可选的,所述热氧化的方法包括:将硅片至于热氧化反应室内加热,使腔内硅片边缘区域加热的温度大于硅片中央区域加热的温度。
可选的,所述加热的方法包括:在所述热氧化反应室内设置照射硅片边缘区域的边缘光源和照射硅片中央区域的中央光源,设置所述边缘光源温度高于所述中央光源的温度。
可选的,所述的边缘光源的温度比所述中央光源的温度高3℃-5℃。
可选的,所述的硅片边缘区域为距离硅片边缘0.05倍硅片直径长度的区域,所述的硅片中央区域为距离硅片中心0.4倍硅片直径长度的区域。
可选的,所述的硅片直径为300mm,硅片边缘区域为从硅片边缘到距离硅片边缘8mm-15mm的区域。
相应的本发明还提供了一种包括半导体器件的制造方法,包括如前所述的形成浅沟槽隔离结构的方法,而且还进一步包括:在硅片上形成栅极。
上述技术方案的优点是:本发明的形成浅沟槽隔离结构的方法,通过在硅片中的中央区域和边缘区域形成至少100个围绕硅片中心对称分布的浅沟槽隔离结构,并且硅片边缘区域的浅沟槽隔离结构内的垫氧化物层厚度大于硅片中央区域的浅沟槽隔离结构内的垫氧化物层的厚度,从而改善了硅片形变的情况,使得硅片变形减小;而且本发明的半导体器件的制造方法改善了栅对不准现象,使得有源区在栅极两侧对称分布,提高了硅片边缘区域的MOS器件的电学特性,从而使得硅片边缘区域的利用率提高。
上述技术方案进一步还可以利用热氧化工艺形成垫氧化层,使得硅片边缘区域的浅沟槽隔离结构内的垫氧化物层厚度大于硅片中央区域的浅沟槽隔离结构内的垫氧化物层的厚度,由于热氧化工艺可以通过例如改变氧化的温度来调整形成的垫氧化层的厚度,因此操作简便,容易控制。
附图说明
图1为现有技术中一种形成浅沟槽结构的方法;
图2-图3为现有技术中硅片发生形变过程的示意图;
图4为现有技术存在栅对不准现象的硅片示意图;
图5为图4所示的硅片上部分存在栅对不准现象的区域的放大图;
图6为本发明的形成浅沟槽隔离结构的方法的实施例的流程图;
图7-图12为本发明的形成浅沟槽隔离结构的方法的实施例的示意图;
图13为本发明的形成浅沟槽隔离结构的方法实施例中形成垫氧化层厚度的示意图;
图14-图15为本发明的半导体器件的制造方法的实施例的示意图;
图16为采用本发明的半导体器件的制造方法制造的硅片上栅对准的器件的示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
在半导体器件的生产制造中,通常在个一个硅片上同时制造多个半导体器件,因此采用传统方法在形成浅沟槽隔离结构步骤之后,对硅片测试发现,硅片存在形变,硅片边缘向硅片背面,也就是没有半导体衬底的一面弯曲,本发明的发明人研究后发现,主要原因是:形成STI之前,通常需要先在硅片正面的半导体衬底上形成氧化物层以及氧化物层上层的氮化物层,其中所述氮化物层通常是采用把硅片放入高温的低压化学气相淀积(LPCVD)设备。在设备的腔体中氨气和二氯硅烷发生反应,在硅片正面生成一薄层氮化硅(Si3N4)。由于氮化硅是坚固的掩膜,因此这层氮化硅有助于在STI氧化物淀积过程中保护有源区,同时还可以在化学机械抛光(CMP)中充当抛光阻挡材料。但是所述氮化硅层是采用LPCVD形成,同样所述氧化物层通常也是采用LPCVD方法形成,因此通常在硅片正面的半导体衬底上形成氧化物层和氮化硅层的同时硅片背面也会形成氧化物层和氮化硅层,但是背面的氧化物层和氮化硅层为多余产物,因此在STI的沟槽形成之后需要被去除,但是所述氮化硅层对硅片具有使硅片向不具有氮化硅层一面弯曲的应力,在硅片两边都具有氮化硅层时硅片两两受力平衡,但是在去除另一面多余的氮化硅层之后,硅片正面和背面的两面受力不平衡,因此硅片边缘会向去除氮化硅的硅片背面弯曲,从而使得硅片形变。同时也不排除其它原因,例如对硅片热氧化也会使硅片受热形变。
进一步的,在MOS器件中,通常栅极要横跨有源区,有源区对称分布在栅极两侧,也叫做栅极对准。而在硅片发生形变后表面不再是平面,尤其在硅片边缘区域成为曲面。因此在硅片边缘的MOS器件的制造中形成栅极的过程中,对光阻掩膜光刻时,由于硅片不是平面,现有的仪器设备就无法准确的定位光阻掩膜的位置,使得在所述光阻掩膜保护下刻蚀出的栅极不能对准。
因此本发明提供了一种形成浅沟槽隔离结构的方法,包括:提供一硅片,该硅片中具有半导体衬底;对半导体衬底进行刻蚀,在硅片的中央区域和边缘区域的半导体衬底中形成围绕硅片中心对称分布的至少100个沟槽;在所述沟槽内形成覆盖沟槽的侧壁和底面垫氧化物层,其中在硅片边缘区域沟槽内形成的所述垫氧化物层的厚度大于在硅片中央区域沟槽内形成的所述垫氧化物层的厚度;在沟槽内垫氧化物层上填充氧化物,使沟槽内氧化物的表面与半导体衬底表面在同一个平面。
另外,在硅片上形成半导体衬底之后还可以包括,在硅片的正面的半导体衬底上和背面形成介质层;在形成沟槽时,对所述半导体衬底上的介质层进行刻蚀;在形成沟槽之后,去除硅片背面的所述介质层,得到的硅片边缘向硅片背面弯曲。
另外,硅片中央区域的垫氧化层厚度可以为43埃±1埃,硅片边缘区域的所述垫氧化物层厚度从43埃±1埃向45埃±1埃逐渐随距离硅片中心的距离而递增。
另外,所述垫氧化物层可以利用热氧化的方法得到。
另外,所述热氧化的方法可以包括:将硅片至于热氧化反应室内加热,使腔内硅片边缘区域加热的温度大于硅片中央区域加热的温度。
另外,所述加热的方法可以包括:在所述热氧化反应室内设置照射硅片边缘区域的边缘光源和照射硅片中央区域的中央光源,设置所述边缘光源温度高于所述中央光源的温度。
另外,所述的边缘光源的温度可以比所述中央光源的温度高3℃-5℃。
另外,所述的硅片边缘区域可以为距离硅片边缘0.05倍硅片直径长度的区域,所述的硅片中央区域可以为距离硅片中心0.4倍硅片直径长度的区域。
另外,所述的硅片直径为300mm,硅片边缘区域为从硅片边缘到距离硅片边缘8mm-15mm的区域。
相应的本发明还提供了一种包括半导体器件的制造方法,包括如前所述形成浅沟槽隔离结构的方法,而且还进一步包括:在硅片的半导体衬底的有源区上形成栅极。
下面结合图6-图11来对本发明的方法的实施例进行详细描述。由于本发明具体涉及STI的制造步骤,因而下面的描述中,除STI形成过程以外的工艺步骤仅仅是为了配合说明本发明的方法而引入的,并不能构成对本发明的保护范围的限制,而且,下面所描述的除STI形成以外的工艺步骤并不仅仅限于下面的描述,也可采用本领域技术人员所习知的其它工艺。
请参考图6所示的本发明的半导体器件的制造方法实施例的流程图。
S1:如图7,提供一硅片200,该硅片200中具有半导体衬底202;
所述的半导体衬底202可以是单晶硅、多晶硅或非晶硅;所述半导体衬底202也可以是硅、锗、砷化镓或硅锗化合物;该半导体衬底202还可以具有外延层或绝缘层上硅结构;所述的半导体衬底202还可以是其它半导体材料,这里不再一一列举。
在半导体衬底202中可以具有有源区204,所述有源区204可以用本领域技术人员所现有的方法形成,例如,在半导体衬底202上先通过光刻工艺定义出形成有源区204的区域,然后进行离子注入,形成有源区204,例如注入P型离子形成P阱,注入N型离子形成N阱。其还可以采用本领域技术人员所习知的工艺形成,这里不再赘述。另外该有源区也可以在步骤S3、步骤S4或者步骤S5之后形成。
另外在本实施例中还可以包括:在硅片正面的半导体衬底上和背面形成介质层,硅片正面是指硅片具有半导体衬底,制作半导体器件的一面,硅片背面是指硅片相对硅片正面的另一面。如图8所示,在硅片200表面,也可以在半导体衬底202表面形成介质层206,其中包括采用热氧化工艺,例如炉管氧化(furnace)生长一层氧化硅,作为隔离氧化物层206a。也可以采用LPCVD,在反应室内通入硅烷SiH4和氧气O2或仅通入氧气O2在半导体衬底202表面淀积形成隔离氧化物层206a,例如SiO2,该隔离氧化物层206a作为后续形成的氮化硅与半导体衬底之间的过度和缓冲层。接着利用LPCVD工艺、等离子增强化学气相淀积(PECVD)或原子层化学气相淀积(ALCVD)工艺,在反应室内通入SiH2Cl2和氨气NH3的混合气体,在隔离氧化物层206a表面沉积氮化物层206b,例如Si3N4,因为氮化物层结构致密可以在后续的半导体器件制造过程中对硅片起到保护作用。
因为介质层206是在反应腔内进行,因此在硅片正面的半导体衬底上形成介质层的同时,硅片背面也会形成介质层207,其中包括隔离氧化物层207a和氮化物层207b。
上述硅片正面的隔离氧化物层206a、硅片背面的207a、硅片正面的氮化物层206b和硅片背面的氮化物层207b的形成方法是举例说明,除此之外,也可以采用其它方法形成,除此之外,硅片正面的介质层206、硅片背面的介质层207也可以是其它结构和材质。
因为硅片的正面的介质层206和背面的介质层207使得硅片应力平衡,因此硅片可以保持为平面。
在半导体衬底的上层涂布光刻胶层,如图9所示,因为在本实施例中半导体衬底202上层还具有介质层206,所述介质层包括隔离氧化物层206a,以及隔离氧化物层206a上层的氮化物层206b,在半导体衬底202上层的氮化物层206b表面涂布光刻胶层209,并进行曝光、显影等光刻工艺以形成定义沟槽位置的、具有开口的光刻胶图形。接下来利用反应离子刻蚀(RIE)或等离子刻蚀工艺经光刻胶图形的开口刻蚀氮化物层206b和隔离氧化物层206a。接着利用含氟刻蚀气体,例如含CF4、CHF3的刻蚀气体,以氮化物层206b和隔离氧化物层206a为掩膜对半导体衬底202进行刻蚀,从而在半导体衬底202中形成沟槽208。随后采用氧气等离子灰化(O2 plasma ashing)工艺去除光刻胶层209,并利用标准清洗液(standard clean solutions),例如稀释的NH4、H2O2溶液(SCL)或稀释的NH4OH/HCL溶液(SC2)和去离子水,对氮化物层206b表面进行清洗。
在本实施例中,可以根据半导体器件制造的需要,如图9所示,在硅片正面的衬底中形成围绕硅片中心对称分布的至少100个沟槽208,例如在一个硅片上制造10000个MOS器件,所述MOS器件均匀分布在硅片上,在每两个MOS器件之间的区域形成沟槽208,因为MOS器件均匀分布在硅片上,所以沟槽208围绕硅片中心对称分布在硅片上。
这里所述的均匀分布并不是严格的均匀,而是通常在硅片上一次性制造多个器件,因此为了节省成本,充分利用硅片,这些器件通常会尽量均匀分布。同样,这里所述的对称分布也不是严格的对称,因为一个硅片上制造大量的器件,因此就会有大量的沟槽,而在本发明中可以利用这些沟槽内的垫氧化物层来调节对硅片的应力,因为硅片是圆形的,因此围绕硅片中心分布的沟槽可以很好的施加给硅片边缘向背面的应力,然而习知的沟槽要根据器件的需要来形成,而不可能是严格的对称,因此这里所述的对称分布是保证施加给硅片边缘向背面的应力条件下的大致的对称。
另外因为本实施例中在硅片的背面具有介质层,因此还包括,去除硅片背面的所述介质层;用干法刻蚀、湿法刻蚀、或者清洗的方法去除硅片背面的氮化物层207b和隔离氧化物层207a。
如图10所示,在去除硅片背面的氮化物层和隔离氧化物层之后由于硅片200及半导体衬底202两侧的应力不平衡,例如氮化物层206b会对硅片施加向硅片背面的应力。如图10所示,在硅片正面的介质层206的应力作用下硅片边缘区域向硅片背面弯曲,例如距离硅片边缘0.05倍直径的范围内,在本实施例中300mm的硅片,距离硅片边缘15mm的范围内向硅片背面弯曲。
上述的形成沟槽的方法,以及介质层的去除方法为举例说明,除此之外也可以用其它本领与技术人员习知的方法实现。
在本实施例中硅片边缘区域对应的是距离硅片边缘0.05倍直径距离的区域,硅片中央区域对应的是距离硅片中心0.4倍直径距离的区域。例如300mm的硅片边缘区域指距离硅片边缘15mm距离的区域,硅片中央区域是指距离硅片中心120mm距离的区域。
如图11所示,在沟槽208的底部以及侧壁,可以采用热氧化工艺,例如炉管氧化(furnace)、ISSG氧化技术,生长一层均匀覆盖沟槽的侧壁和底面垫氧化物层210,例如氧化硅,该氧化硅层结构致密厚度均匀,而且具有良好的台阶覆盖能力。
该热氧化反应过程中,可以采用在所述热氧化反应室内设置照射硅片边缘区域的边缘光源和照射硅片中央区域的中央光源,并使所述边缘光源温度高于所述中央光源的温度。所述的边缘光源的温度可以比所述中央光源的温度高3℃-5℃。因为氧化反应的速度随温度升高而增快,因此通过设置硅片边缘区域的氧化温度高于硅片中央区域的氧化温度,可以达到增厚硅片边缘区域沟槽内的氧化硅层厚度,从而使硅片边缘区域的氧化硅层的厚度大于硅片中央区域的氧化硅层的厚度,由于该垫氧化层结构致密可以对硅片施加应力,而该应力使硅片向具有垫氧化物层一侧卷曲,从而使硅片趋于平面,而且操作简单,容易控制。
在本实施例中,该热氧化反应过程如图12所示,热氧化反应室内从反应室的中央向四周方向共具有7组光源,第一光源1、第二光源2、第三光源3、第四光源4、第五光源5、第六光源6、第七光源7,分别对应硅片200的中央向边缘的7个区域。除此之外,也可以中央区域对应一组光源,边缘区域对应一组光源。本实施例中,从反应腔中心开始向四周方向的共6组光源,也就是第一光源1、第二光源2、第三光源3、第四光源4、第五光源5、第六光源6的温度设置为1080℃±2℃,反应室最边缘的第七光源7的温度为1083℃-1085℃,反应室的压力为5-10Torr,反应气体包括氧气或N2O和氢气,其中氧气的流量为20sccm-1000sccm,氢气的流量为10sccm-10000sccm,反应时间为30s-300s。例如,直径为300mm的硅片,形成硅片中央区域,也就是距离硅片中心285mm的范围内,垫氧化层的厚度为43埃±1埃,硅片边缘区域,距离硅片边缘15mm的范围内的垫氧化层的厚度约为43埃±1埃至45埃±1埃之间。
从而形成位于硅片边缘区域浅沟槽隔离结构内的所述垫氧化物层的厚度大于位于硅片中央区域浅沟槽隔离结构内的所述垫氧化物层的厚度。在本实施例中,边缘区域比硅片中央区域的垫氧化物层210的厚度大大约2埃。
如图13所示的,横坐标为距离硅片中心的距离,纵坐标为垫氧化层的厚度,曲线1为传统方法的曲线图,曲线2为硅片边缘区域氧化温度比传统方法的温度增高1.5℃的曲线,曲线3硅片边缘区域氧化温度比传统方法的温度增高3℃的曲线,从而可知在增加值0℃-3℃范围内,硅片边缘区域氧化温度越高,硅片中央区域比硅片边缘区域垫氧化层的厚度越厚。
除此之外,在热氧化形成垫氧化层的过程中,还可以采用调整向反应室的边缘区域和中央区域通入含氧气量不等的气体,从而使硅片边缘区域的沟槽内形成的垫氧化层的厚度,大于硅片中央区域的沟槽内形成的垫氧化层的厚度。
除此之外也可以采用LPCVD工艺、等离子增强化学气相淀积(PECVD)或原子层化学气相淀积(ALCVD)工艺形成垫氧化物层。
除此之外也可以采用增加硅片边缘区域的氧气量或者反应时间来形成硅片中央区域和硅片边缘区域厚度不同的垫氧化物层。
本方法通过在STI中形成一层垫氧化物层,由于该垫氧化层结构致密可以对硅片施加应力,而该应力具有使硅片向具有垫氧化物层一侧卷曲的作用,因为硅片边缘区域垫氧化物层的厚度大于硅片中央区域垫氧化层的厚度,因此硅片边缘区域比硅片中央区域的承受的应力大,从而可以补偿氮化硅层对硅片造成的硅片背面弯曲作用,使得硅片基本恢复为平面。
进一步的在后续刻蚀栅极的步骤中可以对准。
S4:在沟槽内垫氧化物层上填充氧化物,使沟槽内氧化物的表面与半导体衬底表面在同一个平面。
如图11所示,在沟槽208内垫氧化物层210上淀积氧化物214,例如淀积二氧化硅或者USG组成的绝缘物质。并完全覆盖垫氧化物层210的表面,随后,利用化学机械研磨工艺对上述氧化物214进行平坦化,使沟槽内氧化物的表面与半导体衬底表面在同一个平面,从而得到STI。
另外本发明还提供了一种半导体MOS器件的制造方法,除上述步骤之外还包括:在硅片上形成栅极。
请参考图14,利用LPCVD工艺、等离子增强化学气相淀积(PECVD)或原子层化学气相淀积(ALCVD)工艺在介质层206和STI上层形成栅层216,例如多晶硅层。在硅片200的栅层216表面涂布光刻胶层218,并进行曝光、显影等光刻工艺以形成定义多晶硅栅极位置的、具有开口的光刻胶图形,其中光刻胶图形横跨有源区,有源区在多晶硅栅极的两侧对称分布。接下来利用反应离子刻蚀(RIE)或等离子刻蚀工艺经光刻胶图形的开口刻蚀栅层216,如图15所示,形成多晶硅栅极220,从而在硅片上的每个MOS器件的区域形成栅极220。如图16为测试硅片边缘区域的MOS器件的栅对准状态下的结构示意图。其中多晶硅栅极220横跨有源区204,有源区204在多晶硅栅极220的两侧对称分布。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (9)
1.一种形成浅沟槽隔离结构的方法,其特征在于,包括:
提供一硅片,该硅片中具有半导体衬底;
对半导体衬底进行刻蚀,在硅片的中央区域和边缘区域的半导体衬底中形成围绕硅片中心对称分布的至少100个沟槽;
在所述沟槽内形成覆盖沟槽的侧壁和底面垫氧化物层,其中在硅片边缘区域沟槽内形成的所述垫氧化物层的厚度大于在硅片中央区域沟槽内形成的所述垫氧化物层的厚度;
在沟槽内垫氧化物层上填充氧化物,使沟槽内氧化物的表面与半导体衬底表面在同一个平面。
2.如权利要求1所述的形成浅沟槽隔离结构的方法,其特征在于,还包括,
在硅片上形成半导体衬底之后还包括,在硅片的正面的半导体衬底上和背面形成介质层;
在形成沟槽时,对所述半导体衬底上的介质层进行刻蚀;
在形成沟槽之后,去除硅片背面的所述介质层,得到的硅片边缘向硅片背面弯曲。
3.如权利要求2所述的形成浅沟槽隔离结构的方法,其特征在于,硅片中央区域的垫氧化层厚度为43埃±1埃,硅片边缘区域的所述垫氧化物层厚度从43埃±1埃向45埃±1埃逐渐随距离硅片中心的距离的增加而递增。
4.如权利要求2所述的形成浅沟槽隔离结构的方法,其特征在于,所述垫氧化物层利用热氧化的方法得到。
5.如权利要求4所述的形成浅沟槽隔离结构的方法,其特征在于,所述热氧化的方法包括:将硅片置于热氧化反应室内加热,使腔内硅片边缘区域加热的温度大于硅片中央区域加热的温度。
6.如权利要求5所述的形成浅沟槽隔离结构的方法,其特征在于,所述加热的方法包括:在所述热氧化反应室内设置照射硅片边缘区域的边缘光源和照射硅片中央区域的中央光源,设置所述边缘光源温度高于所述中央光源的温度。
7.如权利要求6所述的形成浅沟槽隔离结构的方法,其特征在于,所述的边缘光源的温度比所述中央光源的温度高3℃-5℃。
8.如权利要求2或5任意一项所述的形成浅沟槽隔离结构的方法,其特征在于,所述的硅片边缘区域为距离硅片边缘0.05倍硅片直径长度的区域,所述的硅片中央区域为距离硅片中心0.4倍硅片直径长度的区域。
9.一种包括权利要求1至6任意一项所述的形成浅沟槽隔离结构的方法的半导体器件的制造方法,其特征在于,还进一步包括:在硅片上形成栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101175027A CN101640182B (zh) | 2008-07-31 | 2008-07-31 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101175027A CN101640182B (zh) | 2008-07-31 | 2008-07-31 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101640182A CN101640182A (zh) | 2010-02-03 |
CN101640182B true CN101640182B (zh) | 2011-05-04 |
Family
ID=41615100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101175027A Expired - Fee Related CN101640182B (zh) | 2008-07-31 | 2008-07-31 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101640182B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102386132B (zh) * | 2010-08-27 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 减少对准容差的方法及其在热处理工艺中的专用设备 |
CN102456689A (zh) * | 2010-10-21 | 2012-05-16 | 中国科学院微电子研究所 | 一种衬底结构、半导体器件及其制造方法 |
CN102543740A (zh) * | 2010-12-22 | 2012-07-04 | 中芯国际集成电路制造(上海)有限公司 | 提高多晶硅栅极与接触孔之间叠对均匀性的方法 |
US11315931B2 (en) | 2011-10-13 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded transistor |
US9634134B2 (en) * | 2011-10-13 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded transistor |
CN103715130B (zh) * | 2012-09-29 | 2016-02-10 | 上海华虹宏力半导体制造有限公司 | 一种改善硅片翘曲度的深沟槽制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6403446B1 (en) * | 1998-07-31 | 2002-06-11 | Hitachi, Ltd. | Method for manufacturing semiconductor device |
US6864150B2 (en) * | 2003-03-06 | 2005-03-08 | Silicon Integrated Systems Corp. | Manufacturing method of shallow trench isolation |
CN101154617A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
-
2008
- 2008-07-31 CN CN2008101175027A patent/CN101640182B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6403446B1 (en) * | 1998-07-31 | 2002-06-11 | Hitachi, Ltd. | Method for manufacturing semiconductor device |
US6864150B2 (en) * | 2003-03-06 | 2005-03-08 | Silicon Integrated Systems Corp. | Manufacturing method of shallow trench isolation |
CN101154617A (zh) * | 2006-09-30 | 2008-04-02 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101640182A (zh) | 2010-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734082B2 (en) | Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape | |
US7767541B2 (en) | Methods for forming germanium-on-insulator semiconductor structures using a porous layer and semiconductor structures formed by these methods | |
CN105590846B (zh) | 半导体结构的形成方法 | |
TWI255012B (en) | Method of manufacturing a flash memory cell | |
US5989978A (en) | Shallow trench isolation of MOSFETS with reduced corner parasitic currents | |
CN102683415B (zh) | 体衬底上制造的被隔离的三栅极晶体管 | |
CN100483669C (zh) | 浅沟槽隔离结构的制造方法 | |
CN101640182B (zh) | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 | |
CN105047660B (zh) | 浅沟槽隔离结构 | |
CN103578988B (zh) | 鳍部、鳍式场效应管及鳍部和鳍式场效应管的形成方法 | |
CN104282616A (zh) | 形成浅沟槽隔离结构的方法 | |
CN102693931A (zh) | 一种薄膜填充方法 | |
US7825004B2 (en) | Method of producing semiconductor device | |
CN103531522A (zh) | 浅沟槽隔离结构制备方法 | |
CN102097356A (zh) | 浅沟槽隔离结构的制作方法 | |
US5696036A (en) | DRAM no capacitor dielectric process | |
CN103531476B (zh) | 半导体器件制造方法 | |
US6653204B1 (en) | Method of forming a shallow trench isolation structure | |
CN101996921B (zh) | Sti的形成方法 | |
CN101192559A (zh) | 隔离沟槽的填充方法 | |
CN110120364A (zh) | 浅沟槽隔离结构的制备方法 | |
CN104425347B (zh) | 浅沟槽隔离的制备方法 | |
CN101752292B (zh) | 浅沟槽隔离结构的制造方法 | |
CN101359615A (zh) | 半导体器件隔离结构及半导体器件的制作方法 | |
CN1180467C (zh) | 一种后浅槽隔离工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110504 Termination date: 20190731 |