CN103715130B - 一种改善硅片翘曲度的深沟槽制造方法 - Google Patents
一种改善硅片翘曲度的深沟槽制造方法 Download PDFInfo
- Publication number
- CN103715130B CN103715130B CN201210378133.3A CN201210378133A CN103715130B CN 103715130 B CN103715130 B CN 103715130B CN 201210378133 A CN201210378133 A CN 201210378133A CN 103715130 B CN103715130 B CN 103715130B
- Authority
- CN
- China
- Prior art keywords
- deep trench
- silicon chip
- rotational symmetry
- symmetry
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 58
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 57
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 57
- 239000010703 silicon Substances 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000010276 construction Methods 0.000 claims abstract description 12
- 239000002131 composite material Substances 0.000 claims abstract description 9
- 238000001459 lithography Methods 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000012856 packing Methods 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明公开了一种改善硅片翘曲度的深沟槽制造方法，包括如下步骤：⑴在硅片上利用光刻掩膜版曝出硅片上所有结构单元的深沟槽图形；所述的单个结构单元内的深沟槽图形是旋转对称图形；所述硅片上所有结构单元排列也是旋转对称的；⑵采用干法刻蚀工艺制作指定的深度和特征尺寸的深沟槽；⑶对深沟槽进行填充。本发明通过改变深沟槽图形的形状，采用具有旋转对称性的图形或组合图形，保证硅片在对称的方向上的接触界面面积基本相等，从而保证硅片上各个方向的应力对称分布，确保不会在某一个方向上的应力过大。这种方法能够使得硅片各个方向的翘曲度比较均匀，从而极大地改善硅片的翘曲度。
Description
技术领域
本发明属于半导体集成电路制造工艺，涉及一种深沟槽制造方法，尤其涉及一种改善硅片翘曲度的深沟槽制造方法。
背景技术
在集成电路制造领域，持续不断的追求更高的集成度和更快的运算速度是推动整个行业快速发展的强大动力。集成电路对制作成本进一步降低的要求，使得使用面积更小的纵向器件替代横向器件，成为了一个重要的发展方向。而作为纵向器件的关键工艺之一，深沟槽工艺得到了越来越广泛的研究和使用。
深沟槽工艺的常规制作流程包括：⑴在硅片上利用光刻掩膜版曝出沟槽形状；⑵采用干法刻蚀工艺制作指定的深度和特征尺寸的深沟槽；⑶对深沟槽进行填充。用于深沟槽填充的材料包括掺杂多晶硅、二氧化硅、金属钨、金属铜等，成膜工艺包括低压化学气相淀积工艺(LPCVD)、等离子辅助化学气相淀积工艺(PECVD)、气相外延工艺(VPE)、化学电镀工艺(ECP)等。
实现深沟槽无缝填充的机理主要有两种：侧向生长(conformaldeposition，如图1a所示，填充材料2在深沟槽3中内侧生长速度较底部的快)和底部生长(bottom-upfilling，如图1b所示，填充材料2在深沟槽3中底部生长速度较内侧的快)。采用化学气相淀积工艺实现深沟槽填充的机理通常属于前者，而采用气相外延工艺或化学电镀工艺实现深沟槽填充的机理则属于后者。如果采用化学气相淀积工艺来实现深沟槽填充，由于成膜的台阶覆盖率很难达到100％，而侧壁生长的薄膜最终需要合并成无缝结构，深沟槽的形状必须设计成条形以便于实现无缝填充，即相互垂直的两个维度上的尺寸差异足够大。
通常深沟槽填充材料和衬底的单晶硅之间会存在热膨胀系数的差异，即热膨胀系数失配。这种热膨胀系数失配会导致硅片经历热制程后在填充材料和硅的接触界面上产生应力。这种应力具有方向性，应力的方向与接触界面平行。热膨胀系数失配越严重，产生的应力越大。
上述产生的应力作用于硅片，会导致硅片产生翘曲形变，特别是硅片减薄之后产生的翘曲更严重。对于条形的深沟槽，两个相互垂直的维度上的尺寸差异会导致所述的两个维度上的接触界面面积差异，从而导致在所述两个维度上的应力差异。上述的应力差异会导致两个维度上的硅片翘曲程度不同，其中沟槽尺寸较大的维度上硅片的翘曲形变比与之垂直的维度上的形变更加严重。
硅片翘曲形变程度由硅片的翘曲度来衡量。硅片翘曲度越大，硅片的翘曲形变越严重。硅片翘曲度可以通过测量硅片的曲率半径或者弯度来测量。硅片的曲率半径越小，则弯度越大，硅片翘曲度越大。硅片过大的翘曲度会使得硅片在传送过程中或作业过程中发生报警而无法正常完成作业，严重的情况下甚至会导致硅片在传送过程中发生应力碎片。上述的条形沟槽在相互垂直的两个维度上的翘曲度差异会导致更易发生其中一个维度上的翘曲度过大，从而产生硅片翘曲度问题，影响正常的生产流片。
发明内容
本发明要解决的技术问题是提供一种改善硅片翘曲度的深沟槽制造方法，以降低硅片生产流片难度。
为解决上述技术问题，本发明提供一种改善硅片翘曲度的深沟槽制造方法，包括如下步骤：
⑴在硅片上利用光刻掩膜版曝出硅片上所有结构单元的深沟槽图形；所述的单个结构单元内的深沟槽图形是旋转对称图形；所述硅片上所有结构单元排列也是旋转对称的；
⑵采用干法刻蚀工艺制作指定的深度和特征尺寸的深沟槽；
⑶对深沟槽进行填充。
步骤(1)中，所述“旋转对称”是指把一个图形绕着一条直线(称为旋转对称轴或旋转轴)旋转一个角度m*(360°/n)(m为任意整数，n为大于1的正整数)后，与初始的图形重合，这种图形就叫做旋转对称图形，这条直线就称为该图形的n次旋转对称轴，360°/n叫做旋转角。所述的单个结构单元内的深沟槽图形是旋转对称图形，并且该图形至少包含一条n大于3次旋转对称轴。所述的单个结构单元内的旋转对称图形可以采用单个图形(例如正四边环形或圆环形)或多个组合图形(例如，由4个长方形组成，或者由8个长方形排列组成)。所述硅片上所有结构单元排列也必须是旋转对称图形，并且该图形至少包含一条n大于3次旋转对称轴。
步骤(2)中，所述深沟槽的深度为5-150微米，特征尺寸为1-10微米。
步骤(3)中，所述对深沟槽进行填充的材料包含多晶硅、二氧化硅、钨。所述对深沟槽进行填充的方法包含低压化学气相沉积法、亚常压化学气相沉积法、等离子辅助化学气相沉积法、气相外延法。
和现有方法相比，本发明通过改变深沟槽图形的形状，采用具有旋转对称性的图形或组合图形，保证硅片在对称的方向上的接触界面面积基本相等，从而保证硅片上各个方向的应力对称分布，确保不会在某一个方向上的应力过大。这种方法能够使得硅片各个方向的翘曲度比较均匀，从而极大地改善硅片的翘曲度。
附图说明
图1a是深沟槽填充侧向生长的示意图；图1b是深沟槽填充底部生长的示意图。
图2.1是本发明的深沟槽图形的实施例之一的示意图；
图2.2是本发明的深沟槽图形的实施例之二的示意图；
图2.3是本发明的深沟槽图形的实施例之三的示意图；
图2.4是本发明的深沟槽图形的实施例之四的示意图；
图3是现有方法设计的深沟槽图形的示意图。
图中附图标记说明如下：
1是硅衬底；2是填充材料；3是深沟槽。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
本发明提供一种改善硅片翘曲度的深沟槽制造方法，主要包括如下步骤：
(1)硅片上利用光刻掩膜版曝出硅片上所有结构单元的深沟槽图形；所述的单个结构单元内的深沟槽图形是旋转对称图形；所述硅片上所有结构单元排列也是旋转对称的；单个结构单元内的深沟槽图形是包含n(n>3)次旋转对称轴的旋转对称图形；单个结构单元内的深沟槽图形可以是单个图形，例如：正四边环形、圆环形，如图2.1、图2.2所示；单个结构单元内的深沟槽图形也可以是其他图形组合而成的旋转对称图形，如图2.3所示的由4个长方形组成的旋转对称图形，再如图2.4所示的由8个长方形排列组成的旋转对称图形。整个硅片上所有的结构单元排列也必须是包含n(n>3)次旋转对称轴的旋转对称图形。
(2)采用干法刻蚀工艺制作指定的深度和特征尺寸的深沟槽；所述深沟槽的深度为5-150微米，特征尺寸为1-10微米。
(3)对深沟槽进行填充。深沟槽填充的材料包含但不限于多晶硅、二氧化硅、钨；深沟槽填充的方法包含但不限于低压化学气相沉积法(LPCVD)、亚常压化学气相沉积法(SACVD)、等离子辅助化学气相沉积法(PECVD)、气相外延法(EPI)。
下面举一实施例详细说明本发明。
硅通孔工艺开发中，深沟槽的深度为50微米。
现有设计的深沟槽图形如图3所示，每个结构单元中由8根长条形深沟槽构成，其设计尺寸为2.5微米(宽度)x35微米(长度)。采用低压化学气相淀积工艺(LPCVD)的金属钨实现深沟槽填充，填充完成后硅片在深沟槽长宽两个方向上的曲率半径分别为23米和170米。这表明图3的设计会导致硅片在某一方向上的翘曲度极度恶化，后续的工艺过程无法作业。本发明设计的深沟槽图形如图2.4所示，采用具有旋转对称性的组合图形设计，该图形具有一条4次旋转对称轴。在保证相同的沟槽面积比(DataRatio)情况下，同样采用低压化学气相淀积工艺(LPCVD)的金属钨实现深沟槽填充，填充完成后硅片在与上述相同的两个方向上的曲率半径分别为41米和43米。这表明硅片的翘曲度有了极大的改善，达到了后续工艺过程作业的最小翘曲度要求。
Claims (9)
1.一种改善硅片翘曲度的深沟槽制造方法，其特征在于：包括如下步骤：
⑴在硅片上利用光刻掩膜版曝出硅片上所有结构单元的深沟槽图形；单个结构单元内的深沟槽图形是旋转对称；所述硅片上所有结构单元排列也是旋转对称的；所述旋转对称是指把一个图形绕着一条直线旋转一个m*(360°/n)的角度后，与初始的图形重合，这种图形就叫做旋转对称图形，这条直线就称为该图形的n次旋转对称轴，360°/n叫做旋转角；其中，m为任意整数，n为大于1的正整数；所述的单个结构单元内的深沟槽图形是旋转对称图形，并且该图形至少包含一条n大于3次旋转对称轴；
⑵采用干法刻蚀工艺制作指定的深度和特征尺寸的深沟槽；
⑶对深沟槽进行填充。
2.如权利要求1所述的方法，其特征在于：步骤(2)中，所述深沟槽的深度为5-150微米，特征尺寸为1-10微米。
3.如权利要求1所述的方法，其特征在于：步骤(3)中，所述对深沟槽进行填充的材料包含多晶硅、二氧化硅、钨。
4.如权利要求1所述的方法，其特征在于：步骤(3)中，所述对深沟槽进行填充的方法包含低压化学气相沉积法、亚常压化学气相沉积法、等离子辅助化学气相沉积法、气相外延法。
5.如权利要求1所述的方法，其特征在于：步骤(1)中，所述的旋转对称图形采用单个图形或多个组合图形。
6.如权利要求5所述的方法，其特征在于：步骤(1)中，所述的旋转对称图形采用单个图形，该单个图形是正四边环形或圆环形。
7.如权利要求5所述的方法，其特征在于：步骤(1)中，所述的旋转对称图形采用多个组合图形，所述多个组合图形由4个长方形组成。
8.如权利要求5所述的方法，其特征在于：步骤(1)中，所述的旋转对称图形采用多个组合图形，所述多个组合图形由8个长方形排列组成。
9.如权利要求1所述的方法，其特征在于：步骤(1)中，所述硅片上所有结构单元排列也必须是旋转对称图形，并且该图形至少包含一条n大于3次旋转对称轴。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210378133.3A CN103715130B (zh) | 2012-09-29 | 2012-09-29 | 一种改善硅片翘曲度的深沟槽制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210378133.3A CN103715130B (zh) | 2012-09-29 | 2012-09-29 | 一种改善硅片翘曲度的深沟槽制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103715130A CN103715130A (zh) | 2014-04-09 |
| CN103715130B true CN103715130B (zh) | 2016-02-10 |
Family
ID=50407995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210378133.3A Active CN103715130B (zh) | 2012-09-29 | 2012-09-29 | 一种改善硅片翘曲度的深沟槽制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103715130B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111883527B (zh) * | 2020-07-10 | 2021-04-27 | 安徽安芯电子科技股份有限公司 | 一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片 |
| CN117913147A (zh) * | 2022-10-11 | 2024-04-19 | 华润微电子（重庆）有限公司 | 一种复合沟槽型肖特基二极管器件及其制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165854A (en) * | 1998-05-04 | 2000-12-26 | Texas Instruments - Acer Incorporated | Method to form shallow trench isolation with an oxynitride buffer layer |
| CN101640182A (zh) * | 2008-07-31 | 2010-02-03 | 中芯国际集成电路制造(北京)有限公司 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443126B1 (ko) * | 2002-08-19 | 2004-08-04 | 삼성전자주식회사 | 트렌치 구조물 및 이의 형성 방법 |
| KR20080114032A (ko) * | 2007-06-26 | 2008-12-31 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
-
2012
- 2012-09-29 CN CN201210378133.3A patent/CN103715130B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6165854A (en) * | 1998-05-04 | 2000-12-26 | Texas Instruments - Acer Incorporated | Method to form shallow trench isolation with an oxynitride buffer layer |
| CN101640182A (zh) * | 2008-07-31 | 2010-02-03 | 中芯国际集成电路制造(北京)有限公司 | 形成浅沟槽隔离结构的方法及半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103715130A (zh) | 2014-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202236567A (zh) | 具有與溝槽接點自對準的通孔之埋入式電源軌 | |
| US20220139913A1 (en) | Isolation in integrated circuit devices | |
| US9761499B2 (en) | Semiconductor device structure with 110-PFET and 111-NFET current flow direction | |
| CN103715130B (zh) | 一种改善硅片翘曲度的深沟槽制造方法 | |
| US11670686B2 (en) | III-N nanostructures formed via cavity fill | |
| CN104347473A (zh) | 浅沟槽隔离结构及其形成方法 | |
| CN111370415B (zh) | 三维存储器及其制备方法 | |
| CN107275389B (zh) | 超级结的沟槽填充方法 | |
| CN103035487B (zh) | 一种改善硅片翘曲度的沟槽制造方法 | |
| KR20220040985A (ko) | 게이트 올 어라운드를 구현하기 위한 나노콤 트랜지스터 배열체들의 확장 | |
| CN111883417B (zh) | 一种三维存储器的制造方法 | |
| CN105702709A (zh) | 沟槽型超级结的制造方法 | |
| CN106409709B (zh) | 检测基材中的缺陷的存在与位置的方法 | |
| CN103928386A (zh) | 一种浅沟槽隔离结构的制造方法 | |
| TWI588596B (zh) | 產生佈局圖案的方法 | |
| EP4016598A1 (en) | Guided vias in microelectronic structures | |
| CN103377897B (zh) | 一种硅锗源/漏结构的形成方法 | |
| CN106783803B (zh) | 一种减少光刻标记图形损失的方法和半导体结构 | |
| CN105489501B (zh) | 沟槽型超级结的制造方法 | |
| US20220190129A1 (en) | Transistor arrangements with stacked trench contacts and gate straps | |
| US11417775B2 (en) | Nanowire thin film transistors with textured semiconductors | |
| CN103165463B (zh) | 半导体装置的制造方法 | |
| US20130089961A1 (en) | Methods of Forming Semiconductor Devices Including an Epitaxial Layer and Semiconductor Devices Formed Thereby | |
| JP6256576B1 (ja) | エピタキシャルウェーハ及びその製造方法 | |
| US20240355682A1 (en) | Extension of nanocomb transistor arrangements to implement gate all around |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |