CN103928386A - 一种浅沟槽隔离结构的制造方法 - Google Patents

一种浅沟槽隔离结构的制造方法 Download PDF

Info

Publication number
CN103928386A
CN103928386A CN201310015142.0A CN201310015142A CN103928386A CN 103928386 A CN103928386 A CN 103928386A CN 201310015142 A CN201310015142 A CN 201310015142A CN 103928386 A CN103928386 A CN 103928386A
Authority
CN
China
Prior art keywords
isolation structure
manufacture method
fleet plough
plough groove
groove isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310015142.0A
Other languages
English (en)
Other versions
CN103928386B (zh
Inventor
赵猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310015142.0A priority Critical patent/CN103928386B/zh
Publication of CN103928386A publication Critical patent/CN103928386A/zh
Application granted granted Critical
Publication of CN103928386B publication Critical patent/CN103928386B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明提供一种浅沟槽隔离结构的制造方法，与现有技术相比较，本发明的制造方法增加了在衬底表面形成与该衬底同种材料的填充层，以消除了现有技术的浅沟槽隔离结构周围的沟道区域的拐角区域，使该沟道区域表面平整，从而消除了hump效应，解决了由hump效应引发的器件工作特性稳定性降低的问题；同时本发明制备工艺成熟，并与半导体工艺相兼容，易于实施。

Description

一种浅沟槽隔离结构的制造方法
技术领域
本发明属于半导体器件技术领域，涉及一种浅沟槽隔离结构的制造方法。
背景技术
随着半导体技术的发展，集成电路中器件的特征尺寸越来越小，器件和系统的速度随之提高。半导体工艺进入深亚微米阶段后，为实现高密度、高性能的ULSI器件和电路，隔离与平坦化工艺变得原来越重要。
目前，形成隔离区域的方法主要有局部氧化隔离工艺（LOCOS）或浅沟槽隔离工艺（STI）。
LOCOS工艺是在晶片表面淀积一层氧化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。但是，LOCOS工艺具有一系列的缺点：1）存在氮化硅边缘生长的“鸟嘴”（bird’s beak）现象，所述“鸟嘴”占用了实际的空间，增大了电路的体积，“鸟嘴”使场氧化硅侵入有源区；2）场注入在高温氧化过程中发生再分布，引起有源器件的窄宽度效应（narrow widtheffect）；3）场氧化硅在窄隔离区变薄；4）不平坦的表面形状。因此，LOCOS工艺只适用于大尺寸器件的设计和制造，则基于LOCOS的隔离技术在微米级亚微米工艺中得到了广泛的应用。
浅沟槽隔离（STI）工艺克服了LOCOS工艺的局限性，具有优异的隔离性能、平坦的表面形状、良好的抗锁定性能以及几乎为零的场侵蚀。随着半导体工艺进入深亚微米时代，STI工艺现已成为0.25μm、0.18μm、0.13μm及以下器件的有源区隔离层的主流隔离技术。
目前现有的STI结构，对形成在衬底中的浅沟槽隔离结构（STI）从侧面进行湿法刻蚀形成腰形凹陷以暴露出位于该凹陷处的部分沟道，以增加器件沟道在宽度方向的面积。
但是该方法中被暴露的部分沟道处存在尖峰拐角，在后续外延制备栅介质层及栅极时，由于外延生长的特性导致在拐角处外延层的厚度明显小于其他平整区域外延层的厚度。由于栅介质层的厚度不均匀，则在栅极施加电压之后，栅介质层较薄的区域（拐角处）比较厚的区域先导通，使位于栅介质层下方的沟道不是同时反型，则引起器件的Id- Vg特性曲线存在斜率不同的情况，导致该特性曲线存在拐点，即所谓的hump效应（驼峰效应），从而降低了器件工作特性稳定性。因此，需要一种STI的制造方法以消除hump效应对器件工作特性的影响。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构的制造方法，用于解决现有技术中的浅沟槽隔离结构引发hump效应而降低了器件工作特性稳定性的问题。
为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制造方法，所述制造方法至少包括以下步骤：
1）提供一半导体衬底，在衬底上生长衬垫氧化层，而后沉积硬掩膜层；
2）涂布光刻胶以及曝光显影，接着刻蚀所述硬掩膜层、衬垫氧化层及衬底，在所述衬底上形成沟槽并去除光刻胶；
3）在所述沟槽内热生长氧化层填充所述沟槽至所述硬掩膜层表面；
4）去除所述步骤3）形成的结构中的所述衬垫氧化层及硬掩膜层，而后对所述氧化层两侧进行湿法刻蚀直至暴露出部分所述沟槽的侧壁，且使所述氧化层侧壁形成腰形凹陷；
5）在所述步骤4）获得结构的衬底表面形成与该衬底同种材料的填充层以填平所述沟槽及氧化层侧壁的腰形凹陷，而后进行化学机械抛光，此时形成于衬底中的氧化层构成浅沟槽隔离结构。
可选地，所述步骤5）中在所述衬底表面形成填充层采用外延生长工艺。
可选地，所述外延生长的温度为600~800℃和压强为400~600Torr。
可选地，外延生长的同时，对所述填充层进行掺杂以增加所述填充层的应力。
可选地，所述步骤5）形成所述填充层时，同时通入含Ge元素的掺杂源或通入含C元素的掺杂源。
可选地，所述步骤5）中在所述衬底表面形成填充层是先采用沉积工艺及化学机械抛光工艺，而后进行离子注入，再进行激光退火或尖峰退火。
可选地，所述沉积工艺为化学气相沉积或物理气相沉积。
可选地，所述步骤5）中形成所述填充层是指沉积多晶硅至所述衬底表面并对其进行化学机械抛光，而后对所述多晶硅进行离子注入将多晶硅转化为非晶硅，再进行激光退火或尖峰退火将非晶硅进行融晶并同时液相外延形成单晶硅。
可选地，对所述多晶硅离子注入硅离子、锗离子、锡离子或氮离子。
可选地，离子注入时，能量为10~50KeV，剂量为1E15~1E16cm-2。
如上所述，本发明的浅沟槽隔离结构的制造方法，具有以下有益效果：与现有技术相比较，本发明的制造方法消除了现有技术的浅沟槽隔离结构周围的沟道区域的拐角区域，使该沟道区域表面平整，从而消除了hump效应，解决了由hump效应引发的器件工作特性稳定性降低的问题；同时本发明制备工艺成熟，并与半导体工艺相兼容，易于实施。
附图说明
图1至图8显示为本发明的浅沟槽隔离结构的制造方法在实施例中各步骤的结构示意图。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图8。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
目前现有的STI结构，对形成在衬底中的浅沟槽隔离结构（STI）从侧面进行湿法刻蚀形成腰形凹陷以暴露出位于该凹陷处的部分沟道，以增加器件沟道在宽度方向的面积。
但是该方法中被暴露的部分沟道处存在尖峰拐角，在后续外延制备栅介质层及栅极时，由于外延生长的特性导致在拐角处外延层的厚度明显小于其他平整区域外延层的厚度。由于栅介质层的厚度不均匀，则在栅极施加电压之后，栅介质层较薄的区域（拐角处）比较厚的区域先导通，使位于栅介质层下方的沟道不是同时反型，则引起器件的Id- Vg特性曲线存在斜率不同的情况，导致该特性曲线存在拐点，称之为hump效应，从而降低了器件工作特性稳定性。因此，需要一种STI的制造方法以消除hump效应对器件工作特性的影响。
有鉴于此，本发明提供了一种浅沟槽隔离结构的制造方法，与现有技术相比较，本发明的制造方法消除了现有技术的浅沟槽隔离结构周围的沟道区域的拐角区域，使该沟道区域表面平整，从而消除了hump效应，解决了由hump效应引发的器件工作特性稳定性降低的问题；同时本发明制备工艺成熟，并与半导体工艺相兼容，易于实施。
如图1至图8所示，本发明提供一种浅沟槽隔离结构的制造方法，所述制造方法至少包括以下步骤：
首先执行步骤1），如图1所示，提供一半导体衬底1，在衬底1上生长衬垫氧化层2，而后沉积硬掩膜层3；其中，所述半导体衬底1的材料为硅、碳化硅、硅锗或硅锗碳合金中的任意一种，所述衬垫氧化层2为氧化硅，所述硬掩膜层3为氮化硅，沉积所述硬掩膜层3的方法包括化学气相沉积或物理气相沉积。在本实施例中，所述半导体衬底1的材料为硅，所述衬垫氧化层2为氧化硅，所述硬掩膜层3为氮化硅，采用化学气相沉积形成所述硬掩膜层3。接着执行步骤2）。
在步骤2）中，如图2所示，涂布光刻胶（未图示）以及曝光显影，接着刻蚀所述硬掩膜层3、衬垫氧化层2及衬底1，在所述衬底1上形成沟槽101并去除光刻胶。所述刻蚀工艺为干法刻蚀或湿法刻蚀，其中，所述干法刻蚀至少包括反应离子刻蚀或感应耦合等离子体刻蚀，所述湿法刻蚀时采用氢卤酸溶液，至少包括氢氟酸或氢溴酸等。在本实施例中，所述刻蚀采用感应耦合等离子体刻蚀，其中，刻蚀时通入的反应气体为C4F6或C5F8，辅助反应气体为O2、CO2或Ar，气压为20~1000mt，功率为100~2000W，温度为300K~500K。接着执行步骤3）。
在步骤3）中，如图3所示，在所述沟槽101内热生长氧化层4填充所述沟槽101至所述硬掩膜层3表面，其中，所述氧化层4与衬垫氧化层2相同均为氧化硅。接着执行步骤4）。
在步骤4）中，如图4所示，去除所述步骤3）形成的结构中的所述衬垫氧化层2及硬掩膜层3，而后对所述氧化层4两侧进行湿法刻蚀直至暴露出部分所述沟槽101的侧壁102，且使所述氧化层4侧壁形成腰形凹陷401，其中，所述湿法刻蚀采用氢卤酸溶液，至少包括氢氟酸或氢溴酸等。在本实施例中，采用氢氟酸溶液进行湿法刻蚀。
需要说明的是，如图4所示，沟道形成在所述衬底1中，且被暴露的所述沟槽101的侧壁102处为衬底1中沟道所在区域，该被暴露的所述沟槽101的侧壁102处存在尖峰拐角，因此，若直接在此步骤4）形成的结构表面进行后续外延制备栅介质层及栅极时，由于外延生长的特性导致在拐角处外延层的厚度明显小于其他平整区域（衬底1中除102处）外延层的厚度。由于栅介质层的厚度不均匀，则在栅极施加电压之后，栅介质层较薄的区域（被保留的侧壁102尖峰拐角处）比较厚的区域（平整区域）先导通，使位于栅介质层下方的沟道不是同时反型，则引起器件的Id- Vg特性曲线存在斜率不同的情况，导致该特性曲线存在拐点，称之为hump效应（驼峰效应），从而降低了器件工作特性稳定性。因此，本发明在步骤4）的形成的结构进行改进，以消除hump效应对器件工作特性的影响。接着执行步骤5）。
在步骤5）中，如图8所示，在所述步骤4）获得结构的衬底1表面形成与该衬底1同种材料的填充层5以填平所述沟槽101及氧化层4侧壁102的腰形凹陷401，而后进行化学机械抛光，此时形成于衬底1中的氧化层4构成浅沟槽隔离结构41。
需要说明的是，所述步骤5）中，在衬底1表面形成填充层5存在两种方式。一种是采用外延生长工艺，另一种是采用沉积工艺及化学机械抛光工艺，而后进行离子注入，再进行激光退火（Laser abliation，LSA）或尖峰（Spike）退火，其中，所述沉积工艺为化学气相沉积或物理气相沉积。
需要进一步说明的是，采用外延生长工艺的方式中，所述外延生长的温度为600~800℃和压强为400~600Torr，其中，外延生长的同时，对所述填充层5进行掺杂以增加所述填充层5的应力，从而形成应力沟道区域。当衬底1为硅时，则外延生长的填充层5也为硅材料；若需要增加所述硅填充层5的应力时，则在外延生长时同时通入的掺杂源为含Ge元素的掺杂源或通入含C元素的掺杂源，以形成SiGe或SiC填充层5，从而使所述填充层5成为应力沟道。
在本实施例中，采用另一种方式形成填充层5，具体如图5至图7所示。由于本实施例的衬底1为硅，如图5所示，采用化学气相沉积多晶硅6至所述衬底1表面并对其进行化学机械抛光；而后，如图6所示，对所述多晶硅6进行离子注入将多晶硅6转化为非晶硅，其中，所述被注入的离子为硅离子、锗离子、锡离子或氮离子，除所述硅离子外，其余上述离子均可增加所述非晶硅的应力，在本实施例中，优选锗离子，离子注入时，能量为10~50KeV，剂量为1E15~1E16cm-2，形成的非晶硅为掺杂有锗离子的非晶硅7，以提高后续预制造填充层5的应力，使其成为应力沟道；之后，如图7所示，再进行激光退火或尖峰退火，将掺杂有锗离子的非晶硅7进行融晶并同时液相外延（Liquid phase epitaxy，LPE），使所述掺杂有锗离子的非晶硅7形成SiGe填充层5，增加所述填充层5的应力，使其成为应力沟道，在本实施例中优选激光退火，温度为1200~1400℃，时间为10ms~100ms。
需要说明的是，在另一实施例中，当离子注入硅离子时，则多晶硅经过离子注入工艺后形成单纯的非晶硅，在经过激光退火或尖峰退火后，对所述非晶硅进行融晶并配合液相外延，则所述非晶硅转化为单晶硅，从而形成的填充层为单晶硅材料。
需要指出的是，如图8所示，由于本发明的制造方法步骤5）中，利用在衬底1表面形成的填充层5消除了步骤4）中该被暴露的所述沟槽101的侧壁102处存在的尖峰拐角，使该衬底1中沟道区域表面变得平整，从而消除了后续制备器件中由于拐角存在而引发的hump效应，解决了由hump效应引发的器件工作特性稳定性降低的问题。
综上所述，本发明一种浅沟槽隔离结构的制造方法，与现有技术相比较，本发明的制造方法消除了现有技术的浅沟槽隔离结构周围的沟道区域的拐角区域，使该沟道区域表面平整，从而消除了hump效应，解决了由hump效应引发的器件工作特性稳定性降低的问题；同时本发明制备工艺成熟，并与半导体工艺相兼容，易于实施。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种浅沟槽隔离结构的制造方法，其特征在于，所述制造方法至少包括以下步骤：
1）提供一半导体衬底，在衬底上生长衬垫氧化层，而后沉积硬掩膜层；
2）涂布光刻胶以及曝光显影，接着刻蚀所述硬掩膜层、衬垫氧化层及衬底，在所述衬底上形成沟槽并去除光刻胶；
3）在所述沟槽内热生长氧化层填充所述沟槽至所述硬掩膜层表面；
4）去除所述步骤3）形成的结构中的所述衬垫氧化层及硬掩膜层，而后对所述氧化层两侧进行湿法刻蚀直至暴露出部分所述沟槽的侧壁，且使所述氧化层侧壁形成腰形凹陷；
5）在所述步骤4）获得结构的衬底表面形成与该衬底同种材料的填充层以填平所述沟槽及氧化层侧壁的腰形凹陷，而后进行化学机械抛光，此时形成于衬底中的氧化层构成浅沟槽隔离结构。
2.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述步骤5）中在所述衬底表面形成填充层采用外延生长工艺。
3.根据权利要求2所述的浅沟槽隔离结构的制造方法，其特征在于：所述外延生长的温度为600~800℃和压强为400~600Torr。
4.根据权利要求2所述的浅沟槽隔离结构的制造方法，其特征在于：外延生长的同时，对所述填充层进行掺杂以增加所述填充层的应力。
5.根据权利要求4所述的浅沟槽隔离结构的制造方法，其特征在于：所述步骤5）形成所述填充层时，同时通入含Ge元素的掺杂源或通入含C元素的掺杂源。
6.根据权利要求1所述的浅沟槽隔离结构的制造方法，其特征在于：所述步骤5）中在所述衬底表面形成填充层是先采用沉积工艺及化学机械抛光工艺，而后进行离子注入，再进行激光退火或尖峰退火。
7.根据权利要求6所述的浅沟槽隔离结构的制造方法，其特征在于：所述沉积工艺为化学气相沉积或物理气相沉积。
8.根据权利要求1或7所述的浅沟槽隔离结构的制造方法，其特征在于：所述步骤5）中形成所述填充层是指沉积多晶硅至所述衬底表面并对其进行化学机械抛光，而后对所述多晶硅进行离子注入将多晶硅转化为非晶硅，再进行激光退火或尖峰退火将非晶硅进行融晶并同时液相外延形成单晶硅。
9.根据权利要求8所述的浅沟槽隔离结构的制造方法，其特征在于：对所述多晶硅离子注入硅离子、锗离子、锡离子或氮离子。
10.根据权利要求8所述的浅沟槽隔离结构的制造方法，其特征在于：离子注入时，能量为10~50KeV，剂量为1E15~1E16cm-2。
CN201310015142.0A 2013-01-15 2013-01-15 一种浅沟槽隔离结构的制造方法 Active CN103928386B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310015142.0A CN103928386B (zh) 2013-01-15 2013-01-15 一种浅沟槽隔离结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310015142.0A CN103928386B (zh) 2013-01-15 2013-01-15 一种浅沟槽隔离结构的制造方法

Publications (2)

Publication Number Publication Date
CN103928386A true CN103928386A (zh) 2014-07-16
CN103928386B CN103928386B (zh) 2017-03-15

Family

ID=51146564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310015142.0A Active CN103928386B (zh) 2013-01-15 2013-01-15 一种浅沟槽隔离结构的制造方法

Country Status (1)

Country Link
CN (1) CN103928386B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321802A (zh) * 2014-07-28 2016-02-10 株式会社东芝 半导体装置的制造方法
CN109037144A (zh) * 2018-08-01 2018-12-18 武汉新芯集成电路制造有限公司 改善扩散长度效应及制作mos晶体管的方法
CN113281920A (zh) * 2021-05-07 2021-08-20 三明学院 一种一阶电光效应硅调制器及其制备工艺
CN117423659A (zh) * 2023-12-19 2024-01-19 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204147A (zh) * 1997-06-16 1999-01-06 日本电气株式会社 具有沟槽隔离结构的半导体器件及其制造方法
US20010046775A1 (en) * 2000-05-23 2001-11-29 Dae-Hee Weon Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region
CN101154616A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204147A (zh) * 1997-06-16 1999-01-06 日本电气株式会社 具有沟槽隔离结构的半导体器件及其制造方法
US20010046775A1 (en) * 2000-05-23 2001-11-29 Dae-Hee Weon Method for forming semiconductor device to prevent electric field concentration from being generated at corner of active region
CN101154616A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321802A (zh) * 2014-07-28 2016-02-10 株式会社东芝 半导体装置的制造方法
CN105321802B (zh) * 2014-07-28 2018-06-19 东芝存储器株式会社 半导体装置的制造方法
CN109037144A (zh) * 2018-08-01 2018-12-18 武汉新芯集成电路制造有限公司 改善扩散长度效应及制作mos晶体管的方法
CN113281920A (zh) * 2021-05-07 2021-08-20 三明学院 一种一阶电光效应硅调制器及其制备工艺
CN117423659A (zh) * 2023-12-19 2024-01-19 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN117423659B (zh) * 2023-12-19 2024-04-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Also Published As

Publication number Publication date
CN103928386B (zh) 2017-03-15

Similar Documents

Publication Publication Date Title
US8273664B2 (en) Method for etching and filling deep trenches
CN102790004B (zh) 一种全隔离混合晶向soi的制备方法
CN104347346B (zh) 不同结构的深沟槽平坦化方法
CN104835774A (zh) 一种半导体器件的制备方法
CN109585291A (zh) 半导体结构的形成方法
CN105655284B (zh) 沟槽隔离结构的形成方法
CN103928386A (zh) 一种浅沟槽隔离结构的制造方法
US9673273B2 (en) High breakdown n-type buried layer
CN106449404B (zh) 半导体结构及其形成方法
CN105810583B (zh) 横向绝缘栅双极型晶体管的制造方法
CN104835775A (zh) 一种浅沟道隔离结构的制备方法
US9431286B1 (en) Deep trench with self-aligned sinker
CN117253793A (zh) 一种sgt器件及其制造方法
CN102376621A (zh) 浅槽隔离结构的制作方法
CN102790005B (zh) 一种选择性刻蚀制备全隔离混合晶向soi的方法
CN110379705A (zh) 第零层层间膜的制造方法
CN110277313A (zh) 侧墙的制造方法
CN106098783B (zh) 一种鳍式场效应晶体管及其制备方法
CN107180861A (zh) 半导体结构及其形成方法
CN104851834A (zh) 一种半导体器件的制备方法
CN109087942A (zh) 一种沟槽型三极管及其制作方法
US9607878B2 (en) Shallow trench isolation and formation thereof
CN103928385A (zh) 浅沟槽隔离结构及其制备方法
CN106856191B (zh) 半导体结构及其形成方法
CN106558498B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant