CN117253793A - 一种sgt器件及其制造方法 - Google Patents

一种sgt器件及其制造方法 Download PDF

Info

Publication number
CN117253793A
CN117253793A CN202311136791.6A CN202311136791A CN117253793A CN 117253793 A CN117253793 A CN 117253793A CN 202311136791 A CN202311136791 A CN 202311136791A CN 117253793 A CN117253793 A CN 117253793A
Authority
CN
China
Prior art keywords
type
gate
oxide layer
field oxide
sgt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311136791.6A
Other languages
English (en)
Inventor
刘秀勇
李志国
马栋
王丽
吴长明
冯大贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202311136791.6A priority Critical patent/CN117253793A/zh
Publication of CN117253793A publication Critical patent/CN117253793A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种SGT器件及其制造方法，包括提供衬底，在衬底中形成沟槽；在沟槽的侧壁和底部形成场氧化层；淀积第一类型多晶硅并进行回刻形成屏蔽栅；刻蚀所述屏蔽栅，并利用湿法刻蚀工艺刻蚀场氧化层使得沟槽的底部开口形貌为倒梯形；淀积第二类型多晶硅并进行回刻，形成控制栅；进行离子注入形成阱区和源区；形成介质层和接触孔。本发明通过刻蚀屏蔽栅和沟槽场氧化层，在沟槽中直接形成控制栅，屏蔽栅和控制栅多晶硅类型不同，利用PN结反偏截止原理实现二者间隔离，避免了现有利用HDP或热氧化工艺形成隔离氧化层应力对翘曲的影响，拓宽了SGT在12寸工艺中高压的应用范围，提高了SGT器件性能。

Description

一种SGT器件及其制造方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种SGT器件及其制造方法。
背景技术
在屏蔽栅沟槽(Shielded Gate Trench，SGT)工艺中，SGT根据工艺分为上下(UDSGT)和左右(LRSGT)两种结构，如图1所示，上下结构是栅极多晶硅和源极多晶硅在深沟槽内呈上下关系分布，左右结构为栅极多晶硅和源极多晶硅在深沟槽内呈左右关系，其中UDSGT结构可以使间距(Pitch)更小，同时因其栅源交叠面积小从而输入电容Ciss更小，因而更具备发展前景。
目前UDSGT的栅极多晶硅和屏蔽多晶硅之间的隔离氧化层(IPO)主要由高密度等离子体(HDP)或者热氧化(Thermal)两种工艺形成，因这两种工艺均具有比较大的应力，导致晶圆翘曲较差，在中压产品上尤其在12寸工艺中，制作的SGT器件的元胞密度较大，氧化层的膨胀会导致更严重的晶圆翘曲问题，进而导致无法进行正常生产作业。
发明内容
为了解决上述现有技术存在的问题，本发明提供一种SGT器件及其制造方法，用以解决由于HDP或Thermal工艺应力对翘曲造成影响的问题，拓宽SGT在12寸工艺中高压的应用范围。
本发明提供一种SGT器件的制造方法，包括以下步骤：
步骤一、提供衬底，在所述衬底中形成沟槽；
步骤二、在所述沟槽的侧壁和底部形成场氧化层；
步骤三、淀积第一类型多晶硅并进行回刻形成屏蔽栅；
步骤四、刻蚀所述屏蔽栅，并利用湿法刻蚀工艺刻蚀所述场氧化层使得所述沟槽的底部开口形貌为倒梯形；
步骤五、淀积第二类型多晶硅并进行回刻，形成控制栅；
步骤六、进行离子注入形成阱区和源区；
步骤七、形成介质层和接触孔。
优选地，步骤一中所述衬底为硅衬底。
优选地，步骤二中所述场氧化层采用热氧化生长或者化学气相沉积或者两者相结合的工艺形成。
优选地，步骤三中所述第一类型多晶硅为P型多晶硅，步骤五中所述第二类型多晶硅为N型多晶硅；或者，
步骤三中所述第一类型多晶硅为N型多晶硅，步骤五中所述第二类型多晶硅为P型多晶硅。
优选地，步骤三和步骤五中所述多晶硅还延伸到所述沟槽外。
优选地，步骤四中经过刻蚀的所述屏蔽栅和所述场氧化层的高度皆降低且所述屏蔽栅下降的高度比所述场氧化层下降的高度大。
优选地，步骤四中所述倒梯形为倒等腰梯形。
优选地，步骤六中所述注入的离子为硼或者砷。
优选地，在工作状态下，所述屏蔽栅和所述控制栅界面会形成PN结。
优选地，所述PN结起到隔离作用。
本发明还提供一种SGT器件，包括：
衬底；
形成于所述衬底中的沟槽；
形成于所述沟槽中的场氧化层、第一类型屏蔽栅和第二类型控制栅；所述第二类型控制栅位于所述场氧化层和所述第一类型屏蔽栅上方；所述场氧化层的顶部呈倾斜状；所述第二类型控制栅的底部为倒梯形；所述第一类型屏蔽栅和所述第二类型控制栅直接相接；
形成于衬底上方的介质层和接触孔；以及
阱区和源区。
优选地，当SGT器件为N型，那么所述屏蔽栅为P型，所述控制栅为N型；当SGT器件为P型，那么所述屏蔽栅为N型，所述控制栅为P型。
本发明在形成第一类型屏蔽栅后，刻蚀第一类型屏蔽栅和沟槽场氧化层使得沟槽的底部开口形貌为倒梯形，然后淀积填充沟槽形成第二类型控制栅，利用PN结反偏截止原理实现二者间隔离，避免了现有利用HDP或热氧化工艺形成隔离氧化层应力对翘曲的影响，适用其他电压段SGT产品，提高了SGT器件性能。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1显示为现有SGT器件的结构示意图；
图2显示为本发明实施例的SGT器件的制造方法的流程图；
图3至图8显示为本发明实施例的SGT器件的制造方法的各步骤中的结构示意图；
图9显示为本发明实施例的SGT器件的结构示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
除非上下文明确要求，否则整个申请文件中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
SGT器件包括屏蔽栅结构和控制栅结构，控制栅结构和屏蔽栅结构通过隔离结构进行隔离。在相关技术中，通常采用热氧化工艺生长出隔离结构，但是该过程会对屏蔽栅结构的场氧化层产生影响，使得场氧化层出现膨胀隆起。尤其在12寸工艺中，制作的SGT器件的密度较大，场氧化层的膨胀会导致更严重的晶圆翘曲问题，进而导致设备真空报警，无法进行正常生产作业。因而，本发明提出一种新的控制栅和屏蔽栅间隔离结构以及制造方法，可以避免以上问题，该方案可以适用其他电压段SGT产品。下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
图2显示为本发明实施例的SGT器件的制造方法的流程图；图3至图8显示为本发明实施例的SGT器件的制造方法的各步骤中的结构示意图。如图2所示，包括以下步骤：
步骤一、如图3所示，提供衬底，在衬底中形成沟槽。
衬底的材料可以为硅、锗、硅锗或碳化硅等，也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI)，或者还可以为其他的材料，例如砷化镓等Ⅲ、Ⅴ族化合物。作为示例，在本发明实施例中，衬底的材料为硅。进一步的，其可以是未掺杂的或者轻度掺杂的硅衬底。
在本发明实施例，沟槽的形成方法包括：在衬底上形成垫氧层和硬掩膜层；刻蚀形成沟槽。其中，刻蚀采用光刻刻蚀工艺，具体地曝光、显影步骤这里不再赘述。硬质掩膜层的材料为氮化钛或者氮化硅。通常为氮化硅(SiN)，其形成方法可以为化学气相沉积(CVD)或者物理气相沉积(PVD)。当然沟槽的形成方法不只这一种，也可以是其他方法，本发明实施例中沟槽的形成方法只是作为示例。在本发明实施例，沟槽为深沟槽。
步骤二、如图4所示，在沟槽的侧壁和底部形成场氧化层。
本发明实施例中，采用热氧化(thermal)生长或者化学气相沉积(CVD)或者两者相结合的工艺形成。当然，较佳地，场氧化层由两种方法共同形成。在进行热氧化工艺及化学气相沉积工艺后，在沟槽底部和侧壁、衬底上方表面都形成有场氧化层。场氧化层还延伸到沟槽外，并且未将沟槽完全填充。在SGT工艺中，抗高压SGT器件需要保持深沟槽(deeptrench)侧壁有一定厚度薄膜作为场氧，如保证沟槽侧壁场氧1um。本发明实施例中，场氧化层的厚度不作具体说明，按具体的实际需求形成适合厚度的场氧化层。
步骤三、如图4和图5所示，淀积第一类型多晶硅并进行回刻形成屏蔽栅。
通常，屏蔽栅的电极材料为多晶硅。通过填充多晶硅形成屏蔽栅。本发明实施例中，淀积多晶硅并进行多晶硼扩散，形成P型多晶硅，或者，淀积多晶硅并进行多晶砷扩散，形成N型多晶硅。本发明实施例中，填充的多晶硅还延伸到沟槽外。
步骤四、如图6所示，刻蚀屏蔽栅，并利用湿法刻蚀工艺刻蚀场氧化层使得沟槽的底部开口形貌为倒梯形。
本发明实施例中，经过刻蚀的屏蔽栅和场氧化层的高度皆降低且屏蔽栅下降的高度比场氧化层下降的高度大，场氧化层的顶部呈倾斜状，沟槽的底部开口形貌为倒梯形。较佳地，倒梯形为倒等腰梯形。屏蔽栅和场氧化层的刻蚀采用的具体刻蚀方法，这里不作限定，采用能达到目的适合刻蚀方法即可。
步骤五、如图7所示，淀积第二类型多晶硅并进行回刻，形成控制栅。
本发明实施例中，步骤三中淀积P型多晶硅，那么步骤五中淀积N型多晶硅；步骤三中淀积N型多晶硅，那么步骤五中淀积P型多晶硅。本发明实施例中，形成的控制栅底部为倒梯形。
步骤六、如图8所示，进行离子注入形成阱区和源区。
以N型SGT器件为例，进行硼注入和扩散形成P阱，进行砷注入和扩散形成N+源区。本发明实施例中，在进行硼注入和扩散形成P阱后，不进行N+光刻，直接进行砷注入和扩散形成N+源区。
在步骤六之前，本发明实施例还包括去除衬底表面硬掩膜层的工艺步骤。
步骤七、如图9所示，形成介质层和接触孔。
在本发明实施例中，在衬底上方沉积形成覆盖的介质层，然后利用接触孔光刻工艺形成接触孔。接触孔包括形成于屏蔽栅上的接触孔、形成于控制栅上的接触孔和形成于Mesa区域的接触孔。
本发明实施例在形成第一类型屏蔽栅后，刻蚀第一类型屏蔽栅和沟槽场氧化层使得沟槽的底部开口形貌为倒梯形，然后淀积填充沟槽形成第二类型控制栅，利用PN结反偏截止原理实现二者间隔离，避免了现有利用HDP或热氧化工艺形成隔离氧化层应力对翘曲的影响，适用其他电压段SGT产品，提高了SGT器件性能。
如图9所示，本发明实施例的SGT器件包括：衬底，形成于衬底中的沟槽，形成于沟槽中的场氧化层、第一类型屏蔽栅和第二类型控制栅，形成于衬底上方的介质层和接触孔，以及阱区和源区。其中，第二类型控制栅位于场氧化层和第一类型屏蔽栅上方，场氧化层的顶部呈倾斜状，第二类型控制栅的底部为倒梯形，第一类型屏蔽栅和第二类型控制栅直接相接。当SGT器件为N型，那么屏蔽栅为P型，控制栅为N型；当SGT器件为P型，那么屏蔽栅为N型，控制栅为P型。当然，还有其他层存在，如顶层金属层。
在工作状态下，屏蔽栅和控制栅界面会形成PN结，P起到隔离作用。
本发明实施例提出的SGT器件，屏蔽栅和控制栅直接接触，屏蔽栅和控制栅多晶硅类型不同，利用PN结反偏截止原理实现二者间隔离，避免了隔离氧化层的形成，简化了工艺流程，具有较高价值。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (12)

1.一种SGT器件的制造方法，其特征在于，包括以下步骤：
步骤一、提供衬底，在所述衬底中形成沟槽；
步骤二、在所述沟槽的侧壁和底部形成场氧化层；
步骤三、淀积第一类型多晶硅并进行回刻形成屏蔽栅；
步骤四、刻蚀所述屏蔽栅，并利用湿法刻蚀工艺刻蚀所述场氧化层使得所述沟槽的底部开口形貌为倒梯形；
步骤五、淀积第二类型多晶硅并进行回刻，形成控制栅；
步骤六、进行离子注入形成阱区和源区；
步骤七、形成介质层和接触孔。
2.根据权利要求1所述的SGT器件的制造方法，其特征在于，步骤一中所述衬底为硅衬底。
3.根据权利要求1所述的SGT器件的制造方法，其特征在于，步骤二中所述场氧化层采用热氧化生长或者化学气相沉积或者两者相结合的工艺形成。
4.根据权利要求1所述的SGT器件的制造方法，其特征在于，步骤三中所述第一类型多晶硅为P型多晶硅，步骤五中所述第二类型多晶硅为N型多晶硅；或者，
步骤三中所述第一类型多晶硅为N型多晶硅，步骤五中所述第二类型多晶硅为P型多晶硅。
5.根据权利要求1所述的SGT器件的制造方法，其特征在于，步骤三和步骤五中所述多晶硅还延伸到所述沟槽外。
6.根据权利要求1所述的SGT器件的制造方法，其特征在于，步骤四中经过刻蚀的所述屏蔽栅和所述场氧化层的高度皆降低且所述屏蔽栅下降的高度比所述场氧化层下降的高度大。
7.根据权利要求1所述的SGT器件的制造方法，其特征在于，步骤四中所述倒梯形为倒等腰梯形。
8.根据权利要求1所述的SGT器件的制造方法，其特征在于，步骤六中所述注入的离子为硼或者砷。
9.根据权利要求1所述的SGT器件的制造方法，其特征在于，在工作状态下，所述屏蔽栅和所述控制栅界面会形成PN结。
10.根据权利要求9所述的SGT器件的制造方法，其特征在于，所述PN结起到隔离作用。
11.一种采用权利要求1至10中任一项所述SGT器件的制造方法形成的SGT器件，其特征在于，包括：
衬底；
形成于所述衬底中的沟槽；
形成于所述沟槽中的场氧化层、第一类型屏蔽栅和第二类型控制栅；所述第二类型控制栅位于所述场氧化层和所述第一类型屏蔽栅上方；所述场氧化层的顶部呈倾斜状；所述第二类型控制栅的底部为倒梯形；所述第一类型屏蔽栅和所述第二类型控制栅直接相接；
形成于衬底上方的介质层和接触孔；以及
阱区和源区。
12.根据权利要求11所述的SGT器件，其特征在于，当SGT器件为N型，那么所述屏蔽栅为P型，所述控制栅为N型；当SGT器件为P型，那么所述屏蔽栅为N型，所述控制栅为P型。
CN202311136791.6A 2023-09-05 2023-09-05 一种sgt器件及其制造方法 Pending CN117253793A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311136791.6A CN117253793A (zh) 2023-09-05 2023-09-05 一种sgt器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311136791.6A CN117253793A (zh) 2023-09-05 2023-09-05 一种sgt器件及其制造方法

Publications (1)

Publication Number Publication Date
CN117253793A true CN117253793A (zh) 2023-12-19

Family

ID=89128572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311136791.6A Pending CN117253793A (zh) 2023-09-05 2023-09-05 一种sgt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN117253793A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117766403A (zh) * 2024-02-22 2024-03-26 南京华瑞微集成电路有限公司 一种优化电位分布的sgt器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117766403A (zh) * 2024-02-22 2024-03-26 南京华瑞微集成电路有限公司 一种优化电位分布的sgt器件及其制作方法
CN117766403B (zh) * 2024-02-22 2024-04-19 南京华瑞微集成电路有限公司 一种优化电位分布的sgt器件及其制作方法

Similar Documents

Publication Publication Date Title
TWI500075B (zh) 二極體、雙極接面電晶體及於鰭型場效電晶體裝置內二極體之製造方法
US10170475B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
CN100583396C (zh) 不使用浅沟槽隔离工艺形成半导体器件的方法
JP2006514435A (ja) 改善されたベースエミッタ接合部を有するバイポーラトランジスタ及び製造のための方法
EP2254148B1 (en) Fabrication process of a hybrid semiconductor substrate
CN117253793A (zh) 一种sgt器件及其制造方法
KR100798158B1 (ko) 반도체 디바이스 제조 방법
KR20080108494A (ko) 다중-플레이트 절연 구조를 갖는 반도체 장치
US20130161734A1 (en) Transistor structure and method for preparing the same
US11652167B2 (en) Semiconductor device having junction termination structure and method of formation
CN111952237B (zh) 半导体元件及其制备方法
JP2002043567A (ja) 半導体装置およびその製造方法
US10629734B2 (en) Fabricating method of fin structure with tensile stress and complementary FinFET structure
US8872305B2 (en) Integrated circuit structure having air-gap trench isolation and related design structure
US10593674B1 (en) Deep fence isolation for logic cells
CN103928386A (zh) 一种浅沟槽隔离结构的制造方法
EP0036499B1 (en) A polysilicon-base self-aligned bipolar transistor process
CN113394087B (zh) 后栅工艺中伪栅平坦化方法
CN105990115A (zh) 一种半导体器件及其制造方法、电子装置
CN114649210A (zh) 竖直沟道硅场效应晶体管的制造工艺
US11094578B2 (en) Semiconductor structure and method for manufacturing the same
CN106952906B (zh) 一种多外延半导体器件及其制造方法
TWI813392B (zh) 半導體裝置及其製作方法
CN104681609B (zh) 一种n型LDMOS器件及其制造方法
US20230074214A1 (en) Semiconductor structure and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination