CN105321802A - 半导体装置的制造方法 - Google Patents
半导体装置的制造方法 Download PDFInfo
- Publication number
- CN105321802A CN105321802A CN201510067440.3A CN201510067440A CN105321802A CN 105321802 A CN105321802 A CN 105321802A CN 201510067440 A CN201510067440 A CN 201510067440A CN 105321802 A CN105321802 A CN 105321802A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- manufacture method
- resilient coating
- layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 147
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000011248 coating agent Substances 0.000 claims description 71
- 238000000576 coating method Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 41
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000000926 separation method Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000002844 melting Methods 0.000 abstract description 22
- 238000010438 heat treatment Methods 0.000 abstract description 20
- 230000008018 melting Effects 0.000 abstract description 19
- 239000000758 substrate Substances 0.000 description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
根据实施方式，半导体装置的制造方法具备在半导体层表面形成凹部的工序。具备在半导体层表面的凹部的表面形成熔点比半导体层低的缓冲层的工序。具备在缓冲层上形成熔点比半导体层高的高熔点膜而将凹部填充的工序。具备以缓冲层的熔点以上的温度对形成有缓冲层及高熔点膜的半导体层加热的工序。
Description
技术领域
本实施方式涉及半导体装置的制造方法。
背景技术
以往，公开了通过用绝缘物填充的凹部将形成于半导体基板的半导体元件间分离的、所谓的沟槽隔离(TrenchIsolation)技术。
有时为了对在形成凹部时形成于半导体基板的损伤层进行修复、或者为了使形成于半导体基板的杂质区域活性化，而进行热处理。上述的热处理的温度较高的情况下，有时由凹部包围的半导体区域变形，形成于由凹部包围的半导体区域的半导体元件的特性产生偏差。此外，还会发生凹部由于半导体基板的变形而变形、从而半导体区域间的隔离变得不充分的情况。
因此，需要防止形成于由凹部包围的半导体区域的半导体元件的特性产生偏差，此外，需要防止半导体区域间的隔离由于半导体基板的变形而变得不充分。
发明内容
根据本实施方式，半导体装置的制造方法具备在半导体层表面形成凹部的工序。具备在半导体层表面的凹部的表面形成熔点比半导体层低的缓冲层的工序。具备在缓冲层上形成熔点比半导体层高的高熔点膜而将凹部填充的工序。具备以缓冲层的熔点以上的温度对形成有缓冲层及高熔点膜的半导体层进行加热的工序。
附图说明
图1A至图1E表示第1实施方式的半导体装置的制造方法的一个工序。
图2A至图2L表示第2实施方式的半导体装置的制造方法的一个工序。
图3是概略地表示半导体装置的截面的一部分的图。
图4A至图4D是对施行了热处置后的半导体装置的基板表面的状态进行表示的扫描型电子显微镜照片。
具体实施方式
以下，参照附图，详细地说明实施方式的半导体装置的制造方法。另外，本发明并不受这些实施方式限定。
(第1实施方式)
图1A至图1E表示第1实施方式的半导体装置的制造方法的一个工序。准备形成有凹部11的半导体基板10(图1A)。半导体基板10设为将形成在半导体基板上的半导体层也包含在内。半导体基板10例如由硅构成。凹部11例如形成为栅格状，以将形成于半导体基板10的规定的半导体元件(未图示)的元件间分离。
接下来，在凹部11的表面形成缓冲层12(图1B)。缓冲层12例如是非晶硅层。非晶硅层例如通过CVD(ChemicalVaporDeposition，化学汽相淀积)形成。缓冲层12的膜厚为5nm(纳米)以上，例如为10nm。
在缓冲层12上形成熔点比半导体基板10高的高熔点膜13，并将凹部11填充(图1C)。高熔点膜13是例如硅氧化膜。硅氧化膜例如通过CVD而形成。
在形成有缓冲层12和高熔点膜13的状态下，进行基于激光照射的加热处理(图1D)。通过该加热处理，进行例如由于凹部11的形成而在半导体基板10的表面产生的损伤层(未图示)的恢复。激光照射例如在至少缓冲层12熔融的条件下进行。能够根据激光的输出和照射时间来调整加热条件。
接下来，通过CMP将形成于半导体基板10的表面上的缓冲层12和高熔点膜13去除(图1E)。通过残留在凹部11内的缓冲层12和高熔点膜13来填充凹部11。另外，在使用非晶硅层作为缓冲层12的情况下，非晶硅层因基于激光照射的热处理而熔融并结晶化，但为了易于说明，在图中用相同的层来表示。
在本实施方式中，在半导体基板10与填充凹部11的高熔点膜13之间形成了熔点比半导体基板10低的缓冲层12的状态下，进行热处理。通过该构成，在热处理中，缓冲层12比半导体基板10先熔融，因此在半导体基板10与高熔点膜13间产生的应力得到缓和。由此，能够抑制半导体基板10的变形。
例如，硅的熔点是1414℃，非晶硅层具有比硅低300℃～400℃的熔点。此外，硅氧化膜的熔点比硅基板高，例如是1650℃±75℃。因此，例如，在使用非晶硅层作为缓冲层12并使用硅氧化膜作为高熔点膜13的情况下，在半导体基板10和高熔点膜13熔融之前，缓冲层12即非晶硅膜熔融。通过缓冲层12熔融，从而在半导体基板10与高熔点膜13之间产生的应力得到缓和，能够抑制半导体基板10的变形。
(第2实施方式)
接下来，使用图2A至图2L对第2实施方式的半导体装置的制造方法进行说明。本实施方式表示背面照射型CMOS图像传感器的制造方法的一个实施方式。
准备半导体基板20(图2A)。半导体基板20例如是硅基板。
在半导体基板20上，通过外延法形成半导体层30(图2B)。半导体层30例如是外延硅层。例如，通过CVD来形成半导体层30。
针对半导体层30，重复进行光刻工序、成膜工序、蚀刻工序、离子注入工序等的被称作FEOL(FrontEndofLine，前道工序)的工序，从而形成例如光电转换元件31(图2C)。光电转换元件31例如是光电二极管。
接下来，通过被称作BEOL(BackEndofLine，后道工序)的工序，形成内部形成有电连接所用的布线41的绝缘膜40(图2D)。形成在绝缘膜40中的布线41例如能够通过镶嵌构造(damascenestructure)的Cu布线来构成。覆盖布线41的绝缘膜40例如是以TEOS(TetraEthylOrthoSilicate，正硅酸乙酯)为原料而形成的硅氧化膜。
接下来，在绝缘膜40上形成支撑基板50(图2E)。支撑基板50例如是硅基板。支撑基板50例如通过与绝缘膜40的贴合而形成。在贴合工序中，进行将接合面洗净的工序和使接合面活性化的工序等。然后，将支撑基板50相对于绝缘膜40对准并进行加压来贴合。然后，进行退火处理来使接合强度提高。
然后，将半导体基板20去除(图2F)。但为了易于说明，上下颠倒而表示。在半导体基板20的去除工序中，例如使用CMP(ChemicalMechanicalPolishing，化学机械抛光)。
接着，在半导体层30的表面形成凹部32(图2G)。凹部32例如形成为栅格状，以将各光电转换元件31间分离。通过凹部32将各光电转换元件31间分离，从而能够防止光电转换元件31间的混色或者电子的移动。
接下来，在半导体层30的表面上及凹部32的内面上形成熔点比半导体层30低的缓冲层60(图2H)。缓冲层60例如是非晶硅层。非晶硅层例如通过CVD来形成。缓冲层60的膜厚设为例如5nm以上。缓冲层的膜厚设为在缓冲层60发生熔融时发挥作为半导体层30与此后形成的高熔点膜(未图示)之间的应力缓和层的功能的膜厚。
在缓冲层60上，形成熔点比硅高的高熔点膜70，填补凹部32(图2I)。高熔点膜70是例如硅氧化膜，能够通过CVD来形成。
在形成了缓冲层60和高熔点膜70的状态下，进行基于例如激光照射的热处理(图2J)。通过该热处理，例如能够进行由于凹部32的形成而在半导体基板30的表面产生的损伤层的恢复。基于激光照射的热处理至少在缓冲层60熔融的条件下进行。硅的熔点是1414℃，硅氧化膜的熔点比硅基板高，例如是1650℃±75℃。此外，非晶硅层具有比硅低300℃～400℃的熔点。因此，在使用非晶硅层作为缓冲层60并使用硅氧化膜作为高熔点膜70的情况下，通过适当设定激光照射的输出、照射时间，能够至少使构成缓冲层60的非晶硅层熔融而进行热处理。
接下来，通过CMP将形成在半导体层30的表面上的缓冲层60和高熔点膜70去除(图2K)。通过残留在凹部32内的缓冲层60和高熔点膜70，填充凹部32。另外，在使用非晶硅层作为缓冲层60的情况下，非晶硅层因基于激光照射的热处理而熔融并结晶化，但为了易于说明，在图中以相同的层表示。
接着，在半导体层30的表面上、缓冲层60上及高熔点膜70上形成保护膜80。保护膜80能够通过例如硅氧化膜、或者硅氮化膜构成。保护膜80例如通过CVD来形成。在保护膜80上，将滤色器90和微透镜100与各光电转换元件31对应地形成(图2L)。
根据本实施方式的半导体装置的制造方法，在通过熔点比构成半导体层30的硅层低的缓冲层60和熔点比硅层高的高熔点膜70将凹部32填充的状态下，进行基于激光照射的热处理。熔点较低的缓冲层60在半导体层30的熔融前熔融，由此发挥使在半导体层30与高熔点膜70之间产生的应力缓和的功能。即，缓冲层60能够缓和由于基于激光照射的热处理而在半导体层30与高熔点膜70之间产生的应力。由此，具有由凹部32包围的光电转换元件31的半导体层30的变形得以缓和，能够抑制形成于半导体层30的半导体元件的变形。此外，能够通过填充于凹部32的高熔点膜70将凹部32的形状保持在稳定的状态，因此形成于半导体层30的光电转换元件31间的隔离得以维持。
众所周知，在背面照射型CMOS图像传感器中，形成有光电转换元件31的半导体层30的热处理的温度越高，暗电流特性越得到改善。根据本实施方式，能够通过使介于半导体层30与高熔点膜70之间的缓冲层60比半导体层30先熔融来缓和应力，能够抑制半导体层30的变形。为此，能够提高半导体层30的热处理的温度，能够改善背面照射型CMOS图像传感器的暗电流特性。此外，半导体层30的变形得到抑制，因此作为受光面的半导体层30的表面的变形得到抑制，能够抑制由受光面的变形引起的光电转换元件31的灵敏度的劣化。
在背面照射型CMOS图像传感器中，形成有规定的布线41的绝缘膜40与半导体层30接触而设置。因此，希望在凹部32的内面上形成了缓冲层60和高熔点膜70后的热处理仅针对半导体层30的表面进行。基于激光照射的热处理为了能够以短时间仅对半导体层30的表面进行热处理，优选的是，在凹部32的内面上形成有缓冲层60和高熔点膜70后的热处理。
作为缓冲层60，还能够使用例如含有作为P导电型的掺杂剂的硼(B)的非晶硅层。在缓冲层60含有P导电型的掺杂剂的情况下，在基于激光照射的热处理时，缓冲层60成为扩散源，从与缓冲层60接触的半导体层30的表面(凹部32的内面也同样)到半导体层30内的规定的深度的区域，形成P导电型区域(未图示)。所形成的P导电型区域，作为对例如在通过CMP将半导体层30的表面上的缓冲层60和高熔点膜70去除时及形成了凹部32时产生的、来自半导体层30内的损伤层(未图示)的电子进行捕集的捕集(trap)层发挥功能。由此，能够抑制从损伤层释放的电子流出到光电转换元件31的现象。
图3概略地表示通过已叙述的实施方式的制造方法制造的半导体装置的截面的一部分。对于与已叙述的实施方式对应的构成要素标注相同的符号，仅在必要的情况下进行重复的记载。为了表示形成有光电转换元件31的像素区域30－1间的分离的状态，省略在半导体层30的表面形成的保护膜80、滤色器90及微透镜100。通过缓冲层60和高熔点膜70填充凹部32，通过基于例如激光照射的热处理形成的栅格状的分离区域33将形成有光电转换元件31的像素区域30－1间分离。另外，在缓冲层60是非晶硅层的情况下，因基于激光照射的热处理而结晶化，但为了易于说明，在图中作为与热处理前相同的层来表示。
图4A至图4D是对本实施方式的半导体装置的制造方法的效果进行表示的扫描型电子显微镜照片。图4A至图4D是在形成于半导体层30的凹部32内面上设置有缓冲层60的情况下和未设置有缓冲层60而进行制造的情况下，将图3所示的半导体装置的半导体层30的表面的状态进行比较的半导体层30的表面的电子显微镜照片。半导体层30是外延硅层。上段侧所示的图4A和图4B表示在形成于半导体层30的凹部32的内面上未设置缓冲层60而形成了分离区域34的情况。表示不经由缓冲层60而用高熔点膜70将形成于半导体层30的凹部32内填充、并进行基于激光照射的热处理的情况。形成为栅格状的分离区域34将像素区域30－2间分离。下段侧所示的图4C和图4D表示在凹部32设置缓冲层60而形成了分离区域33的情况。即，表示通过本实施方式的制造方法制造了半导体装置的情况。是经由缓冲层60而用高熔点膜70将形成在半导体层30的凹部32内填充、并进行了基于激光照射的热处理的情况。以栅格状形成的分离区域33将像素区域30－1间分离。
分别在左侧所示的图4A和图4C是通过输出较低的激光进行了热处理的情况。将输出为1.6J/cm2且波长为308nm的激光照射170nS(纳秒)，进行了热处理。右侧所示的图4B和图4D是通过输出较高的激光进行了热处理的情况。将输出为2.1J/cm2且波长为308nm的激光照射170nS，进行了热处理。
如图4A和图4C所示，在照射的激光输出较低的情况下，在凹部32内面上未形成缓冲层60而进行了热处理的情况(图4A)与形成缓冲层60而进行了热处理的情况(图4C)之间几乎没有区别。但是，在凹部32的内面上未设置缓冲层60并提高激光输出而进行了热处理的情况下，可看到被认为是由于像素区域30－2的硅溶出而发生的形状变化110(图4B)。与此相对，在凹部32内面上设置有缓冲层60的情况下，即使提高激光输出而进行了热处理，也看不到像素区域30－1的形状变化(图4D)。认为原因是，在像素区域30－1熔融前、凹部32内的缓冲层60熔融，从而在像素区域30－1与被埋入到凹部32内的高熔点膜70之间产生的应力通过缓冲层60而得到缓和，像素区域30－1的变形得到抑制。像素区域30－1的形状变化得到抑制，由此在用于例如CMOS图像传感器的元件分离区域的形成中的情况下，作为受光面的像素区域30－1的表面的变形得到抑制，其平坦性得到维持。由此，能够抑制CMOS图像传感器的灵敏度的劣化。此外，能够防止在分离区域33上硅溶出的变形，因此像素区域间的隔离得到维持。为此，能够抑制由于例如在像素区域中产生的电子到达相邻的像素区域而产生的混色。
作为缓冲层60的非晶硅层也可以通过离子注入来形成。通过向凹部(11，32)的内表面注入临界剂量以上的离子，能够从凹部(11，32)的内表面到半导体层(10，30)中的规定的深度地形成非晶硅层。例如，通过在室温下将硼(B)注入作为临界剂量的1×1016/cm2以上，能够形成非晶硅层。
此外，缓冲层60也可以使用熔点比硅基板低的多晶硅层来代替非晶硅层。多晶硅层比硅基板先熔融，而能够发挥缓冲层的功能。
填补凹部(11，32)的膜例如也能够代替硅氧化膜而使用钨等的高熔点金属。高熔点金属将入射的光切断的性能强，因此能够改善光电转换元件31间的混色。
对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，意图不在于限定发明的范围。这些新的实施方式能够以其他各种方式实施，能够在不脱离发明的主旨的范围内进行各种各样的省略、置换、变更。这些实施方式及其变形包含于发明的范围及主旨，并且包含于专利请求的范围所记载的发明及其等同的范围内。
Claims (20)
1.一种半导体装置的制造方法，具备：
在半导体层表面形成凹部的工序；
在所述半导体层表面的凹部的表面形成熔点比所述半导体层低的缓冲层的工序；
在所述缓冲层上形成熔点比所述半导体层高的高熔点膜而将所述凹部填充的工序；以及
以所述缓冲层的熔点以上的温度对形成有所述缓冲层及所述高熔点膜的半导体层进行加热的工序。
2.如权利要求1所述的半导体装置的制造方法，
在形成所述缓冲层的工序中，在所述半导体层的表面和所述凹部的表面形成所述缓冲层。
3.如权利要求1所述的半导体装置的制造方法，
所述缓冲层是非晶硅层。
4.如权利要求1所述的半导体装置的制造方法，
所述缓冲层是多晶硅层。
5.如权利要求3所述的半导体装置的制造方法，
所述非晶硅层通过离子注入而形成。
6.如权利要求2所述的半导体装置的制造方法，
所述缓冲层是非晶硅层。
7.如权利要求2所述的半导体装置的制造方法，
所述缓冲层是多晶硅层。
8.如权利要求6所述的半导体装置的制造方法，
所述非晶硅层通过离子注入而形成。
9.如权利要求1所述的半导体装置的制造方法，
在对所述半导体层进行加热的工序中，具备通过激光进行加热的工序。
10.如权利要求2所述的半导体装置的制造方法，
在对所述半导体层进行加热的工序中，具备通过激光进行加热的工序。
11.如权利要求1所述的半导体装置的制造方法，
使所述缓冲层含有P导电型的掺杂剂。
12.如权利要求2所述的半导体装置的制造方法，
使所述缓冲层含有P导电型的掺杂剂。
13.如权利要求1所述的半导体装置的制造方法，
所述高熔点膜通过硅氧化膜形成。
14.如权利要求2所述的半导体装置的制造方法，
所述高熔点膜通过硅氧化膜形成。
15.如权利要求3所述的半导体装置的制造方法，
所述高熔点膜通过硅氧化膜形成。
16.如权利要求1所述的半导体装置的制造方法，
所述半导体层具有多个半导体元件，
所述半导体层设置于在内部形成有规定的布线的绝缘膜之上，
所述凹部设置成将所述多个半导体元件各个分离。
17.如权利要求2所述的半导体装置的制造方法，
所述半导体层具有多个半导体元件，
所述半导体层设置于在内部形成有规定的布线的绝缘膜之上，
所述凹部设置成将所述多个半导体元件各个分离。
18.如权利要求3所述的半导体装置的制造方法，
所述半导体层具有多个半导体元件，
所述半导体层设置于在内部形成有规定的布线的绝缘膜之上，
所述凹部设置成将所述多个半导体元件各个分离。
19.如权利要求16所述的半导体装置的制造方法，
所述半导体元件是光电转换元件。
20.如权利要求17所述的半导体装置的制造方法，
所述半导体元件是光电转换元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014-153264 | 2014-07-28 | ||
| JP2014153264A JP2016032001A (ja) | 2014-07-28 | 2014-07-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105321802A true CN105321802A (zh) | 2016-02-10 |
| CN105321802B CN105321802B (zh) | 2018-06-19 |
Family
ID=55167307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510067440.3A Expired - Fee Related CN105321802B (zh) | 2014-07-28 | 2015-02-09 | 半导体装置的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20160027682A1 (zh) |
| JP (1) | JP2016032001A (zh) |
| CN (1) | CN105321802B (zh) |
| TW (1) | TW201604938A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11948953B2 (en) | 2018-09-06 | 2024-04-02 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11342875B2 (en) * | 2017-04-11 | 2022-05-24 | Hamilton Sundstrand Corporation | Electric motors with neutral voltage sensing |
| JP7500251B2 (ja) * | 2020-04-01 | 2024-06-17 | キヤノン株式会社 | 光電変換装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391784B1 (en) * | 1999-07-21 | 2002-05-21 | Advanced Micro Devices, Inc. | Spacer-assisted ultranarrow shallow trench isolation formation |
| CN1801473A (zh) * | 2005-01-07 | 2006-07-12 | 茂德科技股份有限公司 | 无应力浅沟渠隔离结构的形成方法 |
| US20090011566A1 (en) * | 2007-07-03 | 2009-01-08 | Renesas Technology Corp. | Method of manufacturing semiconductor device |
| CN103928386A (zh) * | 2013-01-15 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构的制造方法 |
-
2014
- 2014-07-28 JP JP2014153264A patent/JP2016032001A/ja active Pending
-
2015
- 2015-01-27 TW TW104102684A patent/TW201604938A/zh unknown
- 2015-02-09 CN CN201510067440.3A patent/CN105321802B/zh not_active Expired - Fee Related
- 2015-03-02 US US14/636,000 patent/US20160027682A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391784B1 (en) * | 1999-07-21 | 2002-05-21 | Advanced Micro Devices, Inc. | Spacer-assisted ultranarrow shallow trench isolation formation |
| CN1801473A (zh) * | 2005-01-07 | 2006-07-12 | 茂德科技股份有限公司 | 无应力浅沟渠隔离结构的形成方法 |
| US20090011566A1 (en) * | 2007-07-03 | 2009-01-08 | Renesas Technology Corp. | Method of manufacturing semiconductor device |
| CN103928386A (zh) * | 2013-01-15 | 2014-07-16 | 中芯国际集成电路制造(上海)有限公司 | 一种浅沟槽隔离结构的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11948953B2 (en) | 2018-09-06 | 2024-04-02 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016032001A (ja) | 2016-03-07 |
| CN105321802B (zh) | 2018-06-19 |
| TW201604938A (zh) | 2016-02-01 |
| US20160027682A1 (en) | 2016-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4814498B2 (ja) | 半導体基板の製造方法 | |
| KR101689885B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW202010046A (zh) | 一種絕緣體上半導體基板及其形成方法 | |
| TWI646654B (zh) | 製造高電阻率絕緣體上半導體底材之方法 | |
| US9496313B2 (en) | CMOS-based thermopile with reduced thermal conductance | |
| TW201142926A (en) | Method of manufacturing semiconductor device | |
| KR100703033B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI613816B (zh) | 半導體裝置及其製造方法 | |
| US9691751B2 (en) | In-situ doped polysilicon filler for trenches | |
| CN105321802A (zh) | 半导体装置的制造方法 | |
| JP6158132B2 (ja) | トランジスタデバイスのゲート金属層を設ける方法および関連するトランジスタ | |
| JP2010045352A (ja) | 半導体素子及びその製造方法 | |
| US8987033B2 (en) | Method for forming CMOS image sensors | |
| KR100997315B1 (ko) | 이미지 센서의 제조 방법 | |
| JP4175650B2 (ja) | 半導体装置の製造方法 | |
| JP2018037672A (ja) | 固体撮像装置およびカメラ | |
| JP2019530226A (ja) | 高性能スーパーβ（ＳＢＮＰＮ） | |
| US10770341B2 (en) | Method for manufacturing semiconductor device | |
| JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
| KR100869350B1 (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| KR100854928B1 (ko) | 반도체 소자의 제조 방법 | |
| US8603895B1 (en) | Methods of forming isolation structures for semiconductor devices by performing a deposition-etch-deposition sequence | |
| KR20090063657A (ko) | 소자 분리막 형성 방법 | |
| JP2009283493A (ja) | 半導体装置の製造方法 | |
| JP2008187124A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20170727 Address after: Tokyo, Japan Applicant after: Toshiba Storage Corporation Address before: Tokyo, Japan, Japan Applicant before: Toshiba Corp |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180619 Termination date: 20200209 |