JP2010045352A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2010045352A JP2010045352A JP2009182470A JP2009182470A JP2010045352A JP 2010045352 A JP2010045352 A JP 2010045352A JP 2009182470 A JP2009182470 A JP 2009182470A JP 2009182470 A JP2009182470 A JP 2009182470A JP 2010045352 A JP2010045352 A JP 2010045352A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor device
- manufacturing
- metal layer
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 235000012431 wafers Nutrition 0.000 claims abstract description 96
- 229910052751 metal Inorganic materials 0.000 claims abstract description 89
- 239000002184 metal Substances 0.000 claims abstract description 89
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 73
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 18
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 11
- 239000008367 deionised water Substances 0.000 claims description 9
- 229910021641 deionized water Inorganic materials 0.000 claims description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical class [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 7
- 239000002904 solvent Substances 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- SEGAWZJKNCDOMI-UHFFFAOYSA-N 2,2,2-trimethoxyethylazanium;hydroxide Chemical compound [OH-].COC(C[NH3+])(OC)OC SEGAWZJKNCDOMI-UHFFFAOYSA-N 0.000 claims description 2
- 229910017855 NH 4 F Inorganic materials 0.000 claims description 2
- 239000003637 basic solution Substances 0.000 claims description 2
- 238000007865 diluting Methods 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 239000000047 product Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 231100001261 hazardous Toxicity 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Abstract
【課題】半導体素子及びその製造方法を提供する。
【解決手段】この方法は、第１ウエハの上部に第２ウエハを結合させる段階と、第２ウエハの背面にハードマスク層を形成する段階と、ハードマスク層の上部に、ビアホール領域を露出させる感光膜パターンを形成する段階と、感光膜パターンをエッチングマスクとしてハードマスク層をエッチングすることでハードマスクパターンを形成する段階と、ハードマスクパターンをエッチングマスクとして第１及び第２ウエハを一定深さまでエッチングすることでビアホールを形成する段階と、を含む。これによると、両ウエハを非常に効果的に接合させることができ、高いアスペクト比を持つビアホールに残留する残渣をきれいに除去でき、素子特性をより向上させることができる。
【選択図】図１ｇ
【解決手段】この方法は、第１ウエハの上部に第２ウエハを結合させる段階と、第２ウエハの背面にハードマスク層を形成する段階と、ハードマスク層の上部に、ビアホール領域を露出させる感光膜パターンを形成する段階と、感光膜パターンをエッチングマスクとしてハードマスク層をエッチングすることでハードマスクパターンを形成する段階と、ハードマスクパターンをエッチングマスクとして第１及び第２ウエハを一定深さまでエッチングすることでビアホールを形成する段階と、を含む。これによると、両ウエハを非常に効果的に接合させることができ、高いアスペクト比を持つビアホールに残留する残渣をきれいに除去でき、素子特性をより向上させることができる。
【選択図】図１ｇ
Description
本発明は、半導体素子及びその製造方法に関するもので、特に、２枚のウエハを結合したabove-ICのような半導体素子及びその製造方法に関する。
デバイス製造技術の発達に伴い、一般のシーモスイメージセンサー（ＣＩＳ：CMOS Image Sensor）製品とは差別化された戦略的な製品について研究が活発に進められており、その一つにabove-ICがある。フォトダイオードの上部にカラーフィルタ及びマイクロレンズを形成する一般の半導体素子の製造方法と比較する時、フォトダイオードを、ベアシリコン（Ｓｉ）ウエハに水素（Ｈ２）イオンを注入して形成した後、これをパターンウエハに接合させるabove-ICの製造方法に対する研究が活発に行なわれている。このようなabove-ICの製造方法には、両ウエハを接合させる前にタングステンを埋め込んで連結する方式がある。この時、各ウエハに形成されるビアホールの最小幅は１０μｍであり、ビアホールの最小深さは７０μｍであるから、単純な工程方法ではビアホールに残留する残渣を除去し難い。一般に、ビアプラグの形成のためにエッチング工程を行なった後、ＨＦ系列のエッチャントを用いて自然酸化膜を除去する内容は知られているが、実質的に副産物として発生する残渣の除去についてはよく知られていない。また、障壁金属膜として使われるＴｉ／ＴｉＮ層もタングステンと共に除去せねばならないので、Ｗ、Ｔｉ及びＴｉＮを同時に接合部位まで除去する方法を通じて２枚のウエハの接合に対する工程をセットアップしなければならないという難題がある。すなわち、Ｗ、Ｔｉ、ＴｉＮの層を選択的に同時処理することが切実に要求されている。
本発明が解決しようとする技術的課題は、２枚のウエハを金属膜で連結させ、ビアホールの形成時に発生した残渣をきれいに除去でき、ハードマスク層に残される障壁金属層と金属層を選択的に同時に除去できる半導体素子及びその製造方法を提供することにある。
上記課題を達成するための本発明による半導体素子の製造方法は、第１ウエハの上部に第２ウエハを結合させる段階と、第２ウエハの背面にハードマスク層を形成する段階と、ハードマスク層の上部にビアホール領域を露出させる感光膜パターンを形成する段階と、感光膜パターンをエッチングマスクとしてハードマスク層をエッチングすることでハードマスクパターンを形成する段階と、ハードマスクパターンをエッチングマスクとして第１及び第２ウエハを一定深さまでエッチングすることでビアホールを形成する段階と、からなることが好ましい。
上記の課題を達成するための本発明による半導体素子は、パターンされた第１ウエハと、第１ウエハの上部に結合される第２ウエハと、第２ウエハの背面から第１ウエハの一定深さまで形成されたビアホールに埋め立てられた障壁金属膜と、該障壁金属膜の上部にビアホールを埋め込むように形成された金属膜と、で構成され、ここで、障壁金属膜と金属膜は、第１ウエハから第２ウエハの接合領域まで形成されていることが好ましい。
本発明による半導体素子及びその製造方法は、ウエハを接合させた後にハードマスクパターンを用いてビアホールを形成するので、両ウエハの接合を非常に効果的に行なうことができ、ビアホールを形成した後にソルベントとホットＤＩＷを用いて残渣を除去するので、高いアスペクト比においても残渣をきれいに除去でき、ビアホールに障壁金属膜と金属膜を埋め立てた後にハードマスクパターン層に残留する金属物質を選択的に除去することで素子特性をより向上させることができる。
以下、本発明に係る半導体素子及びその方法の好適な実施例を、添付の図面を参照しつつ詳細に説明する。
図１ａ〜図１ｇは、本発明の実施例による半導体素子の製造方法を示す工程断面図である。
図１ａに示すように、第１ウエハ９０の上部に第２ウエハ９２を結合（または、接合）させる。第１ウエハ９０と第２ウエハ９２とは熱処理によって結合されることができる。第１ウエハ９０は、層間絶縁膜（ＩＭＤ：Inter Metal Dielectrics）１００、メタル１０２及びビアコンタクト１０４で構成されたパターンを有する。ビアコンタクト１０４は、層間絶縁膜１００の内部に形成されており、メタル１０２は、ビアコンタクト１０４とつながりながら層間絶縁膜１００に埋め立てられている。層間絶縁膜１００は、ＵＳＧ（Undoped Silicate Glass）、ＰＳＧ（phosphosilicate glass）またはＢＰＳＧ（boro-phosphosilicate glass）などとすることができる。第２ウエハ９２は、フォトダイオード１２０を有するシリコンウエハでありうる。フォトダイオード１２０は、水素（Ｈ２）イオンを注入して形成されることができ、例えば、ＰＩＮダイオード１２０とすることができる。ＰＩＮダイオード１２０は、Ｐ層１１４、Ｉ層１１２及びＮ層１１０からなることができる。このＰＩＮダイオード１２０の厚さは、０．７μｍ〜１．２μｍとすることができる。
その後、図１ｂに示すように、第２ウエハ９２の背面にハードマスク層１４０を形成する。このハードマスク層１４０は、第１酸化膜１３０、窒化膜１３２及び第２酸化膜１３４からなることができる。すなわち、第２ウエハ９２の背面上の全面に第１酸化膜１３０を形成し、第１酸化膜１３０上の全面に窒化膜１３２を形成し、窒化膜１３２上の全面に第２酸化膜１３４を積層することでハードマスク層１４０を形成することができる。
図１ｃに示すように、ハードマスク層１４０の上部にビアホール領域を露出させる感光膜パターン１５０を形成する。例えば、ハードマスク層１４０上にフォトレジストを塗布し、塗布されたフォトレジストを写真及びエッチング工程によりパターニングすることで感光膜パターン１５０を形成することができる。
図１ｄに示すように、感光膜パターン１５０をエッチングマスクとし、ハードマスク層１４０を乾式エッチングすることによってハードマスクパターン１４０Ａを形成する。ハードマスクパターン１４０Ａは、第１酸化膜パターン１３０Ａ、窒化膜パターン１３２Ａ及び第２酸化膜パターン１３４Ａからなる。
図１ｅに示すように、感光膜パターン１５０をアッシング（ashing）により除去した後、ハードマスクパターン１４０Ａをエッチングマスクとして第１ウエハ９０及び第２ウエハ９２を一定深さまでエッチングすることでビアホール１５２を形成する。この場合、ビアホール１５２は、第１ウエハ９０のメタル１０２まで延びるように第１ウエハ９０及び第２ウエハ９２をエッチングして形成することができる。ここで、層１１０Ａ、１１２Ａ及び１１４Ａは、層１１０、１１２及び１１４をエッチングした結果をそれぞれ表す。
前述したように、本発明による半導体素子の製造方法は、ウエハを接合させた後にビアホールを形成するので、２枚のウエハを接合させる前に深いビアホールをまず形成した後に両ウエハを接合させる一般の方法において生じるウエハの不均一性及びウエハの非固着といった危険要素を除去でき、よって、２枚のウエハを非常に効果的に接合させることができる。
しかしながら、前述したようにパターニングする場合、高いアスペクト比によって副産物であるポリマー残渣（または、残留物）が多く発生するという恐れがある。
そこで、本発明では、ビアホール１５２中に残存する残渣を下記のようにして除去する。
本発明によると、残渣を、ソルベントとホット純水（ＤＩＷ：deionized water）のうち少なくとも一つを使って除去することができる。例えば、ソルベントを使って一次的に硬い残渣をまず除去した後、ホット純水（ＤＩＷ）を使って残りの残渣を除去することができる。ここで、ソルベントは、ＮＨ４Ｆ系列の塩基性溶液を含むことができる。ホット純水の温度は、高すぎるとパターンにアタックを加えることがあり、低すぎると処理が容易でない。したがって、ホット純水の温度は７９〜９０℃とすることが好ましい。ホット純水は、スピン方式またはディップ方式で使用することができる。
続いて、図１ｆに示すように、ビアホール１５２の内部を含めてハードマスクパターン１４０Ａの全面に障壁金属層１６０を形成する。この障壁金属層１６０は、ＴｉまたはＴｉＮ系列の物質を含むことができる。
その後、図１ｆに示すように、障壁金属層１６０の上部全面に金属層１６２を形成し、ビアホール１５２を埋め立てることで、第１ウエハ９０と第２ウエハ９２とを連結することができる。金属層１６２はタングステン（Ｗ）とすることができる。
続いて、図１ｇに示すように、ビアホール１５２内に埋め立てられた障壁金属層１６０と金属層１６２の一部を湿式エッチングにより選択的に除去する。この場合、図１ｇに示すように、障壁金属層１６０と金属層１６２は、第２ウエハ９２に形成されたＰＩＮダイオードにおいてＩ領域１１２まで選択的に除去することができる。また、硫酸（Ｈ２ＳＯ４）、ＴＭＨ（TrimethylOxyethyl Ammonium-hydroxide）、過酸化水素（Ｈ２Ｏ２）の化合物を純水（ＤＩＷ）に希釈した結果物を用いて、湿式エッチングによって障壁金属層１６０と金属層１６２を選択的に除去することができる。これで、障壁金属膜１６０Ａと金属膜１６２Ａがビアホール１５２の内部に残留することとなる。
ここで、硫酸、ＴＭＨ及び過酸化水素の含量比は、１：１：２０〜１：１：５０とすることができる。また、硫酸、ＴＭＨ及び過酸化水素の化合物とＤＩＷの含量比は、１：４０〜１：６０とするとができる。
万一、ビアホール１５２中の障壁金属層１６０及び金属層１６２を選択的に除去せずに両ウエハを連結させると、障壁金属層１６０として使われるＴｉまたはＴｉＮ層が第１シリコンウエハ９０及び第２シリコンウエハ９２にのみ形成されるのではなく、ハードマスクパターン１４０Ａ上にも形成されることができる。こうなると、絶縁膜の形成される領域に金属が存在してしまい、素子の特性を劣化させる要素となる不都合がある。そこで、本発明による半導体素子の製造方法では、障壁金属層１６０及び金属層１６２を、図１ｇに示すようにＰＩＮダイオード１２０のＩ領域１１２まで選択的に除去するわけである。これにより、ハードマスクパターン１４０Ａに金属が存在することから生じうる素子の特性劣化を根本的に解決することができる。
図２及び図３は、ビアホール１５２に埋め立てられた障壁金属層１６０及び金属層１６２が除去された様子をそれぞれ示すＳＥＭ（走査型電子顕微鏡）写真である。
ビアホール１５２に埋め立てられた障壁金属層１６０及び金属層１６２を全部除去する場合には図２のＳＥＭ写真が得られ、ビアホール１５２に埋め立てられた障壁金属層１６０及び金属層１６２を選択的に除去する場合には図３のＳＥＭ写真が得られる。硫酸、ＴＭＨ及び過酸化水素の含量比によって、図２に示すように、障壁金属層１６０及び金属層１６２は全部除去されることもでき、図３に示すように、障壁金属層１６０及び金属層１６２は選択的に除去されることもできる。
図４は、第２ウエハ９２の背面のカッティングを説明するための図で、第１ウエハ９０及び第２ウエハ９２が示されている。
本発明の一実施例によると、図４に示す第２ウエハ９２の不要な背面１２２をカッティングした後に、図１ａ〜図１ｇに示す半導体素子の製造方法を行うこともできる。すなわち、第２ウエハ９２の不要な背面１２２をカッティングした後に、図１ａに示すように、第１ウエハ９０及び第２ウエハ９２を結合させることができる。
または、本発明の他の実施例によると、不要な背面１２２がカッティングされないまま図１ａ〜図１ｇに示す半導体素子の製造方法が行われることもできる。この場合、障壁金属層１６０と金属層１６２を選択的にエッチングした後に、第２ウエハ９２の不要な背面１２２をカッティングすれば良い。
以下、本発明による半導体素子の実施例を、図１ｇを参照して説明する。
本発明による半導体素子は、パターンされた第１ウエハ９０、第２ウエハ９２、障壁金属膜１６０Ａ及び金属膜１６２Ａで構成される。
パターンされた第１ウエハ９０は、層間絶縁膜１００、メタル１０２及びビアコンタクト１０４を有する。ビアコンタクト１０４は、層間絶縁膜１００の内部に形成されており、メタル１０２はビアコンタクト１０４とつながりながら層間絶縁膜１００に埋め立てられている。
第２ウエハ９２は、第１ウエハ９０の上部に結合されており、水素イオン注入によって形成されたフォトダイオード、例えば、ＰＩＮダイオード１２０Ａを含むことができる。
障壁金属膜１６０Ａは、第２ウエハ９２の背面から第１ウエハ９０の一定深さまで形成されたビアホール１５２の一部に埋め立てられている。ビアホール１５２は、第２ウエハ９２の背面から第１ウエハ９０のメタル１０２まで形成されている。
金属膜１６２Ａは、障壁金属膜１６０Ａの上部にビアホール１５２の一部を埋め込むように形成されている。この時、障壁金属膜１６０Ａと金属膜１６２Ａは、第１ウエハ９０から第２ウエハ９２の接合領域までにのみ、ビアホール１５２の一部に形成されている。ここで、接合領域は、図１ｇに示すようにＰＩＮダイオードのＩ領域１１２に含まれることができる。
以上から説明してきた本発明は、上述した実施例及び添付した図面に限定されるものではなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を持つ者にとっては明らかである。
９０ 第１ウエハ
９２ 第２ウエハ
１００ 層間絶縁膜
１０２ メタル
１０４ ビアコンタクト
１２０ フォトダイオード
１４０ ハードマスク層
１５０ 感光膜パターン
１５２ ビアホール
１６０ 障壁金属層
１６２ 金属層
９２ 第２ウエハ
１００ 層間絶縁膜
１０２ メタル
１０４ ビアコンタクト
１２０ フォトダイオード
１４０ ハードマスク層
１５０ 感光膜パターン
１５２ ビアホール
１６０ 障壁金属層
１６２ 金属層
Claims (28)
- 第１ウエハの上部に第２ウエハを結合させる段階と、
前記第２ウエハの背面にハードマスク層を形成する段階と、
前記ハードマスク層の上部にビアホール領域を露出させる感光膜パターンを形成する段階と、
前記感光膜パターンをエッチングマスクとして前記ハードマスク層をエッチングすることでハードマスクパターンを形成する段階と、
前記ハードマスクパターンをエッチングマスクとして前記第１ウエハ及び前記第２ウエハを一定深さまでエッチングすることでビアホールを形成する段階と、
を含むことを特徴とする半導体素子の製造方法。 - 前記第１ウエハと前記第２ウエハとは、熱処理によって結合されることを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ハードマスク層を形成する段階は
前記第２ウエハの前記背面上の全面に第１酸化膜を形成する段階と、
前記第１酸化膜上の全面に窒化膜を形成する段階と、
前記窒化膜上の全面に第２酸化膜を積層する段階と、
を含むことを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記第２ウエハは、水素イオン注入によって形成されたフォトダイオードを有することを特徴とする請求項１に記載の半導体素子の製造方法。
- 層間絶縁膜に形成されたビアコンタクト、及び前記ビアコンタクトと連結され、前記層間絶縁膜に埋め立てられたメタルを有する前記第１ウエハの前記メタルまでエッチングすることで前記ビアホールを形成することを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記ビアホールの内部に残存する残渣を除去する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記残渣をソルベントとホット純水のうち少なくとも一つを使用して除去することを特徴とする請求項６に記載の半導体素子の製造方法。
- 前記ソルベントを使用して前記残渣を除去した後、前記ホット純水を使用して残りの残渣を除去することを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ソルベントは、ＮＨ４Ｆ系列の塩基性溶液を含むことを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ホット純水の温度は、７９〜９０℃であることを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ホット純水は、スピン方式またはディップ方式で使用されることを特徴とする請求項７に記載の半導体素子の製造方法。
- 前記ビアホールの内部を含めて前記ハードマスクパターンの全面に障壁金属層を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体素子の製造方法。
- 前記障壁金属層は、ＴｉまたはＴｉＮ系列の物質を含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
- 前記障壁金属層上の全面に金属層を形成して前記ビアホールを埋め込む段階をさらに含むことを特徴とする請求項１２に記載の半導体素子の製造方法。
- 前記ビアホールの内部に埋め立てられた前記障壁金属層と前記金属層の一部を湿式エッチングにより選択的に除去する段階をさらに含むことを特徴とする請求項１４に記載の半導体素子の製造方法。
- 前記第２ウエハの背面をカッティングする段階をさらに含み、
前記第１及び第２ウエハを結合させる段階は、前記カッティングする段階後に行なわれることを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記障壁金属層と前記金属層を選択的にエッチングした後に、前記第２ウエハの背面をカッティングする段階をさらに含むことを特徴とする請求項１５に記載の半導体素子の製造方法。
- 前記障壁金属層と前記金属層は、前記第２ウエハに形成されたＰＩＮダイオードにおいてＩ領域まで選択的に除去されることを特徴とする請求項１５に記載の半導体素子の製造方法。
- 前記ＰＩＮダイオードの厚さは、０．７μｍ〜１．２μｍであることを特徴とする請求項１８に記載の半導体素子の製造方法。
- 硫酸、ＴＭＨ（TrimethylOxyethyl Ammonium-hydroxide）、過酸化水素の化合物を純水（ＤＩＷ：deionized water）に希釈した結果物を用いて、湿式エッチングによって前記障壁金属層と前記金属層を選択的に除去することを特徴とする請求項１５に記載の半導体素子の製造方法。
- 前記硫酸、前記ＴＭＨ及び前記過酸化水素の含量比は１：１：２０〜１：１：５０であることを特徴とする請求項２０に記載の半導体素子の製造方法。
- 前記化合物と前記ＤＩＷの含量比は、１：４０〜１：６０であることを特徴とする請求項２０に記載の半導体素子の製造方法。
- パターンされた第１ウエハと、
前記第１ウエハの上部に結合される第２ウエハと、
前記第２ウエハの背面から前記第１ウエハの一定深さまで形成されたビアホールに埋め立てられた障壁金属膜と、
前記障壁金属膜の上部に前記ビアホールを埋め込むように形成された金属膜と、
を含み、
前記障壁金属膜と前記金属膜は、前記第１ウエハから前記第２ウエハの接合領域まで形成されていることを特徴とする半導体素子。 - 前記第２ウエハは、水素イオン注入によって形成されたＰＩＮダイオードを有することを特徴とする請求項２３に記載の半導体素子。
- 前記接合領域は、前記ＰＩＮダイオードのＩ領域に含まれることを特徴とする請求項２４に記載の半導体素子。
- 前記ビアホールは、層間絶縁膜に形成されたビアコンタクト及び前記ビアコンタクトとつながりながら前記層間絶縁膜に埋め立てられたメタルを有する前記第１ウエハの前記メタルまで形成されていることを特徴とする請求項２４に記載の半導体素子。
- 前記障壁金属膜は、ＴｉまたはＴｉＮ系列の物質を含むことを特徴とする請求項２３に記載の半導体素子。
- 前記ＰＩＮダイオードの厚さは、０．７μｍ〜１．２μｍであることを特徴とする請求項２４に記載の半導体素子。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080077958A KR101030299B1 (ko) | 2008-08-08 | 2008-08-08 | 반도체 소자 및 그의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010045352A true JP2010045352A (ja) | 2010-02-25 |
Family
ID=41501550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009182470A Withdrawn JP2010045352A (ja) | 2008-08-08 | 2009-08-05 | 半導体素子及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8278209B2 (ja) |
| JP (1) | JP2010045352A (ja) |
| KR (1) | KR101030299B1 (ja) |
| CN (1) | CN101645405A (ja) |
| DE (1) | DE102009035391A1 (ja) |
| TW (1) | TW201007913A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8475407B2 (en) | 2010-03-25 | 2013-07-02 | Medtronic, Inc. | Method and apparatus for guiding an external needle to an implantable device |
| US9216257B2 (en) | 2010-03-25 | 2015-12-22 | Medtronic, Inc. | Method and apparatus for guiding an external needle to an implantable device |
| US9339601B2 (en) | 2010-03-25 | 2016-05-17 | Medtronic, Inc. | Method and apparatus for guiding an external needle to an implantable device |
| US9419046B2 (en) * | 2015-01-21 | 2016-08-16 | Terapede Systems Inc. | Integrated scintillator grid with photodiodes |
| JP6444274B2 (ja) * | 2015-07-01 | 2018-12-26 | 日立オートモティブシステムズ株式会社 | モータ駆動装置 |
| US11177137B2 (en) * | 2020-01-17 | 2021-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer etching process and methods thereof |
| US11270928B2 (en) * | 2020-04-02 | 2022-03-08 | Macom Technology Solutions Holdings, Inc. | Unibody lateral via |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391658B1 (en) * | 1999-10-26 | 2002-05-21 | International Business Machines Corporation | Formation of arrays of microelectronic elements |
| US6566158B2 (en) * | 2001-08-17 | 2003-05-20 | Rosemount Aerospace Inc. | Method of preparing a semiconductor using ion implantation in a SiC layer |
| KR100476691B1 (ko) * | 2002-04-18 | 2005-03-18 | 삼성전자주식회사 | 셸로우 트렌치 소자분리 방법 및 이를 이용한 불휘발성메모리 장치의 제조방법 |
| US6861686B2 (en) * | 2003-01-16 | 2005-03-01 | Samsung Electronics Co., Ltd. | Structure of a CMOS image sensor and method for fabricating the same |
| CN1922732B (zh) * | 2004-02-25 | 2010-06-09 | S.O.I.Tec绝缘体上硅技术公司 | 光电检测装置 |
| CN101309854A (zh) | 2005-11-17 | 2008-11-19 | 皇家飞利浦电子股份有限公司 | 包括mems元件的电子器件 |
| KR100811267B1 (ko) * | 2005-12-22 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체소자의 듀얼게이트 형성방법 |
| US7378339B2 (en) * | 2006-03-30 | 2008-05-27 | Freescale Semiconductor, Inc. | Barrier for use in 3-D integration of circuits |
-
2008
- 2008-08-08 KR KR1020080077958A patent/KR101030299B1/ko active IP Right Grant
-
2009
- 2009-07-24 TW TW098125124A patent/TW201007913A/zh unknown
- 2009-07-30 DE DE102009035391A patent/DE102009035391A1/de not_active Withdrawn
- 2009-08-05 US US12/536,391 patent/US8278209B2/en active Active
- 2009-08-05 JP JP2009182470A patent/JP2010045352A/ja not_active Withdrawn
- 2009-08-06 CN CN200910164053A patent/CN101645405A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100019098A (ko) | 2010-02-18 |
| KR101030299B1 (ko) | 2011-04-20 |
| DE102009035391A1 (de) | 2010-02-11 |
| US20100032786A1 (en) | 2010-02-11 |
| US8278209B2 (en) | 2012-10-02 |
| CN101645405A (zh) | 2010-02-10 |
| TW201007913A (en) | 2010-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI515826B (zh) | 貫穿矽介層及其製造方法 | |
| JP2010045352A (ja) | 半導体素子及びその製造方法 | |
| JP2007005379A (ja) | 半導体装置の製造方法 | |
| JP2006216854A (ja) | 半導体装置の製造方法 | |
| JP2008311613A (ja) | 半導体素子の製造方法 | |
| JP2016127224A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2004006708A (ja) | 半導体装置の製造方法 | |
| JP2007299947A (ja) | 半導体装置の製造方法 | |
| JP2001110902A (ja) | 自己整列コンタクトをもつ半導体素子及びその製造方法 | |
| JP2004186228A (ja) | 半導体装置の製造方法 | |
| KR100993179B1 (ko) | 반도체 소자의 제조방법 | |
| KR100576458B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI351736B (en) | Methods for forming a semiconductor device | |
| KR20090056333A (ko) | 이미지 센서 및 그의 제조 방법 | |
| TWI671853B (zh) | 防止產生孔洞的半導體結構及其製造方法 | |
| KR100995328B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100707592B1 (ko) | 반도체 소자의 트렌치 소자 분리막 형성 방법 | |
| KR100570069B1 (ko) | 반도체소자 제조 방법 | |
| TW200411735A (en) | Method for burying resist and method for manufacturing semiconductor device | |
| KR100507380B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| TWI390629B (zh) | 乾膜光阻於矽穿孔應用中之用途 | |
| US7655535B2 (en) | Method for fabricating semiconductor device having trench isolation layer | |
| KR100576438B1 (ko) | 반도체 소자 제조 방법 | |
| KR20090044855A (ko) | 반도체 소자의 제조방법 | |
| KR20010077267A (ko) | 반도체 장치 제조를 위한 소자 분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20130402 |