DE102009035391A1

DE102009035391A1 - Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes

Info

Publication number: DE102009035391A1
Application number: DE102009035391A
Authority: DE
Inventors: Chung Kyung Anyang Jung
Original assignee: Dongbu HitekCo Ltd
Current assignee: DB HiTek Co Ltd
Priority date: 2008-08-08
Filing date: 2009-07-30
Publication date: 2010-02-11
Also published as: KR20100019098A; KR101030299B1; US20100032786A1; TW201007913A; CN101645405A; US8278209B2; JP2010045352A

Abstract

Ein Halbleiterbauelement und ein Verfahren zur Herstellung des Bauelements enthalten das Verbinden eines zweiten Wafers mit einem ersten Wafer, das Ausbilden einer Hartmaskenschicht auf und/oder über einer Rückseite des zweiten Wafers, das Ausbilden eines Hartmaskenmusters über der zweiten Schicht und daraufhin das Ausbilden eines Durchkontaktierungslochs durch Ätzen des ersten und des zweiten Wafers bis in eine vorgegebene Tiefe unter Verwendung des Hartmaskenmusters als Ätzmaske.

Description

Die vorliegende Anmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2008-0077958 , eingereicht am 8. August 2008, die hier in ihrer Gesamtheit mit aufgenommen ist.
HINTERGRUND
Entsprechend der Entwicklung der Bauelementetechnologie wird aktiv Forschung für eine hochintegrierte Schaltung (IC) als ein strategisches Produkt ausgeführt, das sich vom CMOS-Bildsensor (CIS) unterscheidet. Unter Verwendung eines Halbleiterherstellungsverfahrens werden auf einem Oberteil einer Fotodiode ein Farbfilter und eine Mikrolinse ausgebildet. Andererseits wird eine Fotodiode unter Verwendung eines Hoch-IC-Herstellungsverfahrens, das unter aktiver Forschung steht, auf und/oder über einem blanken Si-Wafer durch H₂-Innenimplantation ausgebildet und die Fotodiode daraufhin an einen Musterwafer gebunden. Zum Verbinden dieser zwei Wafer kann hier Wolfram (W) verwendet werden. Um dies auszuführen, werden in den jeweiligen Wafern Durchkontaktierungslöcher mit einer Mindestbreite von etwa 10 μm und mit einer Mindesttiefe von etwa 70 μm ausgebildet. Eine so geringe Größe der Durchkontaktierungslöcher verursacht eine Schwierigkeit bei der gründlichen Entfernung von in den Durchkontaktierungslöchern verbliebenen Rückständen. Obgleich ein Ätzen ausgeführt werden kann, um eine Durchkontaktierungsverfüllung auszubilden, und daraufhin ein natürliches Oxid unter Verwendung eines Ätzmittels auf HF-Grundlage entfernt wird, ist ein Prozess, der Rückstände als Nebenprodukt entfernt, weithin unbekannt. Da außer dem W außerdem auch eine Ti/TiN-Schicht entfernt werden muss, die als ein Barrierenmetall verwendet wird, wird es kompliziert, den Prozess zum Binden der zwei Wafer so einzurichten, dass die W-, die Ti- und die TiN-Schicht bis zu dem Bindungsabschnitt gleichzeitig entfernt werden. Das heißt, gegenwärtig wächst die Notwendigkeit der gleichzeitigen und selektiven Verarbeitung der W-, der Ti- und der TiN-Schicht.
ZUSAMMENFASSUNG
Ausführungsformen beziehen sich auf ein Halbleiterbauelement wie etwa auf eine hoch integrierte Schaltungsstruktur (Hoch-IC-Struktur) und auf ein Verfahren zu dessen Herstellung, das zwei Wafer miteinander verbindet.
Ausführungsformen beziehen sich auf ein Halbleiterbauelement und auf ein Herstellungsverfahren dafür, in dem zwei Wafer durch eine Metallschicht gebunden werden und das während der Ausbildung eines Durchkontaktierungslochs erzeugte Rückstände und außerdem ein Barrierenmetall und die auf und/oder über einer Hartmaske verbleibende Metallschicht gründlich, selektiv und gleichzeitig entfernt.
Ausführungsformen entsprechend kann ein Herstellungsverfahren für ein Halbleiterbauelement wenigstens eines der Folgenden enthalten: Verbinden eines zweiten Wafers mit einem Oberteil eines ersten Wafers; und daraufhin Ausbilden einer Hartmaskenschicht auf und/über einer Rückseite des zweiten Wafers; und daraufhin Ausbilden eines Fotolackmusters bei einem Oberteil der Hartmaskenschicht zum Freilegen eines Durchkontaktierungslochgebiets; und daraufhin Ausbilden eines Hartmaskenmusters durch Ätzen der Hartmaskenschicht unter Verwendung des Fotolackmusters als Ätzmaske; und daraufhin Ausbilden eines Durchkontaktierungslochs durch Ätzen des ersten und des zweiten Wafers bis in eine vorgegebene Tiefe unter Verwendung des Hartmaskenmusters als Ätzmaske.
Ausführungsformen entsprechend kann ein Verfahren zur Herstellung eines Halbleiterbauelements wenigstens eines der Folgenden enthalten: Verbinden eines zweiten Wafers mit einem ersten Wafer; und daraufhin Ausbilden einer Hartmaskenschicht über einer freiliegenden Oberfläche des zweiten Wafers; und daraufhin Ausbilden eines Fotolackmusters auf einer freiliegenden Oberfläche der Hartmaskenschicht, um ein Durchkontaktierungslochgebiet freizulegen; und daraufhin Ausbilden eines Hartmaskenmusters durch Ätzen der Hartmaskenschicht unter Verwendung des Fotolackmusters als Ätzmaske; und daraufhin Ausbilden eines Durchkontaktierungslochs durch Ätzen des ersten Wafers und des zweiten Wafers bis in eine vorgegebene Tiefe unter Verwendung des Hartmaskenmusters als Ätzmaske.
Ausführungsformen entsprechend kann ein Verfahren zur Herstellung eines Halbleiterbauelements wenigstens eines der Folgenden enthalten: Verbinden einer Fotodiode mit einer freiliegenden Oberfläche einer ersten dielektrischen Schicht über einen Durchkontaktierungskontakt und eine erste Metallschicht, die in die erste dielektrische Schicht eingebettet und mit dem Durchkontaktierungskontakt verbunden ist; und daraufhin Ausbilden einer zweiten dielektrischen Schicht über einer freiliegenden Oberfläche der Fotodiode; und daraufhin Ausbilden eines Durchkontaktierungslochs, das durch die zweite dielektrische Schicht und durch die Fotodiode und teilweise durch die erste dielektrische Schicht verläuft; und daraufhin Ausführen eines ersten Reinigungsprozesses zum Entfernen von Rückständen aus dem Durchkontaktierungsloch; und daraufhin Ausführen eines zweiten Reinigungsprozesses zum Entfernen irgendwelcher nach Ausführung des ersten Reinigungsprozesses in dem Durchkontaktierungsloch verbliebenen Rückstände; und daraufhin Ausbilden einer Barrierenmetallschicht über der zweiten dielektrischen Schicht und über den Seitenwänden des Durchkontaktierungslochs; und daraufhin Ausbilden einer zweiten Metallschicht über der Barrierenmetallschicht und Füllen des Durchkontaktierungslochs; und daraufhin selektives Entfernen von Abschnitten der Barrierenmetallschicht und der zweiten Metallschicht zum Freilegen von Abschnitten des Durchkontaktierungslochs.
Ausführungsformen entsprechend kann ein Halbleiterbauelement wenigstens eines der Folgenden enthalten: einen mit einem Muster versehenen ersten Wafer; einen zweiten Wafer, der mit einem Oberteil des ersten Wafers verbunden ist; ein Barrierenmetall, das in ein Durchkontaktierungsloch eingebettet ist, das von einer Rückseite des zweiten Wafers bis in eine vorgegebene Tiefe des ersten Wafers ausgebildet ist; und eine Metallschicht, die auf und/oder über einem Oberteil des Barrierenmetalls ausgebildet ist, um das Durchkontaktierungsloch zu füllen, sodass das Barrierenmetall und die Metallschicht von dem ersten Wafer bis in ein Bindungsgebiet des zweiten Wafers ausgebildet sind.
Ausführungsformen entsprechend kann ein Halbleiterbauelement wenigstens eines der Folgenden enthalten: eine erste dielektrische Schicht; einen Durchkontaktierungskontakt, der in der ersten dielektrischen Schicht ausgebildet ist; eine erste Metallschicht, die in die erste dielektrische Schicht eingebettet ist und mit dem Durchkontaktierungskontakt verbunden ist; eine Fotodiode, die mit der ersten dielektrischen Schicht verbunden ist; eine zweite dielektrische Schicht, die über der Fotodiode ausgebildet ist; ein Durchkontaktierungsloch, das durch die zweite dielektrische Schicht und durch die Fotodiode und teilweise durch die zweite dielektrische Schicht verläuft, um die erste Metallschicht freizulegen; eine Barrierenmetallschicht, die über einem Abschnitt der Seitenwand des Durchkontaktierungslochs ausgebildet ist; und eine zweite Metallschicht, die über der Barrierenmetallschicht ausgebildet ist und das Durchkontaktierungsloch teilweise füllt.
ZEICHNUNGEN
Die beispielhaften 1A bis 1G stellen ein Verfahren zur Herstellung eines Halbleiterbauelements entsprechend Ausführungsformen dar.
Die beispielhaften 2 und 3 stellen Rasterelektronenmikroskopbilder (REM-Bilder) der Entfernung eines Barrierenmetalls und einer Metallschicht, die in ein Durchkontaktierungsloch eingebettet sind, dar.
Die beispielhafte 4 stellt das Abtrennen einer Rückseite eines zweiten Wafers dar.
BESCHREIBUNG
Im Folgenden wird nun ausführlich Bezug auf die beispielhaften Ausführungen der vorliegenden Erfindung genommen, von denen Beispiele in den begleitenden Zeichnungen dargestellt sind. Wo möglich sind überall in den Zeichnungen dieselben Bezugszeichen verwendet, um gleiche oder ähnliche Teile zu bezeichnen.
Wie in der beispielhaften 1A dargestellt ist, wird ein zweiter Wafer 92 mit einer freiliegenden Oberfläche eines ersten Wafers 90 verbunden oder an sie gebunden. Um den ersten Wafer 90 und den zweiten Wafer 92 zu verbinden, kann eine Wärmebehandlung angewendet werden. Der erste Wafer 90 ist so mit einem Muster versehen, dass er eine Zwischenmetall-Dielektrikum-Schicht (IMD-Schicht) 100, eine Metallschicht 102 und einen in der IMD-Schicht 100 ausgebildeten Durchkontaktierungskontakt 104 enthält. Die Metallschicht 102 kann in die IMD-Schicht 100 eingebettet und mit dem Durchkontaktierungskontakt 104 verbunden sein. Die IMD-Schicht 100 kann aus undotiertem Silikatglas (USG), aus Phosphorsilikatglas (PSG) oder aus Borphosphorsilikatglas (BPSG) usw. bestehen. Der zweite Wafer 92 kann ein Siliciumwafer mit einer Fotodiode 120 sein. Die Fotodiode 120 kann durch H₂-Innenimplantation ausgebildet werden und kann außerdem eine PIN-Diode 120 sein, die eine P-Schicht 114, eine I-Schicht 112 und eine N-Schicht 110 enthält. Die PIN-Diode 120 kann eine Dicke in einem Bereich von etwa 0,7 bis 1,2 μm aufweisen.
Wie in der beispielhaften 1B dargestellt ist, wird als Nächstes auf und/über einer freiliegenden Oberfläche des zweiten Wafers 92 eine Hartmaskenschicht 140 ausgebildet. Die Hartmaskenschicht 140 kann eine ONO-Struktur aufweisen, die eine erste Oxidschicht 130, eine Nitridschicht 132 und eine zweite Oxidschicht 134 enthält. Genauer ist die Hartmaskenschicht 140 in der Weise konstruiert, dass die erste Oxidschicht 130 auf und/oder über der freiliegenden Oberfläche des zweiten Wafers 92 ausgebildet ist und sie berührt, dass die Nitridschicht 132 auf und/oder über einer freiliegenden Oberfläche der ersten Oxidschicht 130 ausgebildet ist und sie berührt und dass die zweite Oxidschicht 134 auf und/oder über einer freiliegenden Oberfläche der Nitridschicht 132 ausgebildet ist.
Wie in der beispielhaften 1C dargestellt ist, wird das Fotolackmuster 150 auf und/oder über einer freiliegenden Oberfläche der Hartmaskenschicht 140 in der Weise ausgebildet, dass ein Durchkontaktierungslochgebiet freiliegt. Das Fotolackmuster 150 kann z. B. durch Beschichten von Fotolack auf und/oder über dem freiliegenden Gebiet der Hartmaskenschicht 140 und daraufhin durch Versehen des beschichteten Fotolacks mit einem Muster durch Fotolithographie ausgebildet werden.
Wie in der beispielhaften 1D dargestellt ist, wird die Hartmaskenschicht 140 daraufhin unter Verwendung des Fotolackmusters 150 als Ätzmaske trockengeätzt, wodurch das Hartmaskenmuster 140A ausgebildet wird, das einen Abschnitt der Oberfläche der Fotodiode 120 freilegt. Das Hartmaskenmuster 140A enthält ein erstes Oxidmuster 130A, ein Nitridmuster 132A und ein zweites Oxidmuster 134A.
Wie in der beispielhaften 1E dargestellt ist, wird das Fotolackmuster 150 daraufhin durch Veraschen entfernt, woraufhin der erste Wafer 90 und der zweite Wafer 92 unter Verwendung des Hartmaskenmusters 140A als Ätzmaske bis in eine vorgegebene Tiefe geätzt werden, um das Durchkontaktierungsloch 152 auszubilden. Das Durchkontaktierungsloch 152 kann z. B. durch Ätzen des ersten Wafers 90 und des zweiten Wafers 92 bis auf die Tiefe der Metallschicht 102 ausgebildet werden, die im ersten Wafer 90 ausgebildet ist, um die Metallschicht 102 freizulegen. Die Schichten 110A, 112A und 114A stellen hier in dieser Reihenfolge die Ergebnisse des Ätzens der P-Schicht 114, der I-Schicht 112 und der N-Schicht 110 dar.
Wie oben beschrieben wurde, wird das Durchkontaktierungsloch 152 nach Binden des ersten Wafers 90 und des zweiten Wafers 92 unter Verwendung eines Herstellungsverfahrens eines Halbleiterbauelements entsprechend Ausführungsformen ausgebildet. Somit können die Ungleichförmigkeit und die Nichthaftung der Wafer, die früher auftraten, wenn vor dem Binden der Wafer ein tiefes Durchkontaktierungsloch ausgebildet wurde, verhindert werden. Die Bindungseffizienz der Wafer ihrerseits wird erhöht.
Allerdings können wegen eines hohen Seitenverhältnisses als Nebenprodukt des Versehens mit einem Muster viele Polymerrückstände erzeugt werden. Ausführungsformen entsprechend können solche im Durchkontaktierungsloch 152 verbliebenen Rückstände unter Verwendung eines Lösungsmittels und/oder von heißem DIW entfernt werden. Zum Beispiel können verhältnismäßig harte Rückstände unter Verwendung eines Lösungsmittels in einem ersten Reinigungsprozess entfernt werden und weiter verbliebene Rückstände durch einen nachfolgenden zweiten Reinigungsprozess unter Verwendung von heißem DIW entfernt werden. Das Lösungsmittel kann basische Lösungsmittel auf NH₄F-Grundlage enthalten. Da das Muster angegriffen werden kann, wenn das heiße DIW zu heiß ist, während die Effizienz verschlechtert werden kann, wenn es nicht genügend heiß ist, kann die Temperatur des heißen DIW innerhalb eines Bereichs von etwa 79 bis 90°C liegen. Das heiße DIW kann für das Schleuder- oder Tauchverfahren verwendet werden.
Wie in der beispielhaften 1F dargestellt ist, wird daraufhin auf und/oder über der gesamten oberen Oberfläche des Hartmetallmusters 140A einschließlich der Seitenwände des Durchkontaktierungslochs 152 die Barrierenmetallschicht 160 ausgebildet. Ausführungsformen entsprechend kann die Barrierenmetallschicht 160 ein Material auf Ti- oder TiN-Grundlage enthalten. Daraufhin wird auf und/oder über der obersten Oberfläche der Barrierenmetallschicht 160 die zweite Metallschicht 162 ausgebildet, wodurch das Durchkontaktierungsloch 152 gefüllt wird, sodass der erste Wafer 90 und der zweite Wafer 92 miteinander verbunden werden. Die zweite Metallschicht 162 kann W enthalten.
Wie in der beispielhaften 1G dargestellt ist, werden ein Abschnitt der Barrierenmetallschicht 160 und der zweiten Metallschicht 162, die im Durchkontaktierungsloch 152 gefüllt ist, selektiv durch Nassätzen entfernt. Ausführungsformen entsprechend können die Barrierenmetallschicht 160 und die zweite Metallschicht 162 bis zur I-Schicht 112 der im zweiten Wafer 92 ausgebildeten PIN-Diode 120 entfernt werden. Genauer kann zum selektiven Entfernen der Barrierenmetallschicht 160 und der zweiten Metallschicht 162 das Nassätzen unter Verwendung eines resultierenden Materials ausgeführt werden, das durch Verdünnen einer Zusammensetzung von H₂SO₄, Trimethyl-Oxyethyl-Ammoniumhydroxid (TMH) und H₂O₂ in DIW erhalten wird. Die Barrierenmetalllage 160A und die zweite Metalllage 162A können teilweise im Durchkontaktierungsloch 152 verbleiben. Das Inhaltsverhältnis von H₂SO₄, TMH und H₂O₂ kann 1:1:20 bis 1:1:50 sein. Außerdem kann das Inhaltsverhältnis der Zusammensetzung von H₂SO₄, TMH und H₂O₂ im Verhältnis zu DIW 1:40 bis 1:60 sein.
Falls der erste Wafer 90 und der zweite Wafer 92 ohne selektives Entfernen der Barrierenmetallschicht 160 und der zweiten Metallschicht 162 im Durchkontaktierungsloch 152 miteinander verbunden werden, kann die als Barrierenmetall 160 verwendete Ti- oder TiN-Schicht nicht nur auf und/oder über den Siliciumwafern 90 und 92, sondern auch auf und/oder über dem Hartmaskenmuster 140a ausgebildet werden. In diesem Fall kann das Metall, das in einem Gebiet vorhanden ist, in dem ein Dielektrikum ausgebildet werden soll, die Bauelementcharakteristiken verschlechtern. Um einen solchen Fall zu vermeiden, entfernt das Herstellungsverfahren Ausführungsformen entsprechend selektiv Abschnitte des Barrierenmetalls 160 und der zweiten Metallschicht 162 bis in eine Tiefe der I-Schicht 112 der PIN-Diode 120. Dementsprechend können die Bauelementcharakteristiken durch das auf und/oder über dem Hartmaskenmuster 140A ausgebildete Metall nicht beeinflusst werden.
Die beispielhaften 2 und 3 sind Rasterelektronenmikroskop-Bilder (REM-Bilder), die die Entfernung der Barrierenmetallschicht 162 und der zweiten Metallschicht 160, die in das Durchkontaktierungsloch 152 eingebettet sind, darstellen. Das wie in der beispielhaften 2 dargestellte REM-Bild kann erhalten werden, wenn die Barrierenmetallschicht 160 und die zweite Metallschicht 162, die das Durchkontaktierungsloch 152 füllen, vollständig entfernt werden, und das REM-Bild aus der beispielhaften 3 kann erhalten werden, wenn sie teilweise entfernt werden. Das Inhaltsverhältnis von H₂SO₄, TMH und H₂O₂ kann hier bestimmen, ob die Barrierenmetallschicht 160 und die zweite Metallschicht 162 wie in der beispielhaften 2 dargestellt vollständig entfernt werden oder wie in der beispielhaften 3 dargestellt teilweise entfernt werden.
Die beispielhafte 4 stellt einen ersten Wafer 90 und einen zweiten Wafer 92 dar, um das Abtrennen einer Rückseite des zweiten Wafers 92 zu erläutern. Ausführungsformen entsprechend wird die Rückseite 122 des zweiten Wafers 92, die ein unnötiger Abschnitt ist, herausgetrennt, bevor die Halbleiterbauelement-Herstellungsverfahren der beispielhaften 1A bis 1G ausgeführt werden. Nachdem die unnötige Rückseite 122 des zweiten Wafers 92 abgetrennt worden ist, können der erste Wafer 90 und der zweite Wafer 92 wie in 1A dargestellt gebunden werden.
Alternativ kann das Halbleiterbauelement-Herstellungsverfahren der beispielhaften 1A bis 1G Ausführungsformen entsprechend ohne Abtrennen der Rückseite 122 ausgeführt werden. In diesem Fall kann die Rückseite 122 des zweiten Wafers 92 abgetrennt werden, nachdem die Barrierenmetallschicht 160 und die zweite Metallschicht 162 selektiv geätzt worden sind.
Mit Bezug auf die beispielhafte 1G wird ein Halbleiterbauelement entsprechend Ausführungsformen beschrieben. Das Halbleiterbauelement kann einen ersten Wafer 90, der mit einem Muster versehen ist, einen zweiten Wafer 92, eine Barrierenmetalllage 160A und eine zweite Metalllage 162A enthalten. Der mit einem Muster versehene erste Wafer 90 enthält eine IMD-Schicht 100, eine erste Metallschicht 102 und einen in der IMD-Schicht 100 ausgebildeten Durchkontaktierungskontakt 104. Die erste Metallschicht 102 ist als eingebettet in die IMD-Schicht 100 mit dem Durchkontaktierungskontakt 104 verbunden. Der zweite Wafer 92 ist mit einer freiliegenden Oberfläche des ersten Wafers 90 verbunden und kann eine Fotodiode, z. B. eine PIN-Diode 120A, enthalten, die durch H₂-Innenimplantation ausgebildet worden ist. Die Barrierenmetalllage 160A ist teilweise in das von der Rückseite des zweiten Wafers 92 bis in eine vorgegebene Tiefe im ersten Wafer 90 ausgebildete Durchkontaktierungsloch 152 eingebettet. Das Durchkontaktierungsloch 152 ist von der Rückseite des zweiten Wafers 92 bis zur ersten Metallschicht 102 des ersten Wafers 90 ausgebildet. Die zweite Metallschicht 162A ist an einer Oberfläche der Barrierenmetalllage 160A ausgebildet, um das Durchkontaktierungsloch 152 teilweise zu füllen. Die Barrierenmetalllage 160A und die zweite Metalllage 162A sind in dem Abschnitt des Durchkontaktierungslochs 152 nur vom ersten Wafer 90 bis zu einem Bindungsgebiet des zweiten Wafers 92 ausgebildet Das Bindungsgebiet kann hier in der I-Schicht 112 der in der beispielhaften 1G dargestellten PIN-Diode enthalten sein.
Wie aus der obigen Beschreibung hervorgeht, können entsprechend Ausführungsformen ein Halbleiterbauelement und ein Herstellungsverfahren für das Bauelement ein Durchkontaktierungsloch unter Verwendung eines Hartmaskenmusters ausbilden, nachdem zwei Wafer aneinander gebunden worden sind. Somit kann das Binden der Wafer sehr effizient ausgeführt werden. Außerdem können Rückstände nach Ausbildung des Durchkontaktierungslochs unter Verwendung eines Lösungsmittels und von heißem DIW selbst bei einem sehr hohen Seitenverhältnis nahezu vollständig entfernt werden. Darüber hinaus werden nach dem Einbetten des Barrierenmetalls und der Metallschicht in das Durchkontaktierungsloch auf dem Hartmaskenmuster verbliebene Restmetallsubstanzen selektiv entfernt. Dementsprechend können die Bauelementcharakteristiken verbessert werden.
Obwohl hier Ausführungen beschrieben wurden, sei bemerkt, dass zahlreiche weitere Abwandlungen und Ausführungsformen durch Fachkundige entworfen werden können, welche unter Prinzip und Schutzumfang der Prinzipien dieser Offenbarung fallen. Insbesondere sind viele Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen der fraglichen Kombinationsanordnung innerhalb des Schutzumfangs der Offenbarung, der Zeichnungen und der beigefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachkundige ersichtlich.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

- KR 10-2008-0077958 [0001]

Claims

Verfahren zur Herstellung eines Halbleiterbauelementes, umfassend: Verbinden eines zweiten Wafers mit einem ersten Wafer; und daraufhin Ausbilden einer Hartmaskenschicht über einer freiliegenden Oberfläche des zweiten Wafers; und daraufhin Ausbilden eines Fotolackmusters auf einer freiliegenden Oberfläche der Hartmaskenschicht zum Freilegen eines Durchkontaktierungslochgebiets; und daraufhin Ausbilden eines Hartmaskenmusters durch Ätzen der Hartmaskenschicht unter Verwendung des Fotolackmusters als Ätzmaske; und daraufhin Ausbilden eines Durchkontaktierungslochs durch Ätzen des ersten Wafers und des zweiten Wafers bis in eine vorgegeben Tiefe unter Verwendung des Hartmaskenmusters als Ätzmaske.
Verfahren nach Anspruch 1, bei dem das Ausbilden der Hartmaskenschicht umfasst: Ausbilden einer ersten Oxidschicht über einer freiliegenden Oberfläche des zweiten Wafers; und daraufhin Ausbilden einer Nitridschicht über einer freiliegenden Oberfläche der ersten Oxidschicht; und daraufhin Ausbilden einer zweiten Oxidschicht über einer freiliegenden Oberfläche der Nitridschicht.
Verfahren nach Anspruch 1 bis 2, bei dem der zweite Wafer eine Fotodiode umfasst, die durch H₂-Innenimplantation ausgebildet wird.
Verfahren nach einem beliebigen der Ansprüche 1 bis 3, das nach Ausbilden des Durchkontaktierungslochs ferner umfasst: Ausführen zweier getrennter Reinigungsprozesse zum Entfernen von in dem Durchkontaktierungsloch verbliebenen Rückständen.
Verfahren nach Anspruch 4, bei dem das Ausführen zweier getrennter Reinigungsprozesse umfasst: Ausführen eines ersten Reinigungsprozesses unter Verwendung eines Lösungsmittels; und daraufhin Ausführen eines zweiten Reinigungsprozesses unter Verwendung von heißem entionisiertem Wasser nach Ausführen des ersten Reinigungsprozesses.
Verfahren nach Anspruch 5, bei dem das Lösungsmittel ein basisches Lösungsmittel auf NH₄F-Grundlage enthält.
Verfahren nach Anspruch 5, bei dem die Temperatur des heißen entionisierten Wassers in einem Bereich von etwa 79 bis 90°C liegt.
Verfahren nach einem beliebigen der Ansprüche 1 bis 7, bei dem der zweite Wafer eine PIN-Diode umfasst.
Verfahren nach einem beliebigen der Ansprüche 1 bis 8, bei dem der erste Wafer eine dielektrische Schicht umfasst, die aus undotiertem Silikatglas und/oder aus Phosphorsilikatglas und/oder aus Borphosphorsilikatglas besteht.
Verfahren zur Herstellung eines Halbleiterbauelementes, umfassend: Verbinden einer Fotodiode mit einer freiliegenden Oberfläche einer ersten dielektrischen Schicht, die einen Durchkontaktierungskontakt und eine erste Metallschicht, die in die erste dielektrische Schicht eingebettet ist und mit dem Durchkontaktierungskontakt verbunden ist, aufweist; und daraufhin Ausbilden einer zweiten dielektrischen Schicht über einer freiliegenden Oberfläche der Fotodiode; und daraufhin Ausbilden eines Durchkontaktierungslochs, das durch die zweite dielektrische Schicht und durch die Fotodiode und teilweise durch die erste dielektrische Schicht verläuft, zum Freilegen der ersten Metallschicht durch Ausführen eines Ätzprozesses unter Verwendung der zweiten dielektrischen Schicht als Hartmaske; und daraufhin Ausführen eines ersten Reinigungsprozesses zum Entfernen von Rückständen aus dem Durchkontaktierungsloch; und daraufhin Ausführen eines zweiten Reinigungsprozesses zum Entfernen irgendwelcher nach Ausführen des ersten Reinigungsprozesses in dem Durchkontaktierungsloch verblieben Rückstände; und daraufhin Ausbilden einer Barrierenmetallschicht über der zweiten dielektrischen Schicht und über den Seitenwänden des Durchkontaktierungslochs; und daraufhin Ausbilden einer zweiten Metallschicht über der Barrierenmetallschicht und Füllen des Durchkontaktierungslochs; und daraufhin Selektives Entfernen von Abschnitten der Barrierenmetallschicht und der zweiten Metallschicht zum Freilegen von Abschnitten des Durchkontaktierungslochs.
Verfahren nach Anspruch 10, bei dem die Fotodiode eine PIN-Diode umfasst.
Verfahren nach Anspruch 11, bei dem das selektive Entfernen von Abschnitten der Barrierenmetallschicht und der zweiten Metallschicht das selektive Entfernen von Abschnitten der Barrierenmetallschicht und der zweiten Metallschicht bis zu einer I-Schicht der PIN-Diode umfasst.
Verfahren nach Anspruch 11, bei dem das selektive Entfernen von Abschnitten der Barrierenmetallschicht und der zweiten Metallschicht das Ausführen eines Nassätzens unter Verwendung eines resultierenden Materials umfasst, das durch Verdünnen einer Zusammensetzung von H₂SO₄, Trimethyl-Oxyethyl-Ammoniumhydroxid (TMH) und H₂O₂ in heißem entionisiertem Wasser erhalten wird.
Verfahren nach einem beliebigen der Ansprüche 10 bis 13, bei dem die erste dielektrische Schicht undotiertes Silikatglas und/oder Phosphorsilikatglas und/oder Borphosphorsilikatglas umfasst.
Verfahren nach einem beliebigen der Ansprüche 10 bis 14, bei dem die zweite dielektrische Schicht eine Oxid-Nitrid-Oxid-Struktur umfasst, die eine erste Oxidschicht, eine Nitridschicht und eine zweite Oxidschicht enthält.
Halbleiterbauelement, umfassend: eine erste dielektrische Schicht; einen Durchkontaktierungskontakt, der in der ersten dielektrischen Schicht ausgebildet ist; eine erste Metallschicht, die in die erste dielektrische Schicht eingebettet und mit dem Durchkontaktierungskontakt verbunden ist; eine Fotodiode, die mit der ersten dielektrischen Schicht verbunden ist; eine zweite dielektrische Schicht, die über der Fotodiode ausgebildet ist; ein Durchkontaktierungsloch, das durch die zweite dielektrische Schicht und durch die Fotodiode und teilweise durch die erste dielektrische Schicht verläuft, um die erste Metallschicht freizulegen; eine Barrierenmetallschicht, die über einem Abschnitt der Seitenwand des Durchkontaktierungslochs ausgebildet ist; eine zweite Metallschicht, die über der Barrierenmetallschicht ausgebildet ist und das Durchkontaktierungsloch teilweise füllt.
Halbleiterbauelement nach Anspruch 16, bei dem die Fotodiode eine PIN-Diode umfasst.
Halbleiterbauelement nach einem beliebigen der Ansprüche 16 bis 17, bei dem die Seitenwände einer I-Schicht der PIN-Diode in dem Durchkontaktierungsloch teilweise freiliegen und eine N-Schicht der PIN-Diode und die zweite dielektrische Schicht in dem Durchkontaktierungsloch vollständig freiliegen.
Halbleiterbauelement nach einem beliebigen der Ansprüche 16 bis 18, bei dem die erste dielektrische Schicht undotiertes Silikatglas und/oder Phosphorsilikatglas und/oder Borphosphorsilikatglas umfasst.
Halbleiterbauelement nach einem beliebigen der Ansprüche 16 bis 19, bei dem die zweite dielektrische Schicht eine Oxid-Nitrid-Oxid-Struktur umfasst, die eine erste Oxidschicht, eine Nitridschicht und eine zweite Oxidschicht enthält.