DE112010003269B4 - Struktur mit kopplung zwischen strukturen mit sublithographischem rasterabstand und strukturen mit lithographischem rasterabstand und verfahren zur herstellung der struktur - Google Patents
Struktur mit kopplung zwischen strukturen mit sublithographischem rasterabstand und strukturen mit lithographischem rasterabstand und verfahren zur herstellung der struktur Download PDFInfo
- Publication number
- DE112010003269B4 DE112010003269B4 DE112010003269.6T DE112010003269T DE112010003269B4 DE 112010003269 B4 DE112010003269 B4 DE 112010003269B4 DE 112010003269 T DE112010003269 T DE 112010003269T DE 112010003269 B4 DE112010003269 B4 DE 112010003269B4
- Authority
- DE
- Germany
- Prior art keywords
- pitch
- conductive
- conductive lines
- vertical plane
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000008878 coupling Effects 0.000 title description 3
- 238000010168 coupling process Methods 0.000 title description 3
- 238000005859 coupling reaction Methods 0.000 title description 3
- 239000003989 dielectric material Substances 0.000 claims description 74
- 229920000642 polymer Polymers 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229920001577 copolymer Polymers 0.000 claims description 4
- 229920001519 homopolymer Polymers 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 119
- 229920001400 block copolymer Polymers 0.000 description 21
- 238000005530 etching Methods 0.000 description 14
- 239000000463 material Substances 0.000 description 10
- 230000008021 deposition Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000004698 Polyethylene Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- -1 but not limited to Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 4
- 229920000573 polyethylene Polymers 0.000 description 4
- 239000004926 polymethyl methacrylate Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 3
- 239000004793 Polystyrene Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 229920001195 polyisoprene Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 2
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 239000005062 Polybutadiene Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 229920002857 polybutadiene Polymers 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- 229920002717 polyvinylpyridine Polymers 0.000 description 2
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 description 2
- 238000001338 self-assembly Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000005329 nanolithography Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229920005590 poly(ferrocenyl dimethylsilane) Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
- HINTERGRUND
- Die vorliegende Erfindung betrifft Strukturen, die eine Kopplung zwischen einer Struktur mit sublithographischem Rasterabstand und einer Struktur mit lithographischem Rasterabstand enthalten, sowie Verfahren zu deren Herstellung.
- Selbstorganisierende Copolymere können für die Herstellung von Strukturen mit sublithographischem Rasterabstand, d. h. Strukturen, die einen sublithographischen Rasterabstand aufweisen, verwendet werden. Die selbstorganisierenden Blockcopolymere werden zuerst in einem geeigneten Lösungsmittelsystem gelöst, um eine Blockcopolymer-Lösung zu ergeben, die dann auf die Oberfläche der ersten Beispielstruktur aufgetragen wird, um eine Blockcopolymer-Schicht zu bilden. Das Lösungsmittelsystem, das zum Lösen des Blockcopolymers und zum Bilden der Blockcopolymer-Lösung verwendet wird, kann jedes geeignete Lösungsmittel umfassen, einschließlich, aber nicht darauf beschränkt, Toluol, Propylenglycolmonomethyletheracetat (PGMEA), Propylenglycolmonomethylether (PGME) und Aceton.
- Die Abmessungen von Halbleiterstrukturen sind gewöhnlich durch die kleinste druckbare Abmessung des Lithographiewerkzeugs beschränkt, das zum Strukturieren der physikalischen Elemente der Halbleiterstruktur verwendet wird. Die kleinste druckbare Abmessung wird im Fachgebiet als „kritisches Maß” bezeichnet, das als die Breite der schmalsten parallelen Linien oder der engsten parallelen Zwischenräume definiert ist, die den kleinsten druckbaren Rasterabstand, der unter Verwendung verfügbarer lithographischer Werkzeuge erzeugt werden kann, aufweisen.
- Eine „kleinste lithographische Abmessung” und eine „sublithographische Abmessung” sind nur in Beziehung zu verfügbaren Lithographiewerkzeugen definiert und ändern sich gewöhnlich mit jeder Generation der Halbleitertechnologie, es ist aber zu beachten, dass die kleinste lithographische Abmessung und die sublithographische Abmessung immer in Beziehung zu Lithographiewerkzeugen mit der besten Leistungsfähigkeit, die zum Zeitpunkt der Halbleiterherstellung verfügbar sind, definiert werden. Zum Zeitpunkt der Einreichung der vorliegenden Anmeldung beträgt die kleinste lithographische Abmessung etwa 35 nm und es wird erwartet, dass sie in der Zukunft noch kleiner werden wird.
- Das Einbeziehen einer Struktur mit sublithographischem Rasterabstand in eine Halbleiterstruktur erfordert elektrische Kontakte zwischen der Struktur mit sublithographischem Rasterabstand und Strukturen mit lithographischen Rasterabständen. Daher werden Strukturen zur Bereitstellung derartiger elektrischer Kontakte gewünscht.
- Die
WO 2010/135168 A2 - Die
US 2009/0032959 A1 - Die
US 2008/0261395 - KURZE ZUSAMMENFASSUNG
- Gemäß einer Ausführungsform der vorliegenden Erfindung wird eine erste Struktur bereitgestellt, welche umfasst: eine erste Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand, die in wenigstens einer dielektrischen Schicht eingebettet ist, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden, die parallel zu einer ersten Vertikalebene sind, und eine Endwand, die in einer zweiten Vertikalebene liegt, aufweist, wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; und eine Vielzahl von leitfähigen Durchkontaktierungen, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, und wobei die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet und ein Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf einer Seite der zweiten Vertikalebene vorhanden ist und ein anderer Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf der anderen Seite der zweiten Vertikalebene vorhanden ist.
- Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine zweite Struktur bereitgestellt, welche umfasst: eine erste Vielzahl von leitfähigen Linien, die in wenigstens einer dielektrischen Schicht eingebettet ist und auf einem Substrat angeordnet ist und einen Bereich mit konstanter Breite und wenigstens einen Bereich mit variierendem Abstand, der an den Bereich mit konstanter Breite angrenzt, aufweist, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten ersten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; und eine Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist und die erste Vielzahl von leitfähigen Linien von dem Substrat, der wenigstens einen dielektrischen Schicht und der Vielzahl von leitfähigen Durchkontaktierungen eingekapselt ist.
- Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Struktur bereitgestellt, welches umfasst: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand auf einem Substrat, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden aufweist, die parallel zu einer ersten Vertikalebene sind; Strukturieren der ersten Vielzahl von leitfähigen Linien unter Verwendung eines Fotolacks mit einer Seitenwand entlang einer zweiten Vertikalebene, wobei eine Endwand von jeder aus der strukturierten ersten Vielzahl von leitfähigen Linien innerhalb der zweiten Vertikalebene gebildet wird und wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; Herstellen einer dielektrischen Schicht über der strukturierten ersten Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen in der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet und ein Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf einer Seite der zweiten Vertikalebene vorhanden ist und ein anderer Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf der anderen Seite der zweiten Vertikalebene vorhanden ist.
- Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein weiteres Verfahren zum Herstellen einer Struktur bereitgestellt, welches umfasst: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem Bereich mit konstanter Breite und wenigstens einem Bereich mit variierendem Abstand, der dem Bereich mit konstanter Breite angrenzt, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; Herstellen einer dielektrischen Schicht auf der Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand in der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und wobei der zweite Rasterabstand größer als der erste Rasterabstand ist und wobei die erste Vielzahl von leitfähigen Linien von dem Substrat, der dielektrischen Schicht und der Vielzahl von leitfähigen Durchkontaktierungen eingekapselt ist.
- KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
- In den Zeichnungen entsprechen Abbildungen mit der gleichen Kennzeichnungszahl der gleichen Herstellungsstufe; Abbildungen mit dem Suffix „A” sind Ansichten von oben; Abbildungen mit dem Suffix „B” sind vertikale Schnittansichten entlang der Ebene B-B' der entsprechenden Abbildung mit der gleichen Kennzeichnungszahl und dem Suffix „A”.
-
1A –7B sind aufeinanderfolgende Ansichten einer ersten Beispielstruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung. -
8A –10B sind aufeinanderfolgende Ansichten einer ersten Variation der ersten Beispielstruktur gemäß der ersten Ausführungsform der vorliegenden Erfindung. -
11A –13B sind aufeinanderfolgende Ansichten einer zweiten Variation der ersten Beispielstruktur gemäß der ersten Ausführungsform der vorliegenden Erfindung. -
14A –21B sind aufeinanderfolgende Ansichten einer zweiten Beispielstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. - AUSFÜHRLICHE BESCHREIBUNG
- Wie oben angemerkt betrifft die vorliegende Erfindung Strukturen, die eine Verknüpfung zwischen einer Struktur mit sublithographischem Rasterabstand und einer Struktur mit lithographischem Rasterabstand enthalten, und Verfahren zu deren Herstellung, die nun ausführlich und mit begleitenden Abbildungen beschrieben werden. Gleiche und entsprechende Elemente mit der gleichen Zusammensetzung werden durch gleiche Referenzzahlen gekennzeichnet.
- Bezugnehmend auf
1A und1B umfasst eine erste Beispielstruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung ein Substrat10 , eine auf der oberen Oberfläche davon gebildete Schicht von leitfähigem Material20L , eine Schicht von dielektrischem Material30L und eine Vielzahl von Polymerblocklinien40 mit einem ersten Rasterabstand ph1. Das Substrat10 kann von einem beliebigen Materialtyp sein, einschließlich, aber nicht darauf beschränkt, ein Halbleitersubstrat, ein Isolatorsubstrat, ein Leitersubstrat und eine Kombination davon. Beispielsweise kann das Substrat10 ein Halbleitersubstrat sein, das wenigstens eine Halbleitereinheit wie einen Feldeffekttransistor umfasst. Das Substrat10 kann auch eine oder mehrere dielektrische Schichten umfassen, die wenigstens eine Kopplungs-Metallstruktur, die mit der Schicht von leitfähigem Material20L resistiv verbunden ist, einbettet. - Die Schicht von leitfähigem Material
20L umfasst ein leitfähiges Material, wie z. B. ein elementares Metall, eine Metalllegierung, eine leitfähige metallische Verbindung oder ein elektrisch dotiertes Halbleitermaterial. Beispielsweise kann die Schicht von leitfähigem Material20L W, Cu, Al, TaN, TiN, WN, ein Metallsilicid, ein Metallgermanid, ein dotiertes kristallines Halbleitermaterial, ein dotiertes polykristallines Halbleitermaterial oder eine Kombination davon enthalten. Die Dicke der Schicht von leitfähigem Material20L kann von 5 nm bis 200 nm betragen, obwohl auch geringere und größere Dicken eingesetzt werden können. - Die Schicht von dielektrischem Material
30L umfasst ein dielektrisches Material, wie z. B. Siliciumoxid, Siliciumnitrid, Siliciumoxynitrid, kohlenstoffdotiertes Oxid, einen organischen Polymer-Isolator, ein dielektrisches Metalloxid, wie z. B. HfO2, Al2O3, oder eine Kombination davon. Die Dicke der Schicht von dielektrischem Material30L kann von 5 nm bis 200 nm betragen, obwohl auch geringere und größere Dicken eingesetzt werden können. - Die Vielzahl von Polymerblocklinien
40 mit einem ersten Rasterabstand ph1 wird durch im Fachgebiet bekannte Verfahren hergestellt. Insbesondere wird die Vielzahl von Polymerblocklinien40 mit dem ersten Rasterabstand ph1 durch Verwendung einer selbstorganisierenden Copolymerschicht hergestellt. Ein Muster in der Vielzahl von Polymerblocklinien wird in die Schicht von leitfähigem Material20L auf dem Substrat10 übertragen. Die nach dem Übertragen des Musters verbleibenden Abschnitte der Schicht von leitfähigem Material20L bilden eine erste Vielzahl von leitfähigen Linien. - Beispielsweise wird eine Templatschicht (nicht gezeigt) auf der oberen Oberfläche der Schicht von dielektrischem Material
30L abgeschieden. Die Templatschicht wird strukturiert, um einen ausgesparten Bereich zu umfassen, in welchem die obere Oberfläche der Schicht von dielektrischem Material30L exponiert ist. Der ausgesparte Bereich der Templatschicht weist zwei parallele Kanten in Längsrichtung auf. Eine Blockcopolymerschicht (nicht gezeigt), die selbstorganisierende Blockcopolymere umfasst, wird in den ausgesparten Bereich aufgetragen. Die Blockcopolymerschicht, die zwei oder mehr nichtmischbare polymere Blockkomponenten enthält, kann sich in Muster auf dem Nanometermaßstab selbstorganisieren. Unter geeigneten Bedingungen trennen sich die zwei oder mehr nichtmischbaren polymeren Blockkomponenten auf dem Nanometermaßstab in zwei oder mehr verschiedene Phasen und bilden dadurch geordnete Muster von isolierten Struktureinheiten mit Nanometerabmessungen. Derartige geordnete Muster von isolierten Struktureinheiten mit Nanometerabmessungen, die von den selbstorganisierenden Blockcopolymeren gebildet werden, können zum Herstellen von nanometergroßen Struktureinheiten in Halbleitereinheiten, optischen und magnetischen Einheiten verwendet werden. Insbesondere liegen die Abmessungen der so gebildeten Struktureinheiten typischerweise im Bereich von 5 bis 30 nm, der sublithographisch ist (d. h. unterhalb der Auflösung der lithographischen Werkzeuge). - Beispiele von Blockcopolymer-Materialien werden in den gemeinsam zugewiesenen, gemeinsam anhängigen U.S.-Patentanmeldungen Nr. 11/424,963, eingereicht am 19. Juni 2006, beschrieben, die hierin durch Bezugnahme aufgenommen sind. Spezifische Beispiele von selbstorganisierenden Blockcopolymeren, die zum Herstellen der Struktureinheiten gemäß der vorliegenden Erfindung verwendet werden können, umfassen, sind aber nicht darauf beschränkt: Polystyrol-block-polymethylmethacrylat (PS-b-PMMA), Polystyrol-block-polyisopren (PS-b-PI), Polystyrol-block-polybutadien (PS-b-PBD), Polystyrol-block-polyvinylpyridin (PS-b-PVP), Polystyrol-block-polyethylenoxid (PS-b-PEO), Polystyrol-block-polyethylen (PS-b-FE), Polystyrol-b-polyorganosilicat (PS-b-POS), Polystyrol-block-polyferrocenyldimethylsilan (PS-b-PFS), Polyethylenoxid-block-polyisopren (PEO-b-PI), Polyethylenoxid-block-polybutadien (PEO-b-PBD), Polyethylenoxid-block-polymethylmethacrylat (PEO-b-PMMA), Polyethylenoxid-block-polyethylethylen (PEO-b-PEE), Polybutadien-block-polyvinylpyridin (PBD-b-PVP) und Polyisopren-block-polymethylmethacrylat (PI-b-PMMA).
- Die Blockcopolymerschicht wird bei einer erhöhten Temperatur wärmebehandelt, um die Vielzahl von Polymerblocklinien
40 , die eine erste Polymerblockkomponente enthalten, und eine Matrix (nicht gezeigt), die eine zweite Polymerblockkomponente enthält, zu bilden. Die Matrix ist das Komplement der Vielzahl von Polymerblocklinien40 innerhalb der durch die Wärmebehandlung der Blockcopolymerschicht gebildeten Struktur. Beispiele von Verfahren zur Wärmebehandlung der selbstorganisierenden Blockcopolymere in der Blockcopolymerschicht, um zwei Sätze von Polymerblöcken zu bilden, werden in Nealey et al., „Self-assembling resists for nanolithography,” IEDM Technical Digest, Dez. 2005, Digital Object Identifier 10.1109/IEDM.2005.1609349 beschrieben, dessen Inhalt hierin durch Bezugnahme aufgenommen wird. Die Wärmebehandlung kann beispielsweise bei einer Temperatur von 100°0 bis 300°C mit einer Dauer von 1 Stunde bis 100 Stunden durchgeführt werden. Die Matrix, welche die zweite polymere Blockkomponente enthält, wird selektiv entfernt, so dass die Vielzahl von Polymerblocklinien40 die Struktur von1 bildet. Das Verfahren zum selektiven Entfernen kann einen chemischen Entwickler oder ein Lösungsmittel umfassen, oder ein selektives reaktives Ionen-Ätzverfahren (RIE) oder eine Kombination von beidem. - Der erste Rasterabstand ph1 kann ein sublithographischer Rasterabstand sein, d. h. ein Rasterabstand, der kleiner ist als der kritische Rasterabstand für das periodische Feld eines Musters aus parallelen Linien. Der kritische Rasterabstand ist der kleinste Rasterabstand, der unter Verwendung verfügbarer lithographischer Werkzeuge zu einem gegebenen Zeitpunkt gedruckt werden kann, wobei zum Zeitpunkt der Einreichung der vorliegenden Anmeldung der kritische Rasterabstand etwa 70 nm beträgt, wenn auch zu erwarten ist, dass dieser Wert mit zunehmender Leistungsfähigkeit der verfügbaren Lithographiewerkzeuge noch kleiner werden wird. Vorzugsweise beträgt der erste Rasterabstand ph1 von 8 nm bis 60 nm, bevorzugter von 16 nm bis 40 nm, obwohl auch kleinere und größere Werte für den ersten Rasterabstand ph1 verwendet werden können.
- Bezugnehmend auf
2A und2B wird das sublithographische Muster, d. h. ein Muster mit wenigstens einer sublithographischen Abmessung, in der Vielzahl von Polymerblocklinien40 in den Stapel der Schicht von dielektrischem Material30L und der Schicht von leitfähigem Material20L übertragen, beispielsweise durch anisotropes Ionenätzen unter Verwendung der Vielzahl von Polymerblocklinien40 als Ätzmaske. Die verbleibenden Abschnitte der Schicht von dielektrischem Material30L bilden eine Vielzahl von Abschnitten von dielektrischem Material30 . Die verbleibenden Abschnitte der Schicht von leitfähigem Material20L bilden eine erste Vielzahl von leitfähigen Linien20 mit dem ersten Rasterabstand ph1. Die Seitenwände der ersten Vielzahl von leitfähigen Linien20 , der Vielzahl von Abschnitten von dielektrischem Material30 und der Vielzahl von Polymerblocklinien40 fallen vertikal zusammen, d. h. sie liegen in den gleichen Vertikalebenen. - Jede aus der ersten Vielzahl von leitfähigen Linien
20 weist ein Paar von Seitenwänden auf, die parallel zu der ersten Vertikalebene P1 sind, die in der Ebene von einer der Seitenwände der ersten Vielzahl von leitfähigen Linien20 liegt. Jedes Paar von Seitenwänden der ersten Vielzahl von leitfähigen Linien20 ist entlang der Längsrichtung der ersten Vielzahl von leitfähigen Linien20 ausgerichtet. Die Längsrichtung ist die Richtung mit einer größeren Abmessung von einem Ende zu dem anderen, und sie steht senkrecht auf die Breitenrichtung, die der Richtung entlang des ersten Rasterabstands ph1 entspricht. Die Vielzahl von Abschnitten von dielektrischem Material30 weist den ersten Rasterabstand ph1 auf. Die erste Vielzahl von leitfähigen Linien20 weist ebenfalls den ersten Rasterabstand ph1 auf. Die Vielzahl von Polymerblocklinien40 wird selektiv gegenüber der ersten Vielzahl von leitfähigen Linien20 , der Vielzahl von Abschnitten von dielektrischem Material30 und dem Substrat10 entfernt. - Bezugnehmend auf
3A und3B wird eine Fotolack-Schicht47 auf die obere Oberfläche des Substrats10 und die exponierten Oberflächen der ersten Vielzahl von leitfähigen Linien20 und der Vielzahl von Abschnitten von dielektrischem Material30 aufgetragen. Die Fotolack-Schicht47 wird lithographisch strukturiert, um eine vertikale Seitenwand zu bilden, die auf den oberen Oberflächen der Vielzahl von Abschnitten von dielektrischem Material30 aufliegt. Die Stapel der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und des Substrats10 sind in dem Bereich, der nicht von der Fotolack-Schicht47 bedeckt ist, exponiert. Vorzugsweise liegt die senkrechte Seitenwand der Fotolack-Schicht47 in einer Vertikalebene, die hier als zweite Vertikalebene P2 bezeichnet wird. Der Winkel α zwischen der ersten Vertikalebene P1 und der zweiten Vertikalebene P2 beträgt weniger als 45 Grad, vorzugsweise weniger als 30 Grad, bevorzugter von 5 Grad bis 20 Grad. - Bezugnehmend auf
4A und4B werden exponierte Abschnitte der Stapel der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 durch anisotrope Ätzung entfernt, wie z. B. durch reaktive Ionenätzung, wobei die Fotolack-Schicht47 als Ätzmaske verwendet wird. Die Endwände der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 fallen unmittelbar nach der anisotropen Ätzung vertikal mit der zweiten Vertikalebene P2 zusammen und schließen mit den Seitenwänden der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 , die parallel zu der ersten Vertikalebene P1 verlaufen, den Winkel α ein. - Vorzugsweise sind die Endwände der Vielzahl von Abschnitten von dielektrischem Material
30 lateral um einen konstanten Abstand, der hier als lateraler Vertiefungsabstand lrd bezeichnet wird, bezogen auf die Seitenwände der Fotolack-Schicht47 und die Endwände der ersten Vielzahl von leitfähigen Linien20 , die in der zweiten Vertikalebene P2 liegen, zurückgesetzt. Jede Seitenwand der Vielzahl von Abschnitten von dielektrischem Material30 fällt mit der Ebene einer Seitenwand der ersten Vielzahl von leitfähigen Linien20 zusammen und jede Endwand der Vielzahl von Abschnitten von dielektrischem Material30 ist bezüglich der zweiten Vertikalebene P2 um einen konstanten Abstand versetzt, d. h. um den lateralen Vertiefungsabstand lrd. Vorzugsweise ist der laterale Vertiefungsabstand lrd ein sublithographischer Abstand, der von 2 nm bis 20 nm betragen kann, obwohl auch kleinere oder größere Abmessungen verwendet werden können. - Bezugnehmend auf
5A und5B wird die Fotolack-Schicht47 selektiv gegenüber der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und dem Substrat10 entfernt. Eine Endwand von jedem aus der Vielzahl von Abschnitten von dielektrischem Material30 fällt vertikal mit einer Endwand der darunter liegenden leitfähigen Linie20 zusammen, während die andere Endwand von jedem aus der Vielzahl von Abschnitten von dielektrischem Material30 gegenüber der anderen Endwand der darunter liegenden leitfähigen Linie20 um den lateralen Vertiefungsabstand lrd lateral versetzt ist, um einen Abschnitt der oberen Oberfläche der darunter liegenden leitfähigen Linie20 zu exponieren. - Bezugnehmend auf
6A und6B wird eine erste dielektrische Schicht50 über der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und dem Substrat10 gebildet und wird planarisiert, beispielsweise durch chemisch-mechanische Planarisierung (CMP) oder durch Selbstplanarisierung. Die erste dielektrische Schicht50 umfasst ein dielektrisches Material, wie z. B. Siliciumoxid, dotierte Silicatgläser, Siliciumnitrid, Siliciumoxynitrid, selbstplanarisierendes Material mit niedriger Dielektrizitätskonstante (low-k) mit einer Dielektrizitätskonstante kleiner als 2,7, Organosilicatgläser mit einer Dielektrizitätskonstante kleiner als 2,7, poröse dielektrische Materialien oder eine Kombination davon. - Entlang der zweiten Vertikalebene P2 wird eine Vielzahl von Durchkontaktierungslöchern so hergestellt, dass jedes Durchkontaktierungsloch nur eine leitfähige Linie
20 exponiert. Insbesondere wird eine Vielzahl von Durchkontaktierungslöchern in der ersten dielektrischen Schicht50 entlang der zweiten Vertikalebene P2 durch lithographisches Strukturieren der ersten dielektrischen Schicht50 hergestellt. Die Seitenwände der Vielzahl von Abschnitten von dielektrischem Material30 und die oberen Oberflächen der ersten Vielzahl von leitfähigen Linien20 sind innerhalb der Vielzahl von Durchkontaktierungslöchern exponiert. In die Vielzahl von Durchkontaktierungslöchern wird ein leitfähiges Material gefüllt, um eine Vielzahl von leitfähigen Durchkontaktierungen60 zu bilden. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen60 kontaktiert einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien20 und ist in der ersten dielektrischen Schicht50 eingebettet. Die zweite Vertikalebene P2 schneidet jede aus der Vielzahl von leitfähigen Durchkontaktierungen60 . Die Vielzahl von leitfähigen Durchkontaktierungen60 weist einen Durchkontaktierungs-Rasterabstand vph auf, der ein lithographischer Rasterabstand ist, d. h. ein Rasterabstand, der gleich wie oder größer als der kleinste Rasterabstand ist, der mit lithographischen Verfahren hergestellt werden kann. Beispielsweise kann der lithographische Rasterabstand gleich oder größer als 70 nm sein. Vorzugsweise fällt die Ebene, die die Mittelachsen von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen60 verbindet, mit der zweiten Vertikalebene P2 zusammen oder ist parallel zu der zweiten Vertikalebene P2. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen60 kontaktiert eine obere Oberfläche und eine Endwand von einer aus der ersten Vielzahl von leitfähigen Linien20 . - Bezugnehmend auf
7A und7B wird eine zweite dielektrische Schicht70 über der ersten dielektrischen Schicht50 hergestellt. Die zweite dielektrische Schicht70 umfasst ein dielektrisches Material, das aus jedem Material ausgewählt sein kann, das als erste dielektrische Schicht50 eingesetzt werden kann. In der zweiten dielektrischen Schicht70 wird eine Vielzahl von Linienfurchen mit einem lithographischen Rasterabstand hergestellt. Der lithographische Rasterabstand der Vielzahl von Furchen wird hier als zweiter Rasterabstand ph2 bezeichnet. - In der Vielzahl von Linienfurchen wird durch Abscheidung eines leitfähigen Materials und Planarisierung eine zweite Vielzahl von leitfähigen Linien
80 hergestellt. Die zweite Vielzahl von leitfähigen Linien80 kann jedes der Materialien umfassen, die als erste Vielzahl von leitfähigen Linien20 verwendet werden können. Die zweite Vielzahl von leitfähigen Linien80 weist den zweiten Rasterabstand ph2 auf, der ein lithographischer Rasterabstand ist. - Die Längsrichtung der zweiten Vielzahl von leitfähigen Linien
80 , d. h. die horizontale Richtung innerhalb der Ebene, die die Seitenwände enthält, kann parallel zu einer dritten Vertikalebene P3 verlaufen, die eine Ebene von einer der Seitenwände der zweiten Vielzahl von leitfähigen Linien80 ist. Jede aus der zweiten Vielzahl von leitfähigen Linien80 weist ein Paar von Seitenwänden auf, die senkrecht zu der ersten Vertikalebene P1 und parallel zu der dritten Vertikalebene P3 verlaufen. In diesem Fall steht die dritte Vertikalebene P3 senkrecht auf der ersten Vertikalebene P1. In diesem Fall ist die Richtung des zweiten Rasterabstands ph2 parallel zu der Richtung der ersten Vertikalebene P1. Eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien80 grenzt an eine aus der Vielzahl von leitfähigen Durchkontaktierungen60 an. - Alternativ können die erste dielektrische Schicht
50 und die zweite dielektrische Schicht70 bei dem gleichen Abscheidungsschritt als eine einzige dielektrische Schicht hergestellt werden und die Vielzahl von leitfähigen Durchkontaktierungen60 und die zweite Vielzahl von leitfähigen Linien80 können integral durch das gleiche Abscheidungs- und Planarisierungsverfahren hergestellt werden. - Bezugnehmend auf
8A und8B wird eine erste Variation der ersten Beispielstruktur aus der ersten Beispielstruktur von2A und2B abgeleitet, indem eine Fotolack-Schicht47 aufgetragen und die Fotolack-Schicht47 lithographisch strukturiert wird, um ein Paar von parallelen senkrechten Seitenwänden zu erhalten, die mit der ersten Ebene P1 einen Winkel α bilden. Das Paar von parallelen senkrechten Seitenwänden ist durch einen lithographischen Abstand getrennt, d. h. einen Abstand von mehr als 35 nm, typischerweise einen Abstand von mehr als 100 nm. Eine der senkrechten Seitenwände der Fotolack-Schicht47 ist eine zweite Vertikalebene P2. Der Winkel α zwischen der ersten Vertikalebene P1 und der zweiten Vertikalebene P2 beträgt weniger als 45 Grad, vorzugsweise weniger als 30 Grad, bevorzugter von 5 Grad bis 20 Grad. - Exponierte Abschnitte der Stapel der Vielzahl von Abschnitten von dielektrischem Material
30 und der ersten Vielzahl von leitfähigen Linien20 werden durch anisotrope Ätzung entfernt, wie z. B. durch reaktive Ionenätzung, wobei die Fotolack-Schicht47 als Ätzmaske verwendet wird. Die Endwände der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 fallen unmittelbar nach der anisotropen Ätzung vertikal mit den senkrechten Seitenwänden der Fotolack-Schicht47 zusammen und bilden mit der ersten Vertikalebene P1, die parallel zu den Seitenwänden der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 verläuft, einen Winkel a. Vorzugsweise sind die Endwände der Vielzahl von Abschnitten von dielektrischem Material30 auf die gleiche Weise wie oben beschrieben um einen konstanten Abstand lateral zurückgesetzt. Anschließend wird die Fotolack-Schicht47 selektiv gegenüber der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und dem Substrat10 entfernt. - Bezugnehmend auf
9A und9B wird eine erste dielektrische Schicht50 wie oben beschrieben über der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und dem Substrat10 hergestellt und planarisiert, beispielsweise durch chemisch-mechanische Planarisierung (CMP) oder durch Selbstplanarisierung. Entlang der Endwände der Vielzahl von leitfähigen Linien20 wird eine Vielzahl von Durchkontaktierungslöchern hergestellt. Die Seitenwände der Vielzahl von Abschnitten von dielektrischem Material30 und die oberen Oberflächen der ersten Vielzahl von leitfähigen Linien20 sind innerhalb der Vielzahl von Durchkontaktierungslöchern exponiert. Ein leitfähiges Material wird in die Vielzahl von Durchkontaktierungslöchern gefüllt, um eine Vielzahl von leitfähigen Durchkontaktierungen60 zu bilden. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen60 kontaktiert einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien20 und ist in der ersten dielektrischen Schicht50 eingebettet. Die Vielzahl von Abschnitten von dielektrischem Material30 ist in9A mit gestrichelten Linien dargestellt, um die räumliche Ausrichtung der Vielzahl von Abschnitten von dielektrischem Material30 und der Vielzahl von leitfähigen Durchkontaktierungen60 deutlich zu machen. Die Vielzahl von leitfähigen Durchkontaktierungen60 ist in zwei Reihen angeordnet, die von dem gleichen Abstand getrennt sind wie der Abstand zwischen den beiden Seitenwänden der Fotolack-Schicht47 vor dem Entfernen (siehe8A und8B ). Die Vielzahl von leitfähigen Durchkontaktierungen60 weist innerhalb jeder Reihe einen Durchkontaktierungs-Rasterabstand vph auf. - Bezugnehmend auf
10A und10B wird eine zweite dielektrische Schicht70 wie oben beschrieben über der ersten dielektrischen Schicht50 hergestellt. Ferner wird auf die oben beschriebene Weise eine zweite Vielzahl von leitfähigen Linien80 hergestellt. Die zweite Vielzahl von leitfähigen Linien80 weist den zweiten Rasterabstand ph2 auf, der ein lithographischer Rasterabstand ist. Die Beziehung zwischen der Ausrichtung der ersten Vertikalebene P1, der zweiten Vertikalebene P2 und der dritten Vertikalebene P3 ist wie oben beschrieben. - Bezugnehmend auf
11A und11B wird eine zweite Variation der ersten Beispielstruktur aus der ersten Beispielstruktur von2A und2B abgeleitet, indem eine Fotolack-Schicht47 aufgetragen und die Fotolack-Schicht47 lithographisch strukturiert wird, um ein Paar von parallelen vertikalen Seitenwänden zu erhalten, die mit der ersten Ebene21 einen Winkel α bilden. Das Paar von parallelen senkrechten Seitenwänden ist durch einen lithographischen Abstand getrennt, d. h. einen Abstand von mehr als 35 nm, typischerweise einen Abstand von mehr als 100 nm. Eine der vertikalen Seitenwände der Fotolack-Schicht47 ist eine zweite Vertikalebene P2. Der Winkel α zwischen der ersten Vertikalebene P1 und der zweiten Vertikalebene P2 beträgt weniger als 45 Grad, vorzugsweise weniger als 30 Grad, bevorzugter von 5 Grad bis 20 Grad. - Exponierte Abschnitte der Stapel der Vielzahl von Abschnitten von dielektrischem Material
30 und der ersten Vielzahl von leitfähigen Linien20 werden durch anisotrope Ätzung entfernt, wie z. B. durch reaktive Ionenätzung, wobei die Fotolack-Schicht47 als Ätzmaske verwendet wird. Die Endwände der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 fallen unmittelbar nach der anisotropen Ätzung vertikal mit den vertikalen Seitenwänden der Fotolack-Schicht47 zusammen und stehen mit dem Winkel α relativ zu der ersten Vertikalebene P1, die parallel zu den Seitenwänden der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 verläuft. Anschließend wird die Fotolack-Schicht47 entfernt Bezugnehmend auf12A und12B wird eine schräge Ionenätzung so durchgeführt, dass die Richtung der auftreffenden Ionen von der zweiten Vertikalebene P2 weg gekippt ist. Die Richtung der auftreffenden Ionen wird in12A und12B schematisch durch Pfeile gezeigt. Somit werden die Endwände der Vielzahl von Abschnitten von dielektrischem Material30 in der zweiten Vertikalebene P2 einer Ätzung durch die auftreffenden Ionen unterworfen, während die Endwände der Vielzahl von Abschnitten von dielektrischem Material30 in der Ebene (hier als eine „Offset-Ebene OP” bezeichnet), die parallel zu der zweiten Vertikalebene P2 verläuft und von der zweiten Vertikalebene P2 um die Breite der Öffnung in der Fotolack-Schicht47 versetzt ist, während der schrägen reaktiven Ionenätzung vor den auftreffenden Ionen geschützt sind. Vorzugsweise bildet die schräge reaktive Ionenätzung Ätzrückstände von der Vielzahl von Abschnitten von dielektrischem Material30 , und die Endwände der ersten Vielzahl von leitfähigen Linien20 , die mit der Offset-Ebene OP zusammenfallen, werden mit einer Zwischenlage aus dielektrischem Rückstand32 bedeckt, der dielektrisches Material umfasst, das von der Vielzahl von Abschnitten von dielektrischem Material30 herabgeflossen ist. Somit werden die Endwände der Vielzahl von Abschnitten von dielektrischem Material30 und die Endwände der ersten Vielzahl von leitfähigen Linien20 in der Offset-Ebene OP von der Zwischenlage aus dielektrischem Rückstand32 bedeckt. - Bezugnehmend auf
13A und13B wird eine erste dielektrische Schicht50 wie oben beschrieben über der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und dem Substrat10 hergestellt und planarisiert. Entlang der Endwände der Vielzahl von leitfähigen Linien20 wird eine Vielzahl von Durchkontaktierungslöchern hergestellt. In der ersten dielektrischen Schicht50 wird wie oben beschrieben eine Vielzahl von leitfähigen Durchkontaktierungen60 gebildet. Die Zwischenlage aus dielektrischem Rückstand32 schützt die Seitenwände der Untergruppe der ersten Vielzahl von leitfähigen Linien20 , die Endwände in der Offset-Ebene OP aufweisen, d. h. die keine Endwände in der zweiten Vertikalebene P2 aufweisen. Somit werden unerwünschte elektrische Kontakte zwischen der Vielzahl von leitfähigen Durchkontaktierungen60 und der Untergruppe der ersten Vielzahl von leitfähigen Linien20 , die Endwände in der Offset-Ebene OP aufweisen, durch das Vorhandensein der Zwischenlage aus dielektrischem Rückstand32 verhindert. - Bezugnehmend auf
14A und14B umfasst eine zweite Beispielstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ein Substrat10 , eine auf der oberen Oberfläche davon gebildete Schicht von leitfähigem Material20L , eine Schicht von dielektrischem Material30L , eine Templatschicht130 mit einem ausgesparten Bereich und eine Blockcopolymerschicht140 , die den ausgesparten Bereich in der Templatschicht130 füllt. Der ausgesparte Bereich umfasst einen Bereich mit einer konstanten Breite oder „Bereich mit konstanter Breite (CWR)” und wenigstens einen trapezförmigen Bereich, der an den Bereich mit konstanter Breite angrenzt und eine variierende Breite aufweist. Jeder von dem wenigstens einen trapezförmigen Bereich ist ein aufgeweiteter Bereich, bei dem sich die Breite in lateraler Richtung ändert. Der Bereich mit konstanter Breite weist zwei parallele Kanten in Längsrichtung auf, die der Richtung der Ebene B-B' in14A entspricht. Der wenigstens eine trapezförmige Bereich kann einen ersten trapezförmigen Bereich („1TZR”), der an ein Ende des Bereichs mit konstanter Breite angrenzt, und einen zweiten trapezförmigen Bereich („2TZR”), der an das andere Ende des Bereichs mit konstanter Breite angrenzt, umfassen. Die Zusammensetzungen des Substrats10 , der Schicht von leitfähigem Material20L und der Schicht von dielektrischem Material30L können die gleichen wie bei der ersten Ausführungsform sein. Bei der zweiten Ausführungsform ist die Schicht von dielektrischem Material30L optional und die Templatschicht130 kann in manchen Fällen bei fehlender Schicht von dielektrischem Material30L direkt auf der Schicht von leitfähigem Material20L hergestellt werden. Die Templatschicht130 umfasst typischerweise ein dielektrisches Material, wie z. B. Siliciumnitrid, Siliciumoxid, Siliciumoxynitrid oder andere dielektrische Materialien, die in der Technologie der Halbleiterherstellung bekannt sind. - Die Blockcopolymerschicht
140 , die zwei oder mehr nichtmischbare polymere Blockkomponenten umfasst, ist zur Selbstorganisation zu Mustern auf dem Nanometermaßstab fähig. Zusätzlich umfasst die Blockcopolymerschicht140 wenigstens ein „Homopolymer”, das die Entstehung von sublithographischen Mustern mit variierendem Abstand zwischen den Polymerblocklinien40 ermöglicht. Ein Homopolymer ist eine Chemikalie, die zu zwei oder mehr nichtmischbaren polymeren Blockkomponenten zugegeben werden kann, um den Bereich der Selbstorganisation in einer Geometrie mit einem nicht-konstanten Rasterabstand zu fördern. Beispielsweise ist ein trapezförmiger Bereich in einer Aussparung eine Geometrie mit einem nicht-konstanten Rasterabstand. Nicht-beschränkende Beispiele von Homopolymeren umfassen PS 45K und PMMA 46.5K. - Bezugnehmend auf
15A und15B wird die Blockcopolymerschicht140 einem Zustand unterworfen, der die Auftrennung und Selbstorganisation der nichtmischbaren polymeren Blockkomponenten induziert. Beispielsweise kann die Blockcopolymerschicht140 bei einer erhöhten Temperatur wärmebehandelt werden. Die Abmessungen der so gebildeten Struktureinheiten liegen typischerweise im Bereich von 5 bis 30 nm, der sublithographisch ist. - Unter geeigneten Bedingungen trennt sich die Blockcopolymerschicht
140 in eine Vielzahl von Polymerblocklinien140A auf, die eine erste Polymerblockkomponente enthalten, und eine Blockkomponentenmatrix140B , die eine zweite Polymerblockkomponente enthält. Der Abschnitt der Vielzahl von Polymerblocklinien140A innerhalb des Bereichs mit konstanter Breite CWR weist einen ersten Rasterabstand ph1 auf, der ein sublithographischer Rasterabstand ist. Der erste Rasterabstand ph1 kann ein sublithographischer Rasterabstand sein, d. h. ein Rasterabstand, der kleiner ist als der kritische Rasterabstand für ein wie oben beschriebenes periodisches Feld von Mustern mit parallelen Linien. Vorzugsweise beträgt der erste Rasterabstand phi von 8 nm bis 60 nm, bevorzugter von 16 nm bis 40 nm, obwohl auch kleinere und größere Abmessungen für den ersten Rasterabstand ph1 verwendet werden können. Der Rasterabstand des Abschnitts der Vielzahl von Polymerblocklinien140A in dem ersten und dem zweiten trapezförmigen Bereich (1TZR, 2TZR) nimmt mit dem Abstand von dem Bereich mit konstanter Breite CWR zu, bis die Vielzahl von Polymerblocklinien140A ein Zufallsmuster bildet. - Bezugnehmend auf
16A und16B werden die Blockkomponentenmatrix140E und die Templatschicht130 selektiv gegenüber der Vielzahl von Polymerblocklinien140A und der Schicht von dielektrischem Material30L entfernt. Die Vielzahl von Polymerblocklinien140A weist in dem Bereich mit konstanter Breite CWR den ersten Rasterabstand ph1 auf, und innerhalb des ersten Bereichs mit variierendem Abstand 1VSR und des zweiten Bereichs mit variierendem Abstand 2VSR einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien. Der erste Bereich mit variierendem Abstand 1VSR ist der Abschnitt des ersten trapezförmigen Bereichs 1TZR (siehe15A ), in dem die Vielzahl von Polymerblocklinien140A nicht-parallele divergente Linien mit einem variierenden Abstand zwischen einem benachbarten Paar von Polymerblocklinien140A bildet. Entsprechend ist der zweite Bereich mit variierendem Abstand 2VSR der Abschnitt des zweiten trapezförmigen Bereichs 2TZR (siehe15A ), in dem die Vielzahl von Polymerblocklinien140A nicht-parallele divergente Linien mit einem variierenden Abstand zwischen einem benachbarten Paar von Polymerblocklinien140A bildet. Im ersten und im zweiten Bereich mit variierendem Abstand (1VSR, 2VSR) nimmt der variierende Abstand mit dem lateralen Abstand vom Endabschnitt des Bereichs mit konstanter Breite CWR zu. - Bezugnehmend auf
17A und17B wird das sublithographische Muster, d. h. ein Muster mit wenigstens einer sublithographischen Abmessung, in der Vielzahl von Polymerblocklinien140A in den Stapel der Schicht von dielektrischem Material30L und der Schicht von leitfähigem Material20L übertragen, beispielsweise durch anisotropes Ionenätzen unter Verwendung der Vielzahl von Polymerblocklinien140A als Ätzmaske. Die verbleibenden Abschnitte der Schicht von dielektrischem Material30L bilden eine Vielzahl von Abschnitten von dielektrischem Material30 . Die verbleibenden Abschnitte der Schicht von leitfähigem Material20L bilden eine erste Vielzahl von leitfähigen Linien20 mit dem ersten Rasterabstand ph1. Die Seitenwände der ersten Vielzahl von leitfähigen Linien20 , der Vielzahl von Abschnitten von dielektrischem Material30 und der Vielzahl von Polymerblocklinien140A fallen vertikal zusammen. - Bezugnehmend auf
18A und18B wird eine Fotolack-Schicht147 auf dem senkrechten Stapel der Vielzahl von Polymerblocklinien140A , der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 sowie auf den exponierten Abschnitten des Substrats10 aufgetragen. Die Fotolack-Schicht147 wird lithographisch strukturiert, um den gesamten Bereich mit konstanter Breite CWR und wesentliche Abschnitte des ersten und des zweiten Bereichs mit variierendem Abstand (1VSR, 2VSR) zu bedecken. Vorzugsweise werden wenigstens 50%, bevorzugter 80%, der Fläche von jedem von dem ersten und dem zweiten Bereich mit variierendem Abstand (1VSR, 2VSR) von der Fotolack-Schicht147 bedeckt. Nach dem lithographischen Strukturieren der Fotolack-Schicht147 weist die Vielzahl von Polymerblocklinien140A an jeder Seitenwand der Fotolack-Schicht in dem ersten und dem zweiten Bereich mit variierendem Abstand (1VSR, 2VSR) einen lithographischen Rasterabstand auf. Die Abschnitte der Vielzahl von Polymerblocklinien140A mit einem Zufallsmuster, die außerhalb des ersten und des zweiten Bereichs mit variierendem Abstand (1VSR, 2VSR) liegen, liegen außerhalb des von der Fotolack-Schicht147 bedeckten Bereichs. - Bezugnehmend auf
19A und19B werden die exponierten Abschnitte des Stapels der Vielzahl von Polymerblocklinien140A , der Vielzahl von Abschnitten von dielektrischem Material30 und der ersten Vielzahl von leitfähigen Linien20 entfernt, beispielsweise durch anisotropes Ätzen, das die Fotolack-Schicht147 als Ätzmaske verwendet. Anschließend werden die Fotolack-Schicht147 und die verbleibenden Abschnitte der Vielzahl von Polymerblocklinien140A innerhalb des Bereichs der Fotolack-Schicht147 selektiv gegenüber der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und dem Substrat10 entfernt. - Der senkrechte Stapel der Vielzahl von Abschnitten von dielektrischem Material
30 und der ersten Vielzahl von leitfähigen Linien20 umfasst den Bereich mit konstanter Breite CWR, den ersten Bereich mit variierendem Abstand 1VSR und den zweiten Bereich mit variierendem Abstand 2VSR. Die erste Vielzahl von leitfähigen Linien20 weist in dem Bereich mit konstanter Breite CWR einen konstanten ersten Rasterabstand ph1 auf, und in dem ersten Bereich mit variierendem Abstand 1VSR und in dem zweiten Bereich mit variierendem Abstand 2VSR einen variierenden Abstand vd zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien20 . Der variierende Abstand vd nimmt mit dem lateralen Abstand ld von dem Endabschnitt des Bereichs mit konstanter Breite CWR zu. - Bezugnehmend auf
20A und20B wird eine erste dielektrische Schicht50 über der Vielzahl von Abschnitten von dielektrischem Material30 , der ersten Vielzahl von leitfähigen Linien20 und dem Substrat10 hergestellt und planarisiert, beispielsweise durch chemisch-mechanische Planarisierung (CMP) oder durch Selbstplanarisierung. Die erste dielektrische Schicht50 kann das gleiche Material wie bei der ersten Ausführungsform der vorliegenden Erfindung umfassen. - Es wird eine Vielzahl von Durchkontaktierungslöchern mit einem zweiten Rasterabstand ph2 so hergestellt, dass in jedem Durchkontaktierungsloch die obere Oberfläche und die Seitenwand-Oberfläche von einer aus der Vielzahl von leitfähigen Linien
20 exponiert ist. Die Vielzahl von Durchkontaktierungslöchern kann in jedem von dem ersten Bereich mit variierendem Abstand 1VSR und dem zweiten Bereich mit variierendem Abstand 2VSR gebildet werden, oder nur in einem von dem ersten Bereich mit variierendem Abstand 1VSR und dem zweiten Bereich mit variierendem Abstand 2VSR. In die Vielzahl von Durchkontaktierungslöchern wird ein leitfähiges Material gefüllt, um eine Vielzahl von leitfähigen Durchkontaktierungen60 zu bilden, die in einer Linie ausgerichtet sein können und die Periodizität des zweiten Rasterabstands ph2 aufweisen können. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen60 kontaktiert einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien20 und ist in der ersten dielektrischen Schicht50 eingebettet. Der zweite Rasterabstand ph2 ist ein lithographischer Rasterabstand, d. h. ein Rasterabstand, der gleich oder größer als der kleinste Rasterabstand ist, der mit lithographischen Verfahren erzeugt werden kann. Beispielsweise kann der lithographische Rasterabstand gleich oder größer als 70 nm sein. Die Vielzahl von Abschnitten von dielektrischem Material30 wird in20A mit gestrichelten Linien dargestellt, um die räumliche Ausrichtung der Vielzahl von Abschnitten von dielektrischem Material30 und der Vielzahl von leitfähigen Durchkontaktierungen60 deutlich zu machen. - Bezugnehmend auf
21A und21B wird auf die gleiche Weise wie bei der ersten Ausführungsform eine zweite dielektrische Schicht70 über der ersten dielektrischen Schicht50 hergestellt. In der zweiten dielektrischen Schicht70 wird eine Vielzahl von Linienfurchen mit einem lithographischen Rasterabstand gebildet. Vorzugsweise ist der lithographische Rasterabstand der Vielzahl von Furchen der gleiche wie der zweite Rasterabstand ph2. In der Vielzahl von Linienfurchen wird durch Abscheidung eines leitfähigen Materials und Planarisierung eine zweite Vielzahl von leitfähigen Linien72 gebildet. Die zweite Vielzahl von leitfähigen Linien72 kann jedes der Materialien umfassen, die als erste Vielzahl von leitfähigen Linien20 eingesetzt werden können. Vorzugsweise weist die zweite Vielzahl von leitfähigen Linien72 den zweiten Rasterabstand ph2 auf. - Die Längsrichtung d. h. die horizontale Richtung in der Ebene, die die Seitenwände einschließt, der zweiten Vielzahl von leitfähigen Linien
80 kann die gleiche sein wie die Längsrichtung der ersten Vielzahl von leitfähigen Linien20 . Eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien80 grenzt an eine aus der Vielzahl von leitfähigen Durchkontaktierungen60 an. - Alternativ können die erste dielektrische Schicht
50 und die zweite dielektrische Schicht70 bei dem gleichen Abscheidungsschritt als eine einzige dielektrische Schicht gebildet werden und die Vielzahl von leitfähigen Durchkontaktierungen60 und die zweite Vielzahl von leitfähigen Linien80 können integral durch das gleiche Abscheidungs- und Planarisierungsverfahren hergestellt werden.
Claims (18)
- Struktur, umfassend: eine erste Vielzahl von leitfähigen Linien, die einen ersten Rasterabstand aufweist und in wenigstens einer dielektrischen Schicht eingebettet ist, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden aufweist, die parallel zu einer ersten Vertikalebene sind, und eine Endwand, die dem Paar von Seitenwänden direkt angrenzt und in einer zweiten Vertikalebene liegt, wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; und eine Vielzahl von leitfähigen Durchkontaktierungen, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, und wobei die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet und ein Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf einer Seite der zweiten Vertikalebene vorhanden ist und ein anderer Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf der anderen Seite der zweiten Vertikalebene vorhanden ist.
- Struktur nach Anspruch 1, ferner umfassend eine zweite Vielzahl von leitfähigen Linien, die einen zweiten Rasterabstand aufweist und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien an eine aus der Vielzahl von leitfähigen Durchkontaktierungen angrenzt.
- Struktur nach Anspruch 2, wobei der erste Rasterabstand ein sublithographischer Rasterabstand ist und der zweite Rasterabstand ein lithographischer Rasterabstand ist.
- Struktur nach Anspruch 1, ferner umfassend eine Vielzahl von Abschnitten von dielektrischem Material mit dem ersten Rasterabstand, wobei jede Seitenwand der Vielzahl von Abschnitten von dielektrischem Material mit der Ebene einer Seitenwand der ersten Vielzahl von leitfähigen Linien zusammenfällt und jede Endwand der Vielzahl von Abschnitten von dielektrischem Material gegenüber der zweiten Vertikalebene um einen konstanten Abstand versetzt ist.
- Struktur nach Anspruch 4, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen eine obere Oberfläche und eine Endwand von einer aus der ersten Vielzahl von leitfähigen Linien kontaktiert.
- Struktur nach Anspruch 1, ferner umfassend ein Halbleitersubstrat, das wenigstens eine Halbleitereinheit umfasst und unterhalb der wenigstens einen dielektrischen Schicht angeordnet ist.
- Struktur, umfassend: eine erste Vielzahl von leitfähigen Linien, die in wenigstens einer dielektrischen Schicht eingebettet ist und auf einem Substrat angeordnet ist und einen Bereich mit konstanter Breite und wenigstens einen Bereich mit variierendem Abstand, der an den Bereich mit konstanter Breite angrenzt, aufweist, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten ersten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; und eine Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der ersten Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist und die erste Vielzahl von leitfähigen Linien von dem Substrat, der wenigstens einen dielektrischen Schicht und der Vielzahl von leitfähigen Durchkontaktierungen eingekapselt ist.
- Struktur nach Anspruch 7, ferner umfassend eine zweite Vielzahl von leitfähigen Linien, die einen zweiten Rasterabstand aufweist und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien an eine aus der Vielzahl von leitfähigen Durchkontaktierungen angrenzt, wobei die zweite Vielzahl von leitfähigen Linien einen Rasterabstand aufweist, der gleich wie der zweite Rasterabstand ist.
- Struktur nach Anspruch 8, wobei der erste Rasterabstand ein sublithographischer Rasterabstand ist und der zweite Rasterabstand ein lithographischer Rasterabstand ist.
- Verfahren zum Herstellen einer Struktur, umfassend: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand auf einem Substrat, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden aufweist, die parallel zu einer ersten Vertikalebene sind; Strukturieren der ersten Vielzahl von leitfähigen Linien unter Verwendung eines Fotolacks, der eine Seitenwand entlang einer zweiten Vertikalebene aufweist, wobei eine Endwand von jeder aus der strukturierten ersten Vielzahl von leitfähigen Linien, die dem Paar von Seitenwänden direkt angrenzt, in der zweiten Vertikalebene gebildet wird, wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; Herstellen einer dielektrischen Schicht über der strukturierten ersten Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen in der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet und ein Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf einer Seite der zweiten Vertikalebene vorhanden ist und ein anderer Abschnitt von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen auf der anderen Seite der zweiten Vertikalebene vorhanden ist.
- Verfahren nach Anspruch 10, ferner umfassend das Herstellen einer zweiten Vielzahl von leitfähigen Linien mit einem zweiten Rasterabstand in der dielektrischen Schicht, wobei jede aus der zweiten Vielzahl von leitfähigen Linien direkt auf einer aus der Vielzahl von leitfähigen Durchkontaktierungen gebildet wird.
- Verfahren nach Anspruch 10, ferner umfassend: Herstellen einer Vielzahl von Polymerblocklinien mit dem ersten Rasterabstand unter Verwendung einer selbstorganisierenden Copolymerschicht; und Übertragen eines Musters in der Vielzahl von Polymerblocklinien in eine Schicht von leitfähigem Material auf dem Substrat, wobei verbleibende Abschnitte der Schicht von leitfähigem Material nach dem Übertragen die erste Vielzahl von leitfähigen Linien bilden.
- Verfahren nach Anspruch 11, ferner umfassend: Herstellen einer Schicht von dielektrischem Material auf der Schicht von leitfähigem Material vor dem Herstellen der Vielzahl von Polymerblocklinien, wobei die Schicht von dielektrischem Material während des Übertragens des Musters strukturiert wird, um Abschnitte von dielektrischem Material zu bilden; und laterales Zurücksetzen der Abschnitte von dielektrischem Material relativ zu der zweiten Vertikalebene.
- Verfahren nach Anspruch 11, ferner umfassend das Herstellen einer Vielzahl von Durchkontaktierungslöchern in der dielektrischen Schicht entlang der zweiten Vertikalebene durch lithographisches Strukturieren der dielektrischen Schicht, wobei Seitenwände der Abschnitte von dielektrischem Material und obere Oberflächen der ersten Vielzahl von leitfähigen Linien innerhalb der Vielzahl von Durchkontaktierungslöchern exponiert sind.
- Verfahren zum Herstellen einer Struktur, umfassend: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem Bereich mit konstanter Breite und wenigstens einem Bereich mit variierendem Abstand, der an den Bereich mit konstanter Breite angrenzt, auf einem Substrat, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Rasterabstand aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; Herstellen einer dielektrischen Schicht auf der Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand innerhalb der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist und wobei die erste Vielzahl von leitfähigen Linien von dem Substrat, der dielektrischen Schicht und der Vielzahl von leitfähigen Durchkontaktierungen eingekapselt ist.
- Verfahren nach Anspruch 15, ferner umfassend das Herstellen einer zweiten Vielzahl von leitfähigen Linien mit dem zweiten Rasterabstand in der dielektrischen Schicht, wobei jede aus der zweiten Vielzahl von leitfähigen Linien direkt auf einer aus der Vielzahl von leitfähigen Durchkontaktierungen gebildet wird.
- Verfahren nach Anspruch 15, ferner umfassend: Herstellen einer Vielzahl von Polymerblocklinien mit dem ersten Rasterabstand unter Verwendung einer selbstorganisierenden Copolymerschicht, umfassend ein Homopolymer; und Übertragen eines Musters in der Vielzahl von Polymerblocklinien in eine Schicht von leitfähigem Material auf dem Substrat, wobei verbleibende Abschnitte der Schicht von leitfähigem Material nach dem Übertragen die erste Vielzahl von leitfähigen Linien bilden.
- Verfahren nach Anspruch 17, ferner umfassend: Herstellen einer Templatschicht über der Schicht von leitfähigem Material; Herstellen eines ausgesparten Bereichs in der Templatschicht, wobei der ausgesparte Bereich einen Bereich mit konstanter Breite und einen trapezförmigen Bereich, der an den Bereich mit konstanter Breite angrenzt und eine variierende Breite aufweist, umfasst, wobei der Bereich mit konstanter Breite innerhalb des Bereichs gebildet wird, der die konstante Breite aufweist, und der wenigstens eine Bereich mit variierendem Abstand innerhalb des trapezförmigen Bereichs gebildet wird.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/540,759 | 2009-08-13 | ||
US12/540,759 US8247904B2 (en) | 2009-08-13 | 2009-08-13 | Interconnection between sublithographic-pitched structures and lithographic-pitched structures |
PCT/US2010/044326 WO2011019552A1 (en) | 2009-08-13 | 2010-08-04 | Interconnection between sublithographic-pitched structures and lithographic-pitched structures |
Publications (2)
Publication Number | Publication Date |
---|---|
DE112010003269T5 DE112010003269T5 (de) | 2013-04-25 |
DE112010003269B4 true DE112010003269B4 (de) | 2014-05-15 |
Family
ID=43586394
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE112010003269.6T Expired - Fee Related DE112010003269B4 (de) | 2009-08-13 | 2010-08-04 | Struktur mit kopplung zwischen strukturen mit sublithographischem rasterabstand und strukturen mit lithographischem rasterabstand und verfahren zur herstellung der struktur |
Country Status (7)
Country | Link |
---|---|
US (1) | US8247904B2 (de) |
JP (1) | JP5559329B2 (de) |
CN (1) | CN102473649B (de) |
DE (1) | DE112010003269B4 (de) |
GB (1) | GB2485493B (de) |
TW (1) | TWI527154B (de) |
WO (1) | WO2011019552A1 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7405147B2 (en) * | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
US9105590B2 (en) * | 2011-08-10 | 2015-08-11 | United Microelectronics Corp. | Semiconductor structure having material layers which are level with each other and manufacturing method thereof |
US20130320451A1 (en) * | 2012-06-01 | 2013-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") | Semiconductor device having non-orthogonal element |
US9581899B2 (en) * | 2012-11-27 | 2017-02-28 | International Business Machines Corporation | 2-dimensional patterning employing tone inverted graphoepitaxy |
US9136168B2 (en) * | 2013-06-28 | 2015-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive line patterning |
CN106463352B (zh) * | 2014-06-13 | 2020-06-19 | 英特尔公司 | 借助于电子束的层上单向金属 |
US9306164B1 (en) | 2015-01-30 | 2016-04-05 | International Business Machines Corporation | Electrode pair fabrication using directed self assembly of diblock copolymers |
US10319741B2 (en) | 2016-12-14 | 2019-06-11 | Samsung Electronics Co., Ltd. | Semiconductor devices |
US10361158B2 (en) * | 2017-08-29 | 2019-07-23 | Micron Technology, Inc. | Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080261395A1 (en) * | 2007-04-20 | 2008-10-23 | Stefan Blawid | Semiconductor Device, Method for Manufacturing Semiconductor Devices and Mask Systems Used in the Manufacturing of Semiconductor Devices |
US20090032959A1 (en) * | 2007-07-31 | 2009-02-05 | International Business Machines Corporation | Electrical fuses and resistors having sublithographic dimensions |
WO2010135168A2 (en) * | 2009-05-20 | 2010-11-25 | Micron Technology, Inc. | Method for providing electrical connections to spaced conductive lines |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU610249B2 (en) * | 1987-09-29 | 1991-05-16 | Microelectronics And Computer Technology Corporation | Customizable circuitry |
US5886410A (en) * | 1996-06-26 | 1999-03-23 | Intel Corporation | Interconnect structure with hard mask and low dielectric constant materials |
US6262487B1 (en) * | 1998-06-23 | 2001-07-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method |
US6194667B1 (en) * | 1998-08-19 | 2001-02-27 | International Business Machines Corporation | Receptor pad structure for chip carriers |
US6795367B1 (en) * | 2000-05-16 | 2004-09-21 | Micron Technology, Inc. | Layout technique for address signal lines in decoders including stitched blocks |
JP2001352053A (ja) * | 2000-06-08 | 2001-12-21 | Nikon Corp | 固体撮像装置 |
JP3964608B2 (ja) * | 2000-08-17 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
US6531357B2 (en) * | 2000-08-17 | 2003-03-11 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
JP2003330385A (ja) * | 2002-05-17 | 2003-11-19 | Dainippon Printing Co Ltd | 電極パターンおよびその検査方法 |
JP2004048032A (ja) * | 2002-07-12 | 2004-02-12 | Sharp Corp | 配線構造、表示装置および能動素子基板 |
DE10259634B4 (de) * | 2002-12-18 | 2008-02-21 | Qimonda Ag | Verfahren zur Herstellung von Kontakten auf einem Wafer |
JP4498088B2 (ja) * | 2004-10-07 | 2010-07-07 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
JP2006173186A (ja) * | 2004-12-13 | 2006-06-29 | Toshiba Corp | 半導体装置、パターンレイアウト作成方法および露光マスク |
JP4936659B2 (ja) * | 2004-12-27 | 2012-05-23 | 株式会社東芝 | 半導体装置の製造方法 |
EP1742226B1 (de) * | 2005-07-08 | 2010-09-15 | STMicroelectronics Srl | Verfahren zur Realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten |
US8618221B2 (en) * | 2005-10-14 | 2013-12-31 | Wisconsin Alumni Research Foundation | Directed assembly of triblock copolymers |
JP2007194496A (ja) * | 2006-01-20 | 2007-08-02 | Toshiba Corp | 半導体集積回路 |
US20080085600A1 (en) * | 2006-10-10 | 2008-04-10 | Toshiharu Furukawa | Method of forming lithographic and sub-lithographic dimensioned structures |
US7553760B2 (en) * | 2006-10-19 | 2009-06-30 | International Business Machines Corporation | Sub-lithographic nano interconnect structures, and method for forming same |
TWM314988U (en) * | 2006-12-29 | 2007-07-01 | Innolux Display Corp | Flexible printed circuit board |
US7767099B2 (en) * | 2007-01-26 | 2010-08-03 | International Business Machines Corporaiton | Sub-lithographic interconnect patterning using self-assembling polymers |
US7964107B2 (en) * | 2007-02-08 | 2011-06-21 | Micron Technology, Inc. | Methods using block copolymer self-assembly for sub-lithographic patterning |
US20090001045A1 (en) * | 2007-06-27 | 2009-01-01 | International Business Machines Corporation | Methods of patterning self-assembly nano-structure and forming porous dielectric |
JP2008047904A (ja) * | 2007-08-10 | 2008-02-28 | Hitachi Ltd | 半導体装置 |
JP2009042660A (ja) * | 2007-08-10 | 2009-02-26 | Renesas Technology Corp | 半導体装置、フォトマスク、半導体装置の製造方法およびパターンレイアウト方法 |
-
2009
- 2009-08-13 US US12/540,759 patent/US8247904B2/en active Active
-
2010
- 2010-08-04 WO PCT/US2010/044326 patent/WO2011019552A1/en active Application Filing
- 2010-08-04 JP JP2012524743A patent/JP5559329B2/ja not_active Expired - Fee Related
- 2010-08-04 GB GB1200163.2A patent/GB2485493B/en not_active Expired - Fee Related
- 2010-08-04 CN CN201080035469.9A patent/CN102473649B/zh active Active
- 2010-08-04 DE DE112010003269.6T patent/DE112010003269B4/de not_active Expired - Fee Related
- 2010-08-06 TW TW099126312A patent/TWI527154B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080261395A1 (en) * | 2007-04-20 | 2008-10-23 | Stefan Blawid | Semiconductor Device, Method for Manufacturing Semiconductor Devices and Mask Systems Used in the Manufacturing of Semiconductor Devices |
US20090032959A1 (en) * | 2007-07-31 | 2009-02-05 | International Business Machines Corporation | Electrical fuses and resistors having sublithographic dimensions |
WO2010135168A2 (en) * | 2009-05-20 | 2010-11-25 | Micron Technology, Inc. | Method for providing electrical connections to spaced conductive lines |
Also Published As
Publication number | Publication date |
---|---|
TWI527154B (zh) | 2016-03-21 |
TW201123351A (en) | 2011-07-01 |
US20110037175A1 (en) | 2011-02-17 |
WO2011019552A1 (en) | 2011-02-17 |
US8247904B2 (en) | 2012-08-21 |
GB201200163D0 (en) | 2012-02-15 |
CN102473649A (zh) | 2012-05-23 |
GB2485493A (en) | 2012-05-16 |
JP2013502072A (ja) | 2013-01-17 |
CN102473649B (zh) | 2015-03-18 |
GB2485493B (en) | 2014-01-15 |
DE112010003269T5 (de) | 2013-04-25 |
JP5559329B2 (ja) | 2014-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112010003269B4 (de) | Struktur mit kopplung zwischen strukturen mit sublithographischem rasterabstand und strukturen mit lithographischem rasterabstand und verfahren zur herstellung der struktur | |
DE112012005734B4 (de) | Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske | |
DE102007026372B4 (de) | Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung | |
DE69512125T2 (de) | Herstellung von Löchern in polymerischen Materialien | |
DE102016123943A1 (de) | Halbleiterverfahren und -vorrichtungen | |
DE102010064289B4 (de) | Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials | |
DE102017128235A1 (de) | Strukturierungsverfahren für ein halbleiterbauelement und daraus resultierende strukturen | |
DE102016100766A1 (de) | Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung | |
DE102011085203B4 (de) | Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten | |
DE102019203596B4 (de) | Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden | |
DE102013103976B4 (de) | Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten | |
DE102016118062B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung | |
DE102019217879B4 (de) | Verbindungsstruktur für obere Elektrode und Herstellungsverfahren | |
DE102019200054B4 (de) | Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite | |
DE102005020132A1 (de) | Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht | |
DE102018220751A1 (de) | Middle-of-line strukturen | |
DE102019203224B4 (de) | Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen | |
DE102004005697A1 (de) | Widerstandsfähige Via-Struktur und zugehöriges Herstellungsverfahren | |
DE102018205693B4 (de) | Verfahren zum bilden von selbstausgerichteten schnitten | |
DE102007035898B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE112012002648B4 (de) | Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben | |
DE102004001853B3 (de) | Verfahren zum Herstellen von Kontaktierungsanschlüssen | |
DE10228344B4 (de) | Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen | |
EP1118122B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
DE10046915A1 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R012 | Request for examination validly filed | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0021440000 Ipc: H01L0029423000 Effective date: 20130606 |
|
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0029423000 Ipc: H01L0023535000 |
|
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0029423000 Ipc: H01L0023535000 Effective date: 20140127 |
|
R084 | Declaration of willingness to licence | ||
R020 | Patent grant now final | ||
R020 | Patent grant now final |
Effective date: 20150217 |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |