DE102005020132A1 - Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht - Google Patents

Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht Download PDF

Info

Publication number
DE102005020132A1
DE102005020132A1 DE102005020132A DE102005020132A DE102005020132A1 DE 102005020132 A1 DE102005020132 A1 DE 102005020132A1 DE 102005020132 A DE102005020132 A DE 102005020132A DE 102005020132 A DE102005020132 A DE 102005020132A DE 102005020132 A1 DE102005020132 A1 DE 102005020132A1
Authority
DE
Germany
Prior art keywords
trench
layer
mask
width
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005020132A
Other languages
English (en)
Other versions
DE102005020132B4 (de
Inventor
Kai Frohberg
Matthias Lehr
Holger Schuehrer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE102005020132A priority Critical patent/DE102005020132B4/de
Priority to US11/292,044 priority patent/US20060246718A1/en
Publication of DE102005020132A1 publication Critical patent/DE102005020132A1/de
Application granted granted Critical
Publication of DE102005020132B4 publication Critical patent/DE102005020132B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Durch Gestalten von Gräben mit Bereichen mit erhöhter Breite können Kontaktlochstrukturen, die nach dem Grabenätzprozess gebildet werden, auf der Grundlage von Seitenwandabstandselementen in den Bereichen mit erhöhter Breite geätzt werden, wodurch ein weiterer Photolithographieprozess zum Definieren der Kontaktlochöffnungen unnötig ist. Somit kann eine hohe Justiergenauigkeit bei reduzierter Prozesskomplexität erreicht werden.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Metallisierungsschichten einschließlich leitender Metalle, etwa Kupfer, das in ein dielektrisches Material gemäß der Damaszener-Technik eingebettet ist.
  • In einer integrierten Schaltung wird eine große Anzahl von Schaltungselementen, etwa Transistoren, Kondensatoren, Widerstände und dergleichen in oder auf einem geeigneten Substrat für gewöhnlich in einer im Wesentlichen planaren Konfiguration ausgebildet. Auf Grund der großen Anzahl von Schaltungselementen und der erforderlichen komplexen Anordnung der integrierten Schaltungen kann im Allgemeinen die elektrische Verbindung der einzelnen Schaltungselemente nicht in der gleichen Ebene durchgeführt werden, auf der die Schaltungselemente hergestellt sind, sondern es sind eine oder mehrere zusätzliche „Verdrahtungs-" Ebenen erforderlich, die auch als Metallisierungsschichten bezeichnet werden. Diese Metallisierungsschichten beinhalten im Allgemeinen metallenthaltende Leitungen, die die elektrische Verbindung innerhalb der Ebene bereitstellen, und beinhalten ferner mehrere Verbindungen zwischen den Ebenen, die auch als Durchführungen bzw. Kontaktlöcher bezeichnet werden, die mit einem geeigneten Metall gefüllt sind und die elektrische Verbindung zwischen zwei benachbarten gestapelten Metallisierungsschichten bereitstellen, wobei die metallenthaltenden Leitungen und die Durchführungen auch gemeinsam als Verbindungsstruktur bezeichnet werden.
  • Auf Grund der ständigen Verringerung der Strukturgrößen von Schaltungselementen in modernen integrierten Schaltungen steigt auch die Anzahl der Schaltungselemente für eine gegebene Fläche an, d. h. die Packungsdichte wird größer, wodurch ein noch größerer Anstieg der Anzahl elektrischer Verbindungen erforderlich ist, um die gewünschte Schaltungsfunktionalität bereitzustellen. Daher steigt die Anzahl der gestapelten Metallisierungsschichten mit zunehmender Anzahl an Schaltungselementen pro Chipfläche an, und/oder die Größe der einzelnen Metallleitungen und Durchführungen wird reduziert. Die Herstellung mehrerer Metallisierungsschichten zieht äußerst herausfordernde Aufgaben nach sich, die es zu lösen gilt, etwa die mechanische, thermische und elektrische Zuverlässigkeit von bis zu 12 gestapelten Metallisierungsschichten, die in modernen aluminiumgestützten Mikroprozessoren verwendet werden können. Halbleiterhersteller ersetzen jedoch zunehmend das gut bekannte Metallisierungsmetall Aluminium durch ein Metall, das höhere Stromdichten ermöglicht und damit eine Verkleinerung der Abmessungen der Verbindungsstrukturen und damit auch der Anzahl der gestapelten Metallisierungsschichten erlaubt. Beispielsweise sind Kupfer und Legierungen davon Metalle, die im Allgemeinen als geeignete Kandidaten für das Ersetzen von Aluminium betrachtet werden auf Grund ihrer besseren Eigenschaften im Hinblick auf die Widerstandsfähigkeit gegenüber Elektromigration und im Hinblick auf den deutlich kleineren elektrischen Widerstand im Vergleich zu Aluminium. Trotz dieser Vorteile zeigt Kupfer auch eine Reihe von Nachteilen hinsichtlich der Bearbeitung und der Handhabung von Kupfer in einer Halbleiterfabrik. Beispielsweise kann Kupfer nicht in effizienter Weise in großen Mengen auf ein Substrat durch gut etablierte Abscheideverfahren, etwa die chemische Dampfabscheidung (CVD) aufgebracht werden und Kupfer kann auch nicht in effizienter Weise durch die typischerweise eingesetzten anisotropen Ätzprozeduren strukturiert werden. Daher wird bei der Herstellung von Metallisierungsschichten mit Kupfer die sogenannte Damaszener-Technik (einzel und dual) vorzugsweise angewendet, wobei eine dielektrische Schicht zunächst aufgebracht und dann strukturiert wird, um Gräben und Durchführungen zu erhalten, die nachfolgend mit Kupfer gefüllt werden.
  • Eine Vorgehensweise in der konventionellen Damaszener-Technik, die häufig in dem sogenannten Graben-zuerst-Durchführung-zuletzt-Ablauf angewendet wird, wobei ein dielektrisches Material – in modernen Halbleiterbauelementen ein dielektrisches Material mit reduzierter Permittivität – über Halbleiterbauelementen oder über einer darunterliegenden Metallisierungsschicht mit einer geeigneten Dicke aufgebracht wird. Danach werden Gräben in einem oberen Bereich der dielektrischen Schicht durch Photolithographie und anisotrope Ätztechniken gebildet, wobei die Grabenbreite ungefähr 100 nm und sogar weniger in sehr modernen Halbleiterbauelementen sein kann. Folglich ist ein anspruchsvoller Photolithographieprozess erforderlich, der deutlich zu den Herstellungskosten beiträgt. Nach der Ausbildung der Gräben wird ein weiterer anspruchsvoller Photolithographieprozess ausgeführt, um die Durchführungsöffnungen in den Gräben zu strukturieren, wobei sich die Durchführungsöffnungen durch die verbleibende Dicke des dielektrischen Materials erstrecken und damit für die Verbindung zu Kontaktgebieten von Metallleitungen von Schaltungselementen oder einer tieferliegenden Metallisierungsschicht sorgen. Während dieses zweiten anspruchsvollen Photolithographieprozesses ist eine hohe Präzision für das Ausrichten des Kontaktlochmusters zu den zuvor ausgebildeten Gräben erforderlich, da eine fehljustierte Kontaktlochstruktur zumindest eine Einbuße des Leistungsverhaltens oder gar einen elektrischen Ausfall zur Folge hat. Somit sind in dem konventionellen Ansatz mit Grabenzuerst-Kontaktlochöffung-zuletzt-Ablauf zwei anspruchsvolle und somit teure Lithographieschritte beteiligt, wobei der zweite Schritt eine hohe Genauigkeit für die korrekte Ausrichtung der Kontaktlochstruktur in Bezug auf die Gräben erfordert, wodurch die Gefahr für Zuverlässigkeitsprobleme oder sogar Verbindungsstrukturausfälle besteht.
  • In ähnlicher Weise sind für den Kontaktloch-zuerst-Graben-zuletzt-Ablauf, der ebenso häufig verwendet wird, zwei anspruchsvolle Photolithographieprozesse erforderlich. In einem ersten Schritt werden die Kontaktlöcher in dem dielektrischen Material gebildet und nachfolgend werden die Gräben mittels eines zweiten Photolithographieschrittes strukturiert, wobei ebenso eine hohe Präzision bei der Ausrichtung der Gräben in Bezug auf die Kontaktlochstrukturen erforderlich ist. Folglich sind auch in diesem konventionellen Ansatz die gleichen Probleme vorhanden, wie sie zuvor für den konventionellen Graben-zuerst-Kontaktloch-zuletzt-Ablauf erläutert sind.
  • Angesichts der oben erkannten Probleme besteht ein Bedarf für eine verbesserte Technik, die die Herstellung zuverlässiger Metallverbindungsstrukturen in äußerst größenreduzierten Halbleiterbauelementen ermöglicht.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die die Herstellung von Metallisierungsschichten in Halbleiterbauelementen mit deutlich reduzierter Komplexität ermöglicht, wobei dennoch ein hohes Maß an Genauigkeit bei der Justierung einer Kontaktlochstruktur in Bezug auf einen zuvor ausgebildeten Graben ermöglicht wird. Zu diesem Zwecke wird eine selbstjustierende Herstellungssequenz für die Kontaktlochstruktur bereitgestellt, wobei nach der Ausbildung der Grabenstruktur der anisotrope Ätzprozess zur Bildung der Kontaktlochstruktur auf Seitenwandabstandselementen anstelle eines weiteren Lithographieschrittes basiert, wodurch die Justiergenauigkeit deutlich verbessert wird.
  • Gemäß einer anschaulichen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren das Bilden eines Grabens in einer dielektrischen Schicht, wobei der Graben einen ersten Grabenbereich mit erhöhter Breite an einer Kontaktlochposition in dem Graben aufweist. Ferner werden Abstandselemente an Seitenwänden des Grabenbereichs mit erhöhter Breite ausgebildet und anschließend wird die dielektrische Schicht anisotrop geätzt, während die Abstandselemente als eine Ätzmaske verwendet werden, um ein Kontaktloch in dem Grabenbereich mit erhöhter Breite zu bilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Vorteile, Aufgaben und Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezugnahme zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a schematisch eine Draufsicht eines Grabens einschließlich eines Bereichs mit erhöhter Breite an einer Position, an der ein Kontaktloch zu bilden ist, und mit einem Bereich nicht erhöhter Breite gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung;
  • 1b, d, f, h, j und l schematisch Querschnittsansichten des Grabenbereichs mit erhöhter Breite aus 1a während diverser Herstellungsphasen gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung;
  • 1d, e, g, i, k und m schematisch Querschnittsansichten des Grabenbereichs mit nicht erhöhter Breite aus 1a während diverser Herstellungsphasen, entsprechend den Querschnittsansichten der 1b, d, f, h, j, l gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung; und
  • 2a, 2b und 2c schematisch ein Halbleiterbauelement mit einem Metallisierungsgraben und einer Durchführung in einer Draufsicht und einer Querschnittsansicht, wobei eine Hartmaske zur Bildung der Gräben gemäß noch weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung verwendet wird.
  • DETAILLIERTE BESCHREIBUNG
  • Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte es selbstverständlich sein, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen vielmehr beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Generell wendet sich die vorliegende Erfindung an das Problem der Prozesskomplexität und Justierungsschwierigkeiten während der Ausbildung von Metallisierungsschichten von Halbleiterbauelementen, in denen die Herstellung von Metallgräben und Metalldurchführungen in einer dielektrischen Schicht erforderlich ist. Wie zuvor erläutert ist, wird in modernsten Halbleiterbauelementen die sogenannte Damaszener-Technik für die Ausbildung von Metallisierungsschichten angewendet, in der die betrachtete dielektrische Schicht so strukturiert wird, um Gräben und Kontaktlöcher (duale Damaszener-Technik) zu empfangen, die dann nachfolgend mit einem geeigneten leitenden Material gefüllt werden. Da typischerweise zwei Photolithographieschritte erforderlich sind, um die Gräben und Kontaktlöcher vor dem Auffüllen mit dem leitenden Material zu erhalten, sind insbesondere in sehr modernen Halbleiterbauelementen mit Strukturgrößen von 100 nm und sogar darunter für die lateralen Abmessungen von Gräben und Durchführungen die entsprechenden Photolithographieprozesse äußerst komplex und daher äußerst kostenintensiv. Ferner kann die Erfordernis des äußerst präzisen Ausrichtens der Kontaktlöcher zu den Gräben deutlich zu Zuverlässigkeitsproblemen und Produktionsertragsverlusten beitragen, da selbst geringfügig fehljustierte Kontaktlöcher die Gesamtleitfähigkeit der Verbindungsstruktur reduzieren oder sogar einen Totalausfall des Halbleiterbauelements hervorrufen können. Erfindungsgemäß wird jedoch eine selbstjustierende Prozesstechnik angewendet, um die Kontaktlochstruktur in Bezug auf die Gräben auf der Grundlage von Prozessparametern zu justieren, die durch einen Abscheideprozess anstatt durch die Justiergenauigkeit eines Photolithographieprozesses definiert sind. Da ferner der Kontaktlochätzprozess auf der Grundlage von Seitenwandabstandselementen ausgeführt wird, die innerhalb speziell gestalteter Bereiche eines Grabens gebildet werden, ist das Vorsehen einer Ätzmaske, die durch Lithographie gebildet wird, nicht mehr notwendig und somit kann die gesamte Prozesskomplexität und damit die Produktionskosten deutlich reduziert werden.
  • Es sollte beachtet werden, dass die vorliegende Erfindung äußerst vorteilhaft für die Herstellung von Metallisierungsschichten moderner Halbleiterbauelemente ist, die dielektrische Materialien mit kleinem ε und äußerst leitfähige Metalle erfordern, etwa Kupfer und Kupferlegierungen, da hier die Strukturgrößen von Gräben und Durchführungen in der Größenordnung von 100 nm und sogar darunter sein können, so dass geringfügige Fehljustierungen deutlich die Bauteilleistung verringern oder zu ungewünschten Produktionsausbeuteverlusten führen können. Die Prinzipien der vorliegenden Erfindung können jedoch auch vorteilhaft während der Herstellung weniger anspruchsvoller Halbleiterbauelemente angewendet werden, wodurch ebenso zu einer Reduzierung der Produktionskosten und zu einer erhöhten Bauteilzuverlässigkeit und Leistung beigetragen wird. Mit Bezugnahme zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung detaillierter beschrieben.
  • 1a zeigt schematisch eine Draufsicht eines Halbleiterbauelements 100 mit einer Metallisierungsschicht 110, die einen Graben 120 aufweist. Das Halbleiterbauelement 100 kann ein beliebiges Halbleiterbauelement mit Schaltungselementen repräsentieren, die gemäß einer spezifizierten Schaltungsanordnung durch die Metallisierungsschicht 110 verbunden sind, wobei, wie zuvor beschrieben ist, mehrere Metallisierungsschichten 110 als ein Schichtstapel in dem Halbleiterbauelement 100 ausgebildet sein können, Der Einfachheit halber wird in der folgenden detaillierten Beschreibung nur auf eine einzelne Metallisierungsschicht Bezug genommen, die den Stromfluss mittels der Gräben 120 innerhalb der Ebene bereitstellt, während ein Stromfluss zwischen den Schichten, d. h. eine elektrische Verbindung zu einer benachbarten Metallisierungsschicht oder zu einem anderen Kontaktgebiet eines Schaltungselements durch eine Durchführung bzw. Kontaktierung (in 1a nicht gezeigt) bewerkstelligt wird, die in der in 1a gezeigten Ausführungsform an einer spezifizierten Kontaktlochposition 123 zu bilden ist. Des weiteren kann die Metallisierungsschicht 110 zu diesem Herstellungszeitpunkt, in welchem tatsächlich noch kein Metall eingefüllt ist, aus einem beliebigen geeigneten dielektrischen Material hergestellt sein, etwa Siliziumdioxid, Siliziumnitrid, dielektrische Materialien mit kleinem ε zu denen geeignete Polymermaterialien, poröse Materialien und anorganische dielektrische Materialien mit kleinem ε, etwa eine Verbindung aus Silizium, Sauerstoff, Kohlenstoff und Wasserstoff (SiCOH), Siliziumkarbid, amorpher Kohlenstoff, stickstoffangereichertes Siliziumkarbid, Siliziumoxynitrid und dergleichen gehören. In anschaulichen Ausführungsformen kann die Metallisierungsschicht 110 ein dielektrisches Material mit kleinem ε aufweisen, das eine relative Permittivität von ungefähr 3,5 oder weniger aufweist.
  • Der Graben 120, der in dieser Herstellungsphase noch nicht tatsächlich in der Metallisierungsschicht 110 ausgebildet ist, kann durch eine geeignete Ätzmaske repräsentiert sein, wie dies detaillierter mit Bezugnahme zu den 1b und 1c beschrieben ist, und diese kann einen ersten Grabenbereich 121 mit einer lateralen Abmessung oder Breite 121a aufweisen, die einer Entwurfsbreite im Hinblick auf eine spezifizierte Stromdichte, wie sie während des Betriebs des Halbleiterbauelements 100 anzutreffen ist, entspricht. Im Weiteren wird der erste Bereich 121 mit der lateralen Abmessung 121a auch als ein Grabenbereich mit nicht erhöhter Breite bezeichnet. Des weiteren kann der Graben 120 einen zweiten Bereich 122 mit einer lateralen Abmessung oder Breite 122a aufweisen, die im Vergleich zu der lateralen Abmessung 121a erhöht ist. Folglich wird der zweite Bereiche 122 auch als ein Grabenbereich 122 mit erhöhter Breite bezeichnet. Die Position des Bereichs 122 mit erhöhter Breite innerhalb des Grabens 120 ist durch die Kontaktlochposition 123 bestimmt, an der eine Kontaktlochöffnung zu einem darunter liegenden Kontaktgebiet oder Metallgebiet herzustellen ist. Es sollte beachtet werden, dass die spezielle geometrische Konfiguration des Bereichs 122 mit erhöhter Breite entsprechend den Bauteil- und Prozesserfordernissen ausgewählt werden kann und nicht auf die im Wesentlichen polygonale Form beschränkt ist, wie sie in 1a gezeigt ist. Beispielsweise kann der Bereich 122 mit erhöhter Breite eine im Wesentlichen kreisförmige Form aufweisen, oder der Bereich 122 kann eine asymmetrische Konfiguration in Bezug auf eine Längsachse und/oder eine laterale Achse des Grabens 120 besitzen. Folglich sollte der Bereich 122 mit erhöhter Breite nicht auf eine spezielle geometrische Konfiguration festgelegt werden, sofern dies nicht speziell in der Beschreibung und in den angefügten Patentansprüchen dargelegt ist.
  • Wie zuvor dargelegt ist, können die lateralen Abmessungen 121a, 122a in der Größenordnung von 100 nm und weniger sein für äußerst moderne Halbleiterbauelemente, die Transistorelemente mit einer Gatelänge von ungefähr 50 nm oder sogar weniger aufweisen. Es sollte beachtet werden, dass die Prinzipien der vorliegenden Erfindung nicht auf eine spezielle Größe der lateralen Abmessungen 121a, 122a beschränkt sind und dass diese auch auf weniger kritische Anwendungen und auch auf äußerst skalierte künftige Bauteilgenerationen angewendet werden können, die Metallleitungen mit Abmessungen deutlich kleiner als 100 nm erfordern.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer Querschnittsansicht entlang der Linie, die durch Ib, d, f, h, j, l in 1a bezeichnet ist. Dabei ist der Graben 120, d. h. in 1b der Querschnitt des Bereichs 122 mit erhöhter Breite durch eine Lackmaske 130 definiert, die über einer ARC- (antireflektierende Beschichtung) Schicht 131 ausgebildet ist. Ferner umfasst das Halbleiterbauelement 100 ein Substrat 101, das ein beliebiges geeignetes Substrat für die Herstellung von Mikrostrukturen einschließlich von Schaltungselementen und integrierten Schaltungen, etwa von Mikroprozessoren, Speicherchips, ASICS (anwendungsspezifische IC's) und dergleichen repräsentieren kann. Beispielsweise kann das Substrat 101 ein Siliziumvollsubstrat, ein SOI- (Silizium auf Isolator) Substrat oder ein anderes II–VI oder III–V Halbleitersubstrat repräsentieren. Das Substrat 101 kann darauf ausgebildet eine geeignete Halbleiterschicht aufweisen, die die Herstellung entsprechender Mikrostrukturelemente und Schaltungselemente erlaubt, wie es für die betrachtete Anwendung erforderlich ist. Das Substrat 101 kann darauf oder dann ausgebildet ein Kontakt- oder Metallgebiet 102 aufweisen, das ein beliebiges elektrisch leitendes Gebiet repräsentieren soll, das mit der Metallisierungsschicht 110 entsprechend den bauteilspezifischen Erfordernissen zu verbinden ist. Beispielsweise kann das Gebiet 102 eine Metallleitung einer tieferliegenden Metallisierungsschicht repräsentieren, oder das Gebiet 102 kann einen Kontaktbereich eines Schaltungselements, etwa eines Transistors, eines Kondensators, und dergleichen repräsentieren. Über dem Substrat 101 ist die Metallisierungsschicht 110, die in diesem Herstellungsstadium im Wesentlichen eine dielektrische Schicht ist, ausgebildet, wobei die Metallisierungsschicht 110 in einem frühen Herstellungsstadium gezeigt ist, da die metallgefüllten Gräben und Kontaktdurchführungen darin noch zu bilden sind. Wie zuvor erläutert ist, kann die Metallisierungsschicht 110 eine geeignete Zusammensetzung dielektrischer Materialien aufweisen, wie dies durch die Bauteilerfordernisse gefordert ist. In anschaulichen Ausführungsformen kann die Metallisierungsschicht 110 ein dielektrisches Material mit kleinem ε aufweisen, d. h. zumindest in einem oberen Bereich der Schicht 110, in dem metallgefüllte Gräben herzustellen sind. Es sollte ferner beachtet werden, dass das dielektrische Material der Schicht 110, das häufig als ein Zwischenschichtdielektrikum (ILD) bezeichnet wird, in Form eines geeignet gestalteten Schichtstapels vorgesehen sein kann, um damit prozess- und bauteilspezifische Vorgaben zu berücksichtigen. Beispielsweise kann typischerweise eine Ätzstoppschicht (nicht gezeigt) über dem Substrat 101 vorgesehen sein, um damit das Gebiet 102 abzudecken, um damit als eine Stoppschicht für das Steuern eines anisotropen Ätzprozesses zum Ätzen durch die Metallisierungsschicht 110 zu dienen. In ähnlicher Weise kann die Schicht 110 Zwischenschichten, etwa Ätzstoppschichten, Ätzindikatorschichten und dergleichen aufweisen, die das Strukturieren der Schicht 110 gemäß den Prozesserfordernissen vereinfachen können. Des weiteren kann die Schicht 110 eine Deckschicht aufweisen, insbesondere wenn dielektrische Materialien mit kleinem ε verwendet werden, um die mechanische Stabilität und andere Eigenschaften des dielektrischen Materials mit kleinem ε zu verbessern.
  • Das Halbleiterbauelement 100, wie es in 1b gezeigt ist, kann gemäß den folgenden Prozessen hergestellt werden. Nach der Ausbildung von etwaigen Schaltungselementen und/oder anderen Mikrostrukturelementen einschließlich des Gebiets 102 kann die Schicht 110 durch beliebige geeignete Herstellungstechniken, etwa plasmaunterstützte CVD (chemische Dampfabscheidung), Oxidationsprozesse, Aufschleuderverfahren, und dergleichen hergestellt werden. Danach wird die ARC-Schicht 131 beispielsweise auf der Grundlage von plasmaunterstützten CVD-Techniken, Aufschleuderverfahren und dergleichen gebildet, wobei die optischen Eigenschaften, etwa der Brechungsindex, der Extinktionskoeffizient und die Schichtdicke so eingestellt werden, um eine Rückreflektion von Strahlung für eine spezifizierte Belichtungswellenlänge deutlich zu reduzieren. Beispielsweise kann die ARC-Schicht 131 aus einem dielektrischen Material aufgebaut sein, das eine effiziente Einstellung seiner optischen Eigenschaften ermöglicht. In anschaulichen Ausführungsformen können Materialien, etwa Siliziumoxynitrid, amorpher Kohlenstoff, stickstoffangereichertes Siliziumkarbid, organische ARC-Materialien, und dergleichen abgeschieden werden, wobei Prozessparameter so gesteuert werden, dass die erforderliche optische Dicke in Bezug auf die Belichtungswellenlänge erreicht wird. In anderen anschaulichen Ausführungsformen kann die ARC-Schicht 131 aus zwei oder mehr Schichten aufgebaut sein, um das gewünschte Verhalten der Schicht 131 sicherzustellen. Beispielsweise können in anspruchsvollen Anwendungen, in denen eine Belichtungswellenlänge von 193 nm und sogar kleine erforderlich ist, die Lackmaterialien, die während der Lithographie zur Strukturierung der Lackmaske 130 verwendet werden, eine hohe Empfindlichkeit für Stickstoff und Stickstoffradikale aufweisen, wodurch ihr photochemisches Verhalten geändert wird, was zu Lackmaskenunregelmäßigkeiten führen kann, was häufig auch als Lackvergiftung bezeichnet wird. Daher kann ein im Wesentlichen stickstofffreies Material zumindest in der obersten Schicht der ARC-Schicht 131 vorgesehen werden, um einen direkten Kontakt von Stickstoff und dem Lackmaterial zu reduzieren. Nach der Herstellung der ARC-Schicht 131 wird eine entsprechende Lackschicht abgeschieden, beispielsweise durch gut etablierte Aufschleuderverfahren und nachfolgend wird die Lackschicht mit einer spezifizierten Belichtungswellenlänge auf der Grundlage einer Photomaske belichtet, die darin ein Grabenmuster entsprechend dem Graben 120 aufweist, d. h. die entsprechende Photomaske besitzt ein Grabenmuster mit Bereichen, die den Bereichen 121 mit nicht erhöhter Breite und den Bereichen 122 mit erhöhter Breite entsprechen. Nach dem Belichten der Lackmaske und etwaigen der Belichtung nachgeordneten Prozessen wird die Lackschicht entwickelt, um die Lackmaske 130 mit dem darin ausgebildeten Graben 120 zu bilden.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer Querschnittsansicht gemäß dem Schnitt, der in 1a durch Ic, e, g, i, k, m gekennzeichnet ist, um daher den Bereich 121 mit nicht erhöhter Breite repräsentiert. Folglich umfasst das Bauelement 100 die Lackmaske 130, die den Bereich 121 mit der Breite 121a definiert.
  • 1d zeigt schematisch das Halbleiterbauelement 100, wobei die Lackmaske 130 entfernt ist und wobei der Graben 122 in der ARC-Schicht 131 und in einem oberen Bereich 110u der Schicht 110 gebildet ist. Der Grabenbereich 122 mit erhöhter Breite besitzt im Wesentlichen die Breite 122a, wie sie durch die Lackmaske 130 definiert ist (siehe 1b). Das Bauelement 100, wie es in 1d gezeigt ist, kann mittels eines anisotropen Ätzprozesses auf der Grundlage gut etablierter Rezepte hergestellt werden, wobei die Lackmaske 130 als eine Ätzmaske dienen kann. Der anisotrope Ätzprozess kann so gesteuert werden, dass dieser bei einer gewünschten Tiefe innerhalb der Schicht 110 anhält, was beispielsweise auf der Grundlage einer Ätzstoppschicht (nicht gezeigt), einer Ätzindikatorschicht (nicht gezeigt) oder auf der Grundlage einer Ätzzeitsteuerung und Ätzratensteuerung bewerkstelligt werden kann.
  • 1e zeigt schematisch das Bauelement 100 nach der oben beschriebenen Prozesssequenz mit einem Querschnitt entlang der Linie aus 1a durch den zweiten Bereich 121, der die nicht erhöhte Breite aufweist. Somit ist der Bereich 121 auch in dem oberen Bereich 110u der Schicht 110 ausgebildet und weist im Wesentlichen die Breite 121a auf, wie sie durch die Lackmaske 130 (siehe 1c) definiert ist.
  • 1f zeigt schematisch einen Querschnitt durch den Grabenbereich 122 mit erhöhter Breite, wenn das Halbleiterbauelement 100 sich in einem weiter fortgeschrittenen Fertigungszustand befindet. Eine Abstandsschicht 140 ist auf der ARC-Schicht 131 und dem Bereich 122 ausgebildet. Die Abstandsschicht 140 kann aus einem beliebigen geeigneten Material aufgebaut sein, das die Abscheidung in einer im Wesentlichen konformen Weise ermöglicht und das in einem späteren Herstellungszustand ohne übermäßigen Einfluss auf die Schicht 110 entfernt werden kann. Beispielsweise kann die Abstandsschicht 140 ein organisches Polymermaterial aufweisen, das durch chemische Dampfabscheidetechniken aufgebracht werden kann, wodurch ein hohes Maß an Konformität erreicht wird, wobei dennoch eine moderat hohe Ätzselektivität für eine Vielzahl dielektrischer Materialien und auch für dielektrische Materialien mit kleinem ε erzielt wird. In anderen anschaulichen Ausführungsformen kann die Abstandsschicht 140 ein dünnes Schichtmaterial, etwa eine Beschichtung 141 aufweisen, das durch moderne Abscheidetechniken, etwa plasmaunterstütztes CVD aufgebracht werden kann. In einer anschaulichen Ausführungsform kann die Beschichtung 141 aus einem Material hergestellt sein, das eine moderat hohe Ätzselektivität im Vergleich zu dem Material der Abstandsschicht 140 zeigt, wenn beispielsweise das Material der Schicht 140 nicht die gewünscht hohe Ätzselektivität in Bezug auf das dielektrische Material der Schicht 110 aufweist. Beispielsweise kann die Beschichtung 141 in Form einer dünnen Siliziumdioxidschicht mit einer Dicke von einigen Nanometer oder weniger vorgesehen werden. Unabhängig davon, ob die Beschichtung 141 vorgesehen ist, wird die Abstandsschicht 140 in äußerst konformer Weise hergestellt, wobei abhängig von strukturellen Eigenschaften und Abscheideprozessparametern eine Dicke 140a auf exponierten horizontalen Bereichen von einer Dicke 140b der Schicht 140 an Seitenwänden des Grabenbereichs 122 abweichen kann. Der Schichtbereich der Abstandsschicht 140 an den Seitenwänden des Grabenbereichs 122 kann als ein Abstandselement 142 betrachtet werden, das in Verbindung mit der erhöhten Breite 122a die schließlich erhaltene laterale Abmessung eines innerhalb des Grabenbereichs 122 zu bildenden Kontaktloches definiert. Ferner kann, wie gezeigt ist, eine Dicke 140c an der Unterseite des Grabenbereichs 122 sich von den entsprechenden Abmessungen 140a und 140b auf Grund spezieller kinematischer Bedingungen während des Abscheidens der Abstandsschicht 140 unterscheiden. Es sollte jedoch beachtet werden, dass die Abscheiderezepte für eine Fülle von Materialien gut bekannt sind und die entsprechenden Abmessungen 140a, 140b und 140c können effizient auf der Grundlage experimenteller und/oder theoretischer Daten so eingestellt werden, dass insbesondere die Dicke 140b des Abstandselements 142 mit hoher Genauigkeit vorhergesagt werden kann und ferner innerhalb enger Prozessgrenzen auf der Grundlage gut etablierter Rezepte gesteuert werden kann.
  • 1g zeigt schematisch das Halbleiterbauelement 100 nach der Herstellung der Abstandsschicht 140, wobei der Bereich 121 mit nicht erhöhter Breite im Wesentlichen vollständig mit dem Material der Abstandsschicht 140 gefüllt ist, da die Breite 120a deutlich kleiner als die Breite 122a ist. Daher wird während des äußerst konformen Abscheideprozesses zur Bildung der Abstandsschicht 140 der Grabenbereich 121 im Wesentlichen gefüllt, während die erhöhte Breite 122a die Ausbildung der Abstandselemente 142 mit der spezifizierten Breite 140b sicherstellt. Es sollte beachtet werden, dass typischerweise die Breite 121a, die die Breite einer in der Schicht 110 auszubildenden Metallleitung repräsentiert, im Wesentlichen durch Entwurfserfordernisse für das interessierende Halbleiterbauelement 100 bestimmt werden kann. Somit können die Dicke 140b und damit die Breite der Abstandselemente 142 und damit auch die Dicken 140a und 140c – da diese Abmessungen im Wesentlichen durch die Abscheideparameter bestimmt sind – so ausgewählt werden, dass ein im Wesentlichen vollständiges Füllen des Grabenbereichs 121 ohne ungewünschte Hohlraumbildung darin ermöglicht wird. Beispielsweise kann die Breite 121a mit ungefähr 100 nm auf der Grundlage von Entwurfsregeln für das Bauelement 100 vorgegeben werden, und somit kann die Dicke 140b, die sich aus dem Abscheiden des Abstandsmaterials auf im Wesentlichen vertikalen Seitenwänden einer Grabenöffnung ergeben, so gewählt werden, dass diese ungefähr der Hälfte der Breite 121a oder mehr entspricht, so dass damit ein im Wesentlichen nicht konformes Abscheideverhalten innerhalb des Grabenbereichs 121 sichergestellt wird. Da andererseits die Dicke 140b der Abstandselemente 142 in Kombination mit der Breite 122a die laterale Abmessung des in dem Grabenbereich 122 zu bildenden Kontaktloches bestimmt, können die Breite 122a und damit die geometrische Konfiguration des Grabenbereichs 122 so gewählt werden, dass eine ausreichend dimensionierte Dicke 140b erreicht wird, die sowohl die Erfordernis für ein im Wesentlichen vollständiges Füllen des Grabenbereichs 121 und das Bereitstellen einer gewünschten Solldickenabmessung für die Kontaktlochöffnung füllt, die noch zu bilden ist. Für das obige Beispiel kann die Dicke 140b beispielsweise zu 60 nm gewählt werden, wodurch das erforderliche Füllverhalten während des Abscheidens der Abstandsschicht 140 innerhalb des Grabenbereichs 121 gewährleistet wird. Wenn andererseits eine laterale Abmessung der Kontaktlochöffnung von beispielsweise 80 nm gewünscht ist, kann der Grabenbereich 122 so gestaltet werden, dass die Sollbreite 122a 200 nm entspricht. Es sollte beachtet werden, dass das obige Beispiel lediglich anschaulicher Natur ist und andere Korrelationen ermittelt werden können, um die Dicke 140b und die Breite 122a für eine vorgegebene nicht erhöhte Breite 121a anzupassen. Daher kann in einigen anschaulichen Ausführungsformen das Füllverhalten eines interessierenden Abscheideprozesses für ein spezielles betrachtetes Abstandsmaterial beispielsweise auf der Grundlage entsprechender Testläufe mit nachfolgender Querschnittsanalyse bestimmt werden, um damit z. B. eine minimale Dicke der Abstandsschicht 140 zu ermitteln, die für ein im Wesentlichen hohlraumfreies Füllen des Grabens 121 erforderlich ist. Sobald die entsprechende minimale erforderliche Dicke 140 ermittelt ist, kann eine spezielle Solldicke für die Abstandsschicht 140 in Verbindung mit einer erforderlichen Sollbreite 122a sodann ausgewählt werden, um die erforderliche laterale Abmessung einer Kontaktlochöffnung zu erreichen.
  • Nach der Herstellung der Abstandsschicht 140, die auch als eine „Kontaktlochmaskenbeschichtung" bezeichnet werden kann, wird das Halbleiterbauelement 100 einem anisotropen Ätzprozess 150 unterzogen, um damit die Abstandsschicht 140 an der Unterseite des Grabenbereichs 122 zu öffnen, um damit das Material mit der Dicke 140c, die deutlich kleiner als eine entsprechende Dicke 140d der Abstandsschicht 140 ist, die in und über dem Grabenbereich 121 ausgebildet ist (siehe 1g), zu entfernen. Folglich ist während des anisotropen Ätzprozesses 150 der Grabenbereich 121 geschützt, während nach dem Öffnen der Unterseite des Grabenbereichs 122 und möglicherweise einer optionalen Ätzstoppschicht, etwa der Beschichtung 141, das Material der Schicht 110 geätzt werden kann, während die Abstandselemente 142 als eine Ätzmaske dienen, die dadurch die laterale Abmessung der Kontaktlochöffnung definieren. In einigen anschaulichen Ausführungsformen kann der anisotrope Ätzprozess 150 zwei oder mehr einzelne anistrope Ätzschritte aufweisen, um beispielsweise durch die Abstandsschicht 140 und um durch die Schicht 110 zu ätzen, wenn diese Materialien ein deutlich unterschiedliches Ätzverhalten in Bezug auf ein einzelnes Ätzrezept aufweisen. Beispielsweise kann ein anisotroper Ätzprozess angewendet werden, um rasch durch die Abstandsschicht 140 zu ätzen und es kann ein unterschiedliches Ätzrezept verwendet werden, wenn eine hohe Abtragsrate für die Schicht 110 nicht mit dem Rezept für den ersten anisotropen Ätzschritt erreicht werden kann. Wenn z. B. die Beschichtung 141 aus gut bekannten dielektrischen Materalien, etwa Siliziumdioxid, Siliziumnitrid aufgebaut ist, können gut etablierte anisotrope Ätzprozesse für Siliziumdioxid und Siliziumnitrid angewendet werden, vorausgesetzt, dass beide Schichten, d. h. die Beschichtung 141 und die Abstandsschicht 140, wenn diese aus Siliziumdioxid bzw. Siliziumnitrid aufgebaut sind, bei ausreichend geringen Temperaturen abgeschieden werden können, um das Halbleiterbauelement 100 nicht in unzulässiger Weise zu beeinflussen. In anderen anschaulichen Ausführungsformen können geeignete organische Materialien für die Abstandsschicht 140 oder sogar metallenthaltende Schichten verwendet werden, etwa Titan, Titannitrid, Tantal, Tantalnitrid und dergleichen, die durch gut etablierte Sputter-Abscheidetechniken aufgebracht werden können, wie sie auch für die Herstellung von Barrierenschichten in kupferbasierten Metallisierungsschichten eingesetzt werden.
  • 1h und 1i zeigen schematisch Querschnittsansichten des Halbleiterbauelements nach Abschluss des anisotropen Ätzprozesses 150.
  • In 1h umfasst das Halbleiterbauelement 100 nunmehr eine Durchführung bzw. ein Kontaktloch 160 mit einer lateralen Abmessung 160a, die im Wesentlichen der Differenz zwischen der Breite 122a und zwei mal der Dicke 140b entspricht, wie dies auch zuvor erläutert ist. Ferner kann abhängig von den spezifischen Gegebenheiten des anisotropen Ätzprozesses 150 die Abstandsschicht 140 zu einem gewissen Grade „aufgebraucht" worden sein, wodurch eine reduzierte Abstandsschicht 140 bereitgestellt wird, wobei sogar ein deutlicher Verbrauch der Abstandsschicht 140 tolerierbar ist, solange die Unterseite des Grabenbereichs 121 (siehe 1i) während des anisotropen Ätzprozessen 150 bedeckt bleibt. In anderen Ausführungsformen kann die Beschichtung 141 vorgesehen sein und eine hohe Resistenz gegenüber einem Ätzangriff des anisotropen Ätzprozesses 150 aufweisen, so dass selbst ein exzessiver Materialabtrag des Materials der Abstandsschicht 140 während des anisotropen Ätzprozesses 150 nicht in unerwünschterweise den Grabenbereich 121 und die entsprechenden Gebiete des Bereichs 122, die anfänglich von den Abstandselementen 142 abgedeckt sind, nicht unnötig beeinflusst.
  • Unabhängig von der Ätzstrategie beruht der Prozess des Herstellens der Durchführung 160 auf Entwurfs- und Abscheidegegebenheiten, etwa der Breite 122a und der Dicke 140b, so dass die Durchführung 160 in Bezug auf den Graben 120 mit hoher Genauigkeit selbstjustiert ist, wobei ein einzelner Photolithographieprozess ausreichend ist, um den Graben 120 und die Durchführung 160, die darin präzise ausgerichtet ist, herzustellen.
  • Nach der Ausbildung der Durchführung 160, was auch das Öffnen einer eventuellen Ätzstoppschicht beinhalten kann, die in dem Gebiet 102 ausgebildet ist, können die Reste der Abstandsschicht 140 und, falls diese vorgesehen ist, die Beschichtung 141 entfernt werden, wobei, wie zuvor erläutert ist, eine moderat hohe Ätzselektivität zwischen dem Material der Abstandsschicht 140 und dem Dielektrikum der Schicht 110 ausgenutzt werden kann, oder wobei der Rest der Abstandsschicht 140 durch einen isotropen Ätprozess mit hoher Ätzselektivität zu der Beschichtung 141 entfernt werden kann. Danach kann die Beschichtung 141 durch einen weiteren Ätzprozess, beispielsweise einen isotropen Ätzprozess, entfernt werden. Wenn z. B. die Beschichtung 141 als eine dünne Siliziumdioxidschicht vorgesehen ist, kann das Abtragen auf der Grundlage wässriger Flusssäure (HF) durchgeführt werden, ohne nennenswert die Grabenbereiche 122 und 121 zu beeinflussen. Danach kann die ARC-Schicht 131 durch einen geeigneten Ätzprozess entsprechend gut etablierter Prozessrezepte entfernt werden.
  • Die 1j und 1k zeigen schematisch Querschnittsansichten der Grabenbereiche 122 bzw. 121 nach dem Abschluss der oben beschriebenen Prozesssequenz. Somit weist das Halbleiterbauelement 100 den Graben 122 auf, der im Wesentlichen die Breite 122a besitzt und darin ausgebildet das Kontaktloch 160 aufweist, das die laterale Abmessung 160a besitzt, während der Grabenbereich 121 im Wesentlichen die laterale Abmessung 121a aufweist.
  • Danach kann der weitere Fertigungsprozess für das Halbleiterbauelement 100 gemäß den Bauteilerfordernissen fortgesetzt werden. Beispielsweise kann in modernen Halbleiterbauelementen 100 auf Kupferbasis der weitere Fertigungsprozess das Abscheiden einer geeigneten Barrierenschicht beinhalten, woran sich eine Saatschicht anschließt, um damit das Halbleiterbauelement 100 für einen nachfolgenden elektrochemischen Abscheideprozess vorzubereiten, um damit den Hauptanteil eines äußerst leitfähigen Kupfer- oder Kupferiegierungsmetalls in die Grabenbereiche 122 und 121 und in die Durchführung 160 in einem einzelnen Abscheideprozess einzufüllen. Beispielsweise können sehr moderne und gut etablierte Elektroplattierungsrezepte angewendet werden, um die Durchführung 160 und den Graben 120 im Wesentlichen von unten nach oben zu füllen, nachdem die Barrierenschicht und die Saatschicht hergestellt sind.
  • 1l und 1m zeigen schematisch Querschnittsansichten des Halbleiterbauelements 100 nach dem Ende der oben beschriebenen Prozesssequenz zum Auffüllen eines Metalls und dem Entfernen überschüssiger Materialien des Metalls und der Barrieren- und Saatschicht. Somit kann das Halbleiterbauelement 100 die Metallisierungsschicht 110 aufweisen, die in ihrem oberen Bereich 110u den Graben 120 aufweist, der mit einem Metall gefüllt ist, etwa Kupfer oder einer Kupferlegierung, wobei eine Barrierenschicht 123 an Seitenwänden und an der Unterseite des Grabens 120 ausgebildet ist, mit Ausnahme eines Bereichs, an welchem die metallgefüllte Durchführung 160 mit dem Grabenbereich 122 verbunden ist.
  • Es gilt also: es können sehr zuverlässige selbstjustierte Durchführungs- bzw. Kontaktlochstrukturen mit einem einzelnen Photolithographieprozess hergestellt werden, wobei geeignet gestapelte Grabenbereiche mit erhöhter Breite an Positionen gebildet werden, an denen die Durchführung herzustellen ist. Auf Grund der reduzierten Prozesskomplexität und der hohen Justiergenauigkeit können die Gesamtkosten deutlich verringert werden, wobei die Zuverlässigkeit und die Ausbeute verbessert werden können.
  • Mit Bezug zu den 2a bis 2c werden nunmehr weitere anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben, wobei eine noch höhere Genauigkeit des Grabenstrukturierungsprozesses erreicht werden kann, indem eine Hartmaske für die Strukturierung der Gräben anstatt einer Lackmaske, wie dies in den 1b und 1c gezeigt ist, verwendet wird.
  • 2a zeigt schematisch ein Halbleiterbauelement 200, das im Wesentlichen die gleiche Konfiguration aufweisen kann, wie dies auch mit Bezugnahme zu 1a beschrieben ist. Somit kann das Halbleiterbauelement 200 eine Metallisierungsschicht 210 mit einem Graben 220 aufweisen, der darüber mittels einer Lackmaske definiert ist, ähnlich wie dies auch in den 1b und 1c gezeigt ist. Der Graben 220 umfasst einen Bereich 221 mit nicht erhöhter Breite und einen Bereich 222 mit erhöhter Breite, der an einer Position 223 angeordnet ist, an der eine Durchführung innerhalb des Grabens 220 zu bilden ist, wie dies durch die gestrichelten Linien angedeutet ist.
  • 2b zeigt schematisch eine Querschnittsansicht des Bauelements 200, wobei der Einfachheit halber lediglich der Querschnitt entlang der Linie IIb entsprechend dem Bereich 222 mit erhöhter Breite dargestellt ist. Das Bauelement 200 kann eine Lackmaske 230 und eine Hartmaskenschicht 270 mit dem darin ausgebildeten Graben 220 aufweisen. Des weiteren umfasst das Halbleiterbauelement 200 das Substrat 201, das in ähnlicher Weise gestaltet sein kann, wie dies zuvor mit Bezug zu dem Substrat 101 beschrieben ist, wobei darin oder darauf ein Kontakt- oder Metallgebiet 202 gebildet ist, zu welchem eine elektrische Verbindung mittels einer Durchführung bzw. einem Kontaktloch herzustellen ist.
  • Typischerweise kann das Bauelement 200, wie es in 2b gezeigt ist, auf der Grundlage gut etablierter Prozessrezepte hergestellt werden, wobei zusätzlich die Hartmaskenschicht 270 über der metallisierungsschicht 210 abgeschieden werden kann. Die Hartmaskenschicht 270 kann eine ausgeprägte Ätzselektivität in Bezug auf das dielektrische Material der Schicht 210 aufweisen, um damit als eine Ätzmaske während eines nachfolgenden anisotropen Grabenätzprozesses zu dienen. Beispielsweise kann die Hartmaskenschicht 270 aus einem metallischem oder nicht metallischem Material aufgebaut sein, das die erforderliche Ätzselektivität zu dem dielektrischen Material der Schicht 210 aufweist. Ferner kann in einigen Ausführungsformen die Hartmaskenschicht 270 aus mehreren Schichten oder Materialien aufgebaut sein, um die gewünschten Eigenschaften bereitzustellen. In einigen anschaulichen Ausführungsformen kann die Hartmaskenschicht gestaltet sein, um auch als eine ARC-Schicht während des Strukturierens der Lackmaske 230 zu dienen. Das Vorsehen der Hartmaskenschicht 270 ist vorteilhaft, da der Photolithographieprozess zum Strukturieren der Lackschicht 230 speziell so gestaltet sein kann, um die Abbildung der Photomaske in die Lackschicht zu verbessern, ohne dass ätzspezifische Kriterien der Lackmaske 230 zu berücksichtigen sind, da diese Maske lediglich zu Strukturierung der Hartmaskenschicht 270 dient. Beispielsweise kann in äußerst anspruchsvollen Anwendungen die Lackmaske 230 für Belichtungswellenlängen von 193 nm und sogar weniger verwendet werden, was eine moderat geringe Dicke der Lackmaske 230 erfordern kann, die in einigen Ausführungsformen, die mit Bezug zu den 1a bis 1m beschrieben sind, die Ätzspurtreue beim Übertragen des Grabens 220 in die Metallisierungsschicht 210 beeinträchtigen kann. Somit kann durch Anpassen der Lackschicht entsprechend den photolithographiespezifischen Vorgaben der Photolithographieprozess effizienter und präziser gestaltet werden, so dass die entsprechende Form und die Abmessungen des Grabens 220 zuverlässig in die Hartmaskenschicht 270 übertragen werden können. Danach kann die Lackmaske 230 entfernt und ein anisotroper Ätzprozess auf der Grundlage der strukturierten Hartmaskenschicht 270 ausgeführt werden.
  • 2c zeigt schematisch das Halbleiterbauelement 200 nach Abschluss des anisotropen Ätzprozess auf der Grundlage der Hartmaskenschicht 270. Folglich umfasst das Bauelement 200 den Graben 220, der in einem oberen Bereich 210u des dielektrischen Materials der Metallisierungsschicht 210 ausgebildet ist. Auf Grund der besseren Ätzbeständigkeit der Hartmaskenschicht 270 im Vergleich zu beispielsweise der Lackmaske 120 (siehe 1b und 1c) wird eine verbesserte Genauigkeit beim Übertragen des Grabens 220 in die Schicht 210 erreicht, wodurch eine weitere Bauteilgrößenreduzierung im Wesentlichen ohne Zuverlässigkeits- und Ertragsverlust möglich ist. Danach kann die weitere Bearbeitung des Bauelements 200 fortgesetzt werden, wie dies auch mit Bezug zu den 1d bis 1m beschrieben ist. Insbesondere der selbstjustierte Kontaktlochmaskenherstellungsprozess kann in der zuvor erläuterten Weise ausgeführt werden.
  • Es gilt also: Die vorliegende Erfindung stellt eine verbesserte Technik bereit, die das Herstellen von Gräben und Durchführungen mit einem einzelnen Lithographieprozess ermöglicht, da die Ausbildung der Kontaktlochstruktur in einer selbstjustierten Weise unter Anwendung einer entsprechend gestalteten Abstandsschicht oder einer Kontaktlochmaskenbeschichtung in Verbindung mit einer geeigneten Grabengestaltung ausgeführt werden kann. Auf Grund des Vorsehens von Grabenbereichen mit erhöhter Breite an Positionen, an denen Kontaktlöcher innerhalb des Grabens herzustellen sind, kann der Kontaktlochätzprozess auf der Grundlage von Abstandselementen ohne weitere Justier- oder Lithographieprozeduren ausgeführt werden.
  • Weitere Modifizierungen und Variationen der vorliegenden Erfindung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (12)

  1. Verfahren mit: Bilden eines Grabens in einer dielektrischen Schicht, wobei der Graben einen ersten Grabenbereich mit erhöhter Breite an einer Kontaktlochposition in dem Graben aufweist; Bilden von Abstandselementen an Seitenwänden des ersten Grabenbereichs mit erhöhter Breite; und anisotropes Ätzen der dielektrischen Schicht unter Verwendung der Abstandselemente als Ätzmaske, um ein Kontaktloch in dem ersten Grabenbereich mit erhöhter Breite zu bilden.
  2. Verfahren nach Anspruch 1, wobei Bilden der Abstandselemente umfasst: konformes Abscheiden einer Abstandsschicht, um die Abstandselemente zu bilden und um im Wesentlichen vollständig zweite Grabenbereiche mit einer Breite, die kleiner als die erhöhte Breite des ersten Grabenbereichs ist, zu füllen.
  3. Verfahren nach Anspruch 2, das ferner umfasst: Einstellen einer lateralen Größe des ersten Grabenbereichs mit erhöhter Breite und einer Dicke der Abstandsschicht, so dass diese einer lateralen Sollabmessung des Kontaktlochs entsprechen.
  4. Verfahren nach Anspruch 3, das ferner umfasst: Einstellen der lateralen Größe des ersten Grabenbereichs mit erhöhter Breite und eine Dicke der Abstandsschicht auf der Grundlage einer Sollbreite der zweiten Grabenbereiche, um die zweiten Grabenbereiche im Wesentlichen vollständig zu füllen.
  5. Verfahren nach Anspruch 1, wobei Bilden eines Grabens in der dielektrischen Schicht umfasst: Bilden einer Ätzmaske über der dielektrischen Schicht, wobei die Ätzmaske eine Maske für den ersten Grabenbereich und eine Maske für die zweiten Grabenbereiche aufweist, und anisotropes Ätzen in die dielektrische Schicht auf der Grundlage der Ätzmaske.
  6. Verfahren nach Anspruch 5, wobei die Ätzmaske eine Lackmaske ist.
  7. Verfahren nach Anspruch 5, wobei Bilden der Ätzmaske umfasst: Bilden einer Hartmaskenschicht über der dielektrischen Schicht, Bilden einer Lackmaske über der Hartmaskenschicht und Strukturieren der Hartmaskenschicht mittels der Lackmaske, um die Ätzmaske zu bilden.
  8. Verfahren nach Anspruch 1, das ferner Entfernen der Abstandselemente nach dem Bilden des Kontaktlochs umfasst.
  9. Verfahren nach Anspruch 2, das ferner Bilden einer Ätzstoppschicht vor dem Abscheiden der Abstandsschicht umfasst.
  10. Verfahren nach Anspruch 2, wobei die zweiten Bereiche des Grabens eine laterale Abmessung von ungefähr 100 nm oder weniger aufweisen.
  11. Verfahren nach Anspruch 1, das ferner Füllen eines Metalls in den Graben und das Kontaktloch in einem gemeinsamen Abscheideprozess umfasst.
  12. Verfahren nach Anspruch 11, wobei das Metall Kupfer umfasst.
DE102005020132A 2005-04-29 2005-04-29 Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht Active DE102005020132B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005020132A DE102005020132B4 (de) 2005-04-29 2005-04-29 Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
US11/292,044 US20060246718A1 (en) 2005-04-29 2005-12-01 Technique for forming self-aligned vias in a metallization layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005020132A DE102005020132B4 (de) 2005-04-29 2005-04-29 Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht

Publications (2)

Publication Number Publication Date
DE102005020132A1 true DE102005020132A1 (de) 2006-11-09
DE102005020132B4 DE102005020132B4 (de) 2011-01-27

Family

ID=37111334

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005020132A Active DE102005020132B4 (de) 2005-04-29 2005-04-29 Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht

Country Status (2)

Country Link
US (1) US20060246718A1 (de)
DE (1) DE102005020132B4 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059503A1 (de) * 2008-11-28 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Leistungsverbesserung in Metallisierungssystemen von Mikrostrukturbauelementen durch Einbau von Metallstrukturen mit größeren Korngrenzen
DE102009006798A1 (de) * 2009-01-30 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102010063775A1 (de) * 2010-12-21 2012-06-21 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041283B4 (de) * 2005-08-31 2017-12-14 Globalfoundries Inc. Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
JP2007123766A (ja) * 2005-10-31 2007-05-17 Tokyo Electron Ltd エッチング方法、プラズマ処理装置及び記憶媒体
US7795152B2 (en) * 2006-05-10 2010-09-14 Micron Technology, Inc. Methods of making self-aligned nano-structures
US7666781B2 (en) * 2006-11-22 2010-02-23 International Business Machines Corporation Interconnect structures with improved electromigration resistance and methods for forming such interconnect structures
EP2201600B1 (de) * 2007-10-15 2019-01-02 IMEC vzw Verfahren zur herstellung von substratdurchkontaktierungen
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US20110115047A1 (en) * 2009-11-13 2011-05-19 Francois Hebert Semiconductor process using mask openings of varying widths to form two or more device structures
US9230854B2 (en) * 2013-04-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9721888B2 (en) 2015-12-08 2017-08-01 International Business Machines Corporation Trench silicide with self-aligned contact vias
US20190096751A1 (en) * 2017-09-26 2019-03-28 Microchip Technology Incorporated Dual Damascene Process for Forming Vias and Interconnects in an Integrated Circuit Structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5658830A (en) * 1996-07-12 1997-08-19 Vanguard International Semiconductor Corporation Method for fabricating interconnecting lines and contacts using conformal deposition
US5795823A (en) * 1995-06-07 1998-08-18 Advanced Micro Devices, Inc. Self aligned via dual damascene
US5893748A (en) * 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
US6033980A (en) * 1995-12-19 2000-03-07 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US6071812A (en) * 1998-10-19 2000-06-06 Taiwan Semiconductor Manufacturing Company Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes
DE10318299A1 (de) * 2002-04-17 2003-11-13 Samsung Electronics Co Ltd Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4801350A (en) * 1986-12-29 1989-01-31 Motorola, Inc. Method for obtaining submicron features from optical lithography technology
US5686354A (en) * 1995-06-07 1997-11-11 Advanced Micro Devices, Inc. Dual damascene with a protective mask for via etching
US6063711A (en) * 1998-04-28 2000-05-16 Taiwan Semiconductor Manufacturing Company High selectivity etching stop layer for damascene process
US6180516B1 (en) * 1998-11-05 2001-01-30 United Microelectronics Corp, Method of fabricating a dual damascene structure
US6352895B1 (en) * 2000-03-15 2002-03-05 International Business Machines Corporation Method of forming merged self-aligned source and ONO capacitor for split gate non-volatile memory
US6287960B1 (en) * 2000-05-08 2001-09-11 Motorola, Inc. Self aligned dual inlaid patterning and etching
TW471111B (en) * 2001-01-09 2002-01-01 Macronix Int Co Ltd Manufacturing method for trench
US6440847B1 (en) * 2001-04-30 2002-08-27 Taiwan Semiconductor Manufacturing Company Method for forming a via and interconnect in dual damascene
US6734097B2 (en) * 2001-09-28 2004-05-11 Infineon Technologies Ag Liner with poor step coverage to improve contact resistance in W contacts
US6846741B2 (en) * 2002-07-24 2005-01-25 International Business Machines Corporation Sacrificial metal spacer damascene process
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure
US7244674B2 (en) * 2004-04-27 2007-07-17 Agency For Science Technology And Research Process of forming a composite diffusion barrier in copper/organic low-k damascene technology
US7309653B2 (en) * 2005-02-24 2007-12-18 International Business Machines Corporation Method of forming damascene filament wires and the structure so formed

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795823A (en) * 1995-06-07 1998-08-18 Advanced Micro Devices, Inc. Self aligned via dual damascene
US6033980A (en) * 1995-12-19 2000-03-07 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
US5658830A (en) * 1996-07-12 1997-08-19 Vanguard International Semiconductor Corporation Method for fabricating interconnecting lines and contacts using conformal deposition
US5893748A (en) * 1997-02-10 1999-04-13 Advanced Micro Devices, Inc. Method for producing semiconductor devices with small contacts, vias, or damascene trenches
US6071812A (en) * 1998-10-19 2000-06-06 Taiwan Semiconductor Manufacturing Company Method of forming a modified metal contact opening to decrease its aspect ratio for deep sub-micron processes
DE10318299A1 (de) * 2002-04-17 2003-11-13 Samsung Electronics Co Ltd Verfahren zur Bildung einer Doppeldamaszener-Zwischenverbindung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008059503A1 (de) * 2008-11-28 2010-07-01 Advanced Micro Devices, Inc., Sunnyvale Leistungsverbesserung in Metallisierungssystemen von Mikrostrukturbauelementen durch Einbau von Metallstrukturen mit größeren Korngrenzen
DE102009006798A1 (de) * 2009-01-30 2010-08-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
US8377820B2 (en) 2009-01-30 2013-02-19 Globalfoundries Inc. Method of forming a metallization system of a semiconductor device by using a hard mask for defining the via size
DE102009006798B4 (de) * 2009-01-30 2017-06-29 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102010063775A1 (de) * 2010-12-21 2012-06-21 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Halbleiterbauelement mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
US8399352B2 (en) 2010-12-21 2013-03-19 Globalfoundries Inc. Semiconductor device comprising self-aligned contact bars and metal lines with increased via landing regions
US8716126B2 (en) 2010-12-21 2014-05-06 Globalfoundries Inc. Semiconductor device comprising self-aligned contact bars and metal lines with increased via landing regions
DE102010063775B4 (de) * 2010-12-21 2019-11-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen

Also Published As

Publication number Publication date
US20060246718A1 (en) 2006-11-02
DE102005020132B4 (de) 2011-01-27

Similar Documents

Publication Publication Date Title
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102016100766B4 (de) Strukturierung von durchkontaktierungen durch mehrfachfotolithografie und mehrfachätzung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102014117338B4 (de) Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE10218155B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102010002454A1 (de) Metallisierungssystem eines Halbleiterbauelements mit verrundeten Verbindungen, die durch Hartmaskenverrundung hergestellt sind
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102008026134A1 (de) Mikrostrukturbauelement mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008063430A1 (de) Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102005030588A1 (de) Technik zum Reduzieren des Ätzschadens während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika
DE102005024912A1 (de) Technik zur Herstellung von kupferenthaltenden Leitungen, die in einem Dielektrikum mit kleinem ε eingebettet sind, durch Vorsehen einer Versteifungsschicht
DE102008006960A1 (de) Selbstjustierte Kontaktstruktur in einem Halbleiterbauelement
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102006025405B4 (de) Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen
DE102004001853B3 (de) Verfahren zum Herstellen von Kontaktierungsanschlüssen
DE102008044964B4 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssystemen von Halbleiterbauelementen durch die Herstellung von Aussparungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R020 Patent grant now final

Effective date: 20110427