JP2007123766A - エッチング方法、プラズマ処理装置及び記憶媒体 - Google Patents
エッチング方法、プラズマ処理装置及び記憶媒体 Download PDFInfo
- Publication number
- JP2007123766A JP2007123766A JP2005317367A JP2005317367A JP2007123766A JP 2007123766 A JP2007123766 A JP 2007123766A JP 2005317367 A JP2005317367 A JP 2005317367A JP 2005317367 A JP2005317367 A JP 2005317367A JP 2007123766 A JP2007123766 A JP 2007123766A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- resistant film
- mask
- processed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 189
- 238000000034 method Methods 0.000 title claims abstract description 89
- 238000012545 processing Methods 0.000 title claims description 81
- 238000003860 storage Methods 0.000 title claims description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 description 56
- 239000004065 semiconductor Substances 0.000 description 18
- 238000001020 plasma etching Methods 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 239000000758 substrate Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005121 nitriding Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】エッチングマスクの変形を防止して形崩れのない所望のエッチングパターンを得ることが可能なエッチング方法を提供することにある。
【解決手段】被処理体Ｗの表面に形成されている被加工層２をエッチングするエッチング方法において、被処理体の表面にレジスト層６を均一に形成するレジスト形成工程と、レジスト層に所定のエッチング用窪み部８を形成することによりパターン化されたエッチングマスク１０を形成するマスク形成工程と、エッチング用窪み部の底部及び側面を含んでエッチングマスクの表面全体にプラズマ耐性膜１００を形成するプラズマ耐性膜形成工程と、エッチング用窪み部の底部に形成されたプラズマ耐性膜を除去する底部プラズマ耐性膜除去工程と、プラズマ耐性膜で覆われたエッチングマスクをマスクとして被加工層をエッチングする本エッチング工程とを有する。
【選択図】図２
【解決手段】被処理体Ｗの表面に形成されている被加工層２をエッチングするエッチング方法において、被処理体の表面にレジスト層６を均一に形成するレジスト形成工程と、レジスト層に所定のエッチング用窪み部８を形成することによりパターン化されたエッチングマスク１０を形成するマスク形成工程と、エッチング用窪み部の底部及び側面を含んでエッチングマスクの表面全体にプラズマ耐性膜１００を形成するプラズマ耐性膜形成工程と、エッチング用窪み部の底部に形成されたプラズマ耐性膜を除去する底部プラズマ耐性膜除去工程と、プラズマ耐性膜で覆われたエッチングマスクをマスクとして被加工層をエッチングする本エッチング工程とを有する。
【選択図】図２
Description
本発明は、半導体ウエハ等の被処理体の表面に形成されている絶縁膜等の被加工層をエッチングするエッチング方法、プラズマ処理装置及びこれを動作させるプログラムを記憶する記憶媒体に関する。
一般に、半導体製品の集積回路を形成するには、シリコン基板等の半導体ウエハの表面に対して、成膜処理、改質処理、酸化拡散処理、エッチング処理等の各種の処理を繰り返し行って所望する集積回路が製造される。
上記各種の処理の内で、例えばエッチング処理を例にとって説明すると、一般的にはエッチングの対象となる被加工層の表面に、フォトレジスト等を用いてパターン化されたエッチングマスクを形成し、このエッチングマスクをマスクとして用いてエッチングガスを作用させることにより所望する部位のみを選択的に削り取り、これによりエッチングを施すようになっている。この場合、上記フォトレジストは、一般的には有機材料よりなるため耐熱性が高くない。従って、マスクのパターンを保持して適正な形状のエッチングを施すために、マスクの耐熱性に鑑みて２００℃程度の比較的低温でエッチングができることから、プラズマを用いたプラズマエッチングが一般的に行われている（例えば特許文献１）。
このプラズマを用いた従来のエッチング方法の一例を図４に基づいて説明する。図４はプラズマを用いた従来のエッチング方法の一例を示す工程図である。図４（Ａ）において、シリコン基板等の半導体ウエハよりなる被処理体Ｗの表面には、所定のパターンにエッチングされるべき被加工層２が形成されている。この被加工層２としては、例えばＳｉＯ２ 膜等よりなる絶縁膜等が用いられる。尚、図示例では被処理体の上面側の一部のみを示しており、この点は、以下に説明する各図においても同様である。
そして、上記被加工層２の上面には、後述するレジスト露光時の反射光の悪影響を排除する目的で予め例えば有機物よりなる反射防止膜４が均一に形成されている。
さて、このように形成された被処理体Ｗの反射防止膜４の表面に、まず均一にレジスト層６を所定の厚さで形成し、このレジスト層６を選択的に露光現像して一部を選択的に除去し、エッチング用窪み部８を形成する。これにより、レジストよりなるエッチングマスク１０を製造する（図４（Ｂ）参照）。このエッチング用窪み部８は、削り取るべきパターンに応じて溝状、或いは穴状に形成される。
さて、このように形成された被処理体Ｗの反射防止膜４の表面に、まず均一にレジスト層６を所定の厚さで形成し、このレジスト層６を選択的に露光現像して一部を選択的に除去し、エッチング用窪み部８を形成する。これにより、レジストよりなるエッチングマスク１０を製造する（図４（Ｂ）参照）。このエッチング用窪み部８は、削り取るべきパターンに応じて溝状、或いは穴状に形成される。
次に、図４（Ｃ）に示すようにエッチング用窪み部８の底部に露出している反射防止膜４をプラズマエッチングにより除去して被加工層２の表面を露出させ、更に図４（Ｄ）に示すように上記エッチングマスク１０をマスクとしてプラズマエッチングを施すことによりＳｉＯ２ 膜よりなる被加工層２をエッチングする。その後は、プラズマを用いたアッシング処理を施すことにより、図４（Ｅ）に示すように有機物よりなるエッチングマスク１０及び反射防止膜４をそれぞれ除去し、これによりエッチング処理を終了するようになっている。
ところで、線幅や溝幅や穴径等が比較的大きい場合には、被加工層２の形状が何ら崩れることなくエッチング処理を行うことができた。しかしながら、高集積化及び高微細化がより推進されて、線幅等の寸法が例えば１５０ｎｍ以下のオーダが要求されると、それに対応して解像度を上げるために、短い波長の光でも透過性の高い特殊なレジストを用いてレジスト層６を形成しなければならない。
しかしながら、そのような特殊なレジストはプラズマ耐性が比較的劣るので、図４（Ｃ）及び図４（Ｄ）に示すように、プラズマ処理を行う時に、レジストよりなるエッチングマスク１０の開口部１０Ａがプラズマに叩かれて次第に拡大して変形し、この結果、被加工層２の加工溝１２の開口部１２Ａも予定より広く削り取られてしまい、適正な形状でエッチングすることができなくて所望のエッチングパターンが得られなくなる、といった問題が発生した。
この場合、エッチングマスク１０のプラズマによる減少量を考慮してエッチングマスク１０の厚さをより厚くすることも考えられるが、エッチングマスク１０を過度に厚くすると、レジスト層６を露光により感光する時にレジスト層６の下部が十分に感光しないばかりか、レジスト層６の厚さ方向における焦点が合わなくなるので、エッチングマスク１０の厚さの最大値もせいぜい４００ｎｍ程度であり、それ以上厚くすることはできない。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、エッチングマスクの表面を薄くプラズマ耐性膜で被覆することにより、エッチングマスクの変形を防止して形崩れのない所望のエッチングパターンを得ることが可能なエッチング方法、プラズマ処理装置及びこれを動作させるプログラムを記憶する記憶媒体を提供することにある。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、エッチングマスクの表面を薄くプラズマ耐性膜で被覆することにより、エッチングマスクの変形を防止して形崩れのない所望のエッチングパターンを得ることが可能なエッチング方法、プラズマ処理装置及びこれを動作させるプログラムを記憶する記憶媒体を提供することにある。
請求項１に係る発明は、被処理体の表面に形成されている被加工層をエッチングするエッチング方法において、前記被処理体の表面にレジスト層を均一に形成するレジスト形成工程と、前記レジスト層に所定のエッチング用窪み部を形成することによりパターン化されたエッチングマスクを形成するマスク形成工程と、前記エッチング用窪み部の底部及び側面を含んで前記エッチングマスクの表面全体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程と、前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜を除去する底部プラズマ耐性膜除去工程と、前記プラズマ耐性膜で覆われた前記エッチングマスクをマスクとして前記被加工層をエッチングする本エッチング工程と、を有することを特徴とするエッチング方法である。
このように、エッチングマスクの表面全体にプラズマ耐性膜を形成し、このエッチングマスクのエッチング用窪み部の底部に位置するプラズマ耐性膜を除去した後に、被加工層を削る通常のエッチング処理を行うようにしたので、エッチングマスクの変形を防止して形崩れのない所望のエッチングパターンを得ることができる。
この場合、例えば請求項２に規定するように、前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜の厚さは、前記エッチングマスクの上面に形成された前記プラズマ耐性膜の厚さよりも薄くなされている。
また例えば請求項３に規定するように、前記プラズマ耐性膜は、前記エッチングマスクの耐熱温度よりも低い温度でプラズマＣＶＤ処理により形成される。
また例えば請求項４に規定するように、前記被加工層の表面には、予め反射防止膜が形成されている。
また例えば請求項３に規定するように、前記プラズマ耐性膜は、前記エッチングマスクの耐熱温度よりも低い温度でプラズマＣＶＤ処理により形成される。
また例えば請求項４に規定するように、前記被加工層の表面には、予め反射防止膜が形成されている。
また例えば請求項５に規定するように、前記プラズマ耐性膜形成工程の前、或いは後には、前記エッチング用窪み部の底部に位置している前記反射防止膜を除去する底部反射防止膜除去工程を行う。
また例えば請求項６に規定するように、前記本エッチング工程の後には、前記プラズマ耐性膜を除去するプラズマ耐性膜除去工程と、前記マスクを除去するマスク除去工程とを順次行う。
また例えば請求項７に規定するように、前記プラズマ耐性膜形成工程と、前記底部プラズマ耐性膜除去工程と、前記本エッチング工程の内の一部の工程、或いは全部の工程は、同一のプラズマ処理装置内で行われる。
また例えば請求項６に規定するように、前記本エッチング工程の後には、前記プラズマ耐性膜を除去するプラズマ耐性膜除去工程と、前記マスクを除去するマスク除去工程とを順次行う。
また例えば請求項７に規定するように、前記プラズマ耐性膜形成工程と、前記底部プラズマ耐性膜除去工程と、前記本エッチング工程の内の一部の工程、或いは全部の工程は、同一のプラズマ処理装置内で行われる。
請求項８に係る発明は、被処理体に対して所定のプラズマ処理を施すプラズマ処理装置において、真空引き可能になされた処理容器と、前記被処理体を載置する載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内にてプラズマを形成するプラズマ形成手段と、前記被処理体の被加工層の表面に形成されたエッチングマスクの表面全体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程、前記エッチングマスクに形成されているエッチング用窪み部の底部に形成されているプラズマ耐性膜を除去する底部プラズマ耐性膜除去工程及び前記プラズマ耐性膜で覆われた前記エッチングマスクをマスクとして前記被加工層をエッチングする本エッチング工程の内の一部の工程、或いは全部の工程を行うように制御する装置制御部と、を備えたことを特徴とするプラズマ処理装置である。
請求項９に係る発明は、真空引き可能になされた処理容器と、被処理体を載置する載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内にてプラズマを形成するプラズマ形成手段と、装置全体の動作を制御する装置制御部とを有するプラズマ処理装置を用いて前記被処理体に対して所定のプラズマ処理を施すに際して、前記被処理体の被加工層の表面に形成されたエッチングマスクの表面全体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程、前記エッチングマスクに形成されているエッチング用窪み部の底部に形成されているプラズマ耐性膜を除去する底部プラズマ耐性膜除去工程及び前記プラズマ耐性膜で覆われた前記エッチングマスクをマスクとして前記被加工層をエッチングする本エッチング工程の内の一部の工程、或いは全部の工程を行うように前記プラズマ処理装置を制御するプログラムを記憶することを特徴とする記憶媒体である。
本発明に係るエッチング方法、プラズマ処理装置及びこれを動作させるプログラムを記憶する記憶媒体によれば、次のように優れた作用効果を発揮することができる。
エッチングマスクの表面全体にプラズマ耐性膜を形成し、このエッチングマスクのエッチング用窪み部の底部に位置するプラズマ耐性膜を除去した後に、被加工層を削る通常のエッチング処理を行うようにしたので、エッチングマスクの変形を防止して形崩れのない所望のエッチングパターンを得ることができる。
エッチングマスクの表面全体にプラズマ耐性膜を形成し、このエッチングマスクのエッチング用窪み部の底部に位置するプラズマ耐性膜を除去した後に、被加工層を削る通常のエッチング処理を行うようにしたので、エッチングマスクの変形を防止して形崩れのない所望のエッチングパターンを得ることができる。
以下に、本発明に係るエッチング方法、プラズマ処理装置及び記憶媒体の一実施例の形態について添付図面を参照して説明する。
図１は本発明に係るエッチング方法等を実施するためのプラズマ処理装置の一例を示す構成図、図２は本発明に係るエッチング方法の第１実施例を示す工程図である。ここではプラズマ処理装置としてマイクロ波により発生させたプラズマを用いてエッチング等を行う場合を例にとって説明する。尚、図４に示す構成部分と同一部分については同一符号を付して説明する。
図１は本発明に係るエッチング方法等を実施するためのプラズマ処理装置の一例を示す構成図、図２は本発明に係るエッチング方法の第１実施例を示す工程図である。ここではプラズマ処理装置としてマイクロ波により発生させたプラズマを用いてエッチング等を行う場合を例にとって説明する。尚、図４に示す構成部分と同一部分については同一符号を付して説明する。
図示するように、このプラズマ処理装置２２は、例えば側壁や底部がアルミニウム等の導体により構成されて、全体が筒体状に成形された処理容器２４を有しており、内部は密閉された処理空間Ｓとして構成されて、この処理空間Ｓにプラズマが形成される。この処理容器２４自体は接地されている。
この処理容器２４内には、上面に被処理体としての例えば半導体ウエハＷを載置する載置台２６が収容される。この載置台２６は、例えばアルマイト処理したアルミニウム、或いはセラミック等により平坦になされた略円板状に形成されており、例えばアルミニウム等よりなる支柱２８を介して容器底部より起立されている。
この処理容器２４内には、上面に被処理体としての例えば半導体ウエハＷを載置する載置台２６が収容される。この載置台２６は、例えばアルマイト処理したアルミニウム、或いはセラミック等により平坦になされた略円板状に形成されており、例えばアルミニウム等よりなる支柱２８を介して容器底部より起立されている。
この処理容器２４の側壁には、この内部に対してウエハを搬入・搬出する時に開閉するゲートバルブ３０が設けられている。また、容器底部には、排気口３２が設けられると共に、この排気口３２には、圧力制御弁３４及び真空ポンプ３６が順次介接された排気路３８が接続されており、必要に応じて処理容器２４内を所定の圧力まで真空引きできるようになっている。
そして、処理容器２４の天井部は開口されて、ここに例えばＡｌ２ Ｏ３ 等のセラミック材よりなるマイクロ波に対しては透過性を有する天板４０がＯリング等のシール部材４２を介して気密に設けられる。この天板４０の厚さは耐圧性を考慮して例えば２０ｍｍ程度に設定される。
そして、処理容器２４の天井部は開口されて、ここに例えばＡｌ２ Ｏ３ 等のセラミック材よりなるマイクロ波に対しては透過性を有する天板４０がＯリング等のシール部材４２を介して気密に設けられる。この天板４０の厚さは耐圧性を考慮して例えば２０ｍｍ程度に設定される。
そして、この天板４０の上面側に上記処理容器２４内でマイクロ波によりプラズマを立てるためのプラズマ形成手段４４が設けられている。具体的には、このプログラム形成手段４４は、上記天板４０の上面に設けられた円板状の平面アンテナ部材４６を有しており、この平面アンテナ部材４６上に遅波材４８が設けられる。この遅波材４８は、マイクロ波の波長を短縮するために高誘電率特性を有している。上記平面アンテナ部材４６は、上記遅波材４８の上方全面を覆う導電性の中空円筒状容器よりなる導波箱５０の底板として構成され、前記処理容器２４内の上記載置台２６に対向させて設けられる。この導波箱５０の上部には、これを冷却するために冷媒を流す冷却ジャケット５２が設けられる。
この導波箱５０及び平面アンテナ部材４６の周辺部は共に処理容器２４に導通されると共に、この導波箱５０の上部の中心には、同軸導波管５４の外管５４Ａが接続され、内部の導体５４Ｂは、上記遅波材４８の中心の貫通孔を通って上記平面アンテナ部材４６の中心部に接続される。そして、この同軸導波管５４は、モード変換器５６及びマッチング回路５８が介在された導波管６０を介して例えば２．４５ＧＨｚのマイクロ波を発生するマイクロ波発生器６２に接続されており、上記平面アンテナ部材４６へマイクロ波を伝搬するようになっている。このマイクロ波の周波数は２．４５ＧＨｚに限定されず、他の周波数、例えば８．３５ＧＨｚを用いてもよい。
上記平面アンテナ部材４６は、大きさが３００ｍｍサイズのウエハ対応の場合には、例えば直径が４００〜５００ｍｍ、厚みが１〜数ｍｍの導電性材料よりなる、例えば表面が銀メッキされた銅板或いはアルミ板よりなり、この円板には、例えば長溝状の貫通孔よりなる多数のスロット６４が形成されている。このスロット６４の配置形態は、特に限定されず、例えば同心円状、渦巻状、或いは放射状に配置させてもよいし、アンテナ部材全面に均一になるように分布させてもよい。
また上記載置台２６の上方には、この処理容器２４内へ所定のプラズマ処理時に必要とするガスを供給するためのガス導入手段６６が設けられている。具体的には、このガス導入手段６６は、例えば石英ガラス製のガスノズルよりなる。尚、このガスノズルを用いるガスの種類に応じて複数本設けてもよいし、或いはこのガス導入手段６６を、石英ガラス製のシャワーヘッド構造としてもよい。そして、上記ガスノズル６６より、必要に応じて所望するガスを流量制御しつつ供給できるようになっている。
また、上記載置台２６の下方には、ウエハＷの搬出入時にこれを昇降させる複数、例えば３本の昇降ピン７０（図１においては２本のみ記す）が設けられており、この昇降ピン７０は、伸縮可能なベローズ７２を介して容器底部を貫通して設けた昇降ロッド７４により昇降される。また上記載置台２６には、上記昇降ピン７０を挿通させるためのピン挿通孔７６が形成されている。上記載置台２６の全体は耐熱材料、例えばアルミナ等のセラミックにより構成されており、必要に応じてこのセラミック中に加熱手段７８が設けられる。この加熱手段７８は、載置台２６の略全域に亘って埋め込まれた薄板状の抵抗加熱ヒータよりなり、この抵抗加熱ヒータ７８は、支柱２８内を通る配線８０を介してヒータ電源８２に接続されている。またこの載置台２６には、必要に応じて冷却ジャケット等の冷却手段（図示せず）が設けられ、半導体ウエハＷを所定の温度に冷却できるようになっている。
また、この載置台２６の上面側には、内部に例えば網目状に配設された導体線を有する薄い静電チャック８４が設けられており、この載置台２６上、詳しくはこの静電チャック８４上に載置されるウエハＷを静電吸着力により吸着できるようになっている。そして、この静電チャック８４の上記導体線は、上記静電吸着力を発揮するために配線８６を介して直流電源８８に接続されている。また、この静電チャック８４には、バイアス用の高周波電源８９が接続されており、必要に応じて載置台２６側にバイアス電力を供給できるようになっている。この高周波は、例えば１３．５６ＭＨｚを用いることができる。
そして、このプラズマ処理装置２２の全体の動作は、例えばマイクロコンピュータ等よりなる装置制御部９０により制御されるようになっており、この動作を行うコンピュータのプログラムはフレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、フラッシュメモリ、ハードディスク等よりなる記憶媒体９２に記憶されている。具体的には、この装置制御部９０からの指令により、各ガスの供給や流量制御、マイクロ波や高周波の供給や電力制御、プロセス温度やプロセス圧力の制御等が行われる。
次に、以上のように構成されたプラズマ処理装置２２を用いて行なわれるプラズマ処理を含む本発明のエッチング方法について図１及び図２を参照して説明する。
ここでは上記プラズマ処理装置２２を用いて行うプラズマ処理として、プラズマエッチング処理及びプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を、それぞれ使用するガス種を変えて行う場合を例にとって説明する。
ここでは上記プラズマ処理装置２２を用いて行うプラズマ処理として、プラズマエッチング処理及びプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を、それぞれ使用するガス種を変えて行う場合を例にとって説明する。
＜第１実施例＞
まず、エッチング方法の第１実施例を説明する。
図２（Ａ）に示すように、シリコン基板等の半導体ウエハよりなる被処理体（以下、単に「半導体ウエハ」とも称す）Ｗの表面には、所定のパターンにエッチングされるべき被加工層２が形成されている。この被加工層２としては、例えばＳｉＯ２ 膜等よりなる絶縁膜等が用いられる。そして、上記被加工層２の上面には、後述するレジスト露光時の反射光の悪影響を排除する目的で予め例えば有機物よりなる反射防止膜４が均一に形成されている。この反射防止膜４としては、例えばＢＡＲＣ（商品名）を用いることができる。
さて、このように形成された被処理体Ｗの反射防止膜４の表面に、フォトレジストを塗布することにより、まず均一にレジスト層６を所定の厚さで形成する。これによりレジスト形成工程を完了する。
まず、エッチング方法の第１実施例を説明する。
図２（Ａ）に示すように、シリコン基板等の半導体ウエハよりなる被処理体（以下、単に「半導体ウエハ」とも称す）Ｗの表面には、所定のパターンにエッチングされるべき被加工層２が形成されている。この被加工層２としては、例えばＳｉＯ２ 膜等よりなる絶縁膜等が用いられる。そして、上記被加工層２の上面には、後述するレジスト露光時の反射光の悪影響を排除する目的で予め例えば有機物よりなる反射防止膜４が均一に形成されている。この反射防止膜４としては、例えばＢＡＲＣ（商品名）を用いることができる。
さて、このように形成された被処理体Ｗの反射防止膜４の表面に、フォトレジストを塗布することにより、まず均一にレジスト層６を所定の厚さで形成する。これによりレジスト形成工程を完了する。
そして、次に、このレジスト層６を選択的に露光現像して一部を選択的に除去し、エッチング用窪み部８を形成する。これにより、レジストよりなるエッチングマスク１０を製造する（図２（Ｂ）参照）。このエッチング用窪み部８は、削り取るべきパターンに応じて溝状、或いは穴状に形成される。またこのエッチング用窪み部８の底部には、ここでは下層の反射防止膜４が露出している。ここで上記エッチング用窪み部８の幅Ｗ１は１５０ｎｍ程度、或いはそれ以下の大きさであり、エッチングマスク１０の高さＨ１は例えば３００〜４００ｎｍ程度である。このような処理によって、マスク形成工程を完了する。
次に、図１に示すプラズマ処理装置２２を用いてプラズマ処理として以下に説明するようなプラズマエッチング処理やプラズマＣＶＤ処理を行う。このプラズマ処理を行うには、まず、ゲートバルブ３０を介して図２（Ｂ）に示すような半導体ウエハＷを搬送アーム（図示せず）により処理容器２４内に収容し、昇降ピン７０を上下動させることにより半導体ウエハＷを載置台２６の上面の載置面に載置し、そして、この半導体ウエハＷを静電チャック８４により静電吸着する。
この半導体ウエハＷは加熱手段７８、或いは冷却手段により所定のプロセス温度に維持され、所定のガスを所定の流量で流してガス導入手段６６より処理容器２４内へ供給し、圧力制御弁３４を制御して処理容器２４内を所定のプロセス圧力に維持する。これと同時に、プラズマ形成手段４４を駆動することにより、マイクロ波発生器６２で発生したマイクロ波を、導波管６０及び同軸導波管５４を介して平面アンテナ部材４６に供給して処理空間Ｓに、遅波材４８によって波長が短くされたマイクロ波を導入し、これにより処理空間Ｓにプラズマを発生させて所定のプラズマ処理を行う。
このように、平面アンテナ部材４６から処理容器２４内へマイクロ波が導入されると、処理空間Ｓに導入されていたガスがこのマイクロ波によりプラズマ化されて活性化され、この時発生する活性種によって半導体ウエハＷの表面を低温下でも効率的にプラズマ処理、例えばエッチングや成膜をすることになる。この際、例えばバイアス用の高周波電源８９を駆動することにより、プラズマ中のイオンを載置台２６側へ強く引き込むことができる。
ここでは、まず、図２（Ｂ）に示すような半導体ウエハＷを上述したように上記プラズマ処理装置２２内へ導入したならば、図２（Ｃ）に示すように、エッチング用窪み部８の底部に露出している反射防止膜４をプラズマエッチングにより除去し、被加工層２の表面を露出させる。この時のエッチングガスとしては、Ａｒガス、ＣＦ系ガスとして例えばＣ５ Ｆ８ ガス、Ｏ２ ガス等を用いることができる。またこの時のプロセス温度は、エッチングマスク１０の耐熱性を考して、例えば１３０℃以下に設定する。このプラズマエッチング処理により、エッチングマスク１０のエッチング用窪み部８の開口部１０Ａは、僅かに削り取られてしまうが特に問題は生じない。これにより、底板反射防止膜除去工程を完了する。
次に、図２（Ｄ）に示すように、上記エッチング用窪み部８の底部及び側面を含んでエッチングマスク１０の表面全体にプラズマＣＶＤによりプラズマに対して耐性の大きい本発明の特徴とするプラズマ耐性膜１００を形成する。これにより、エッチングマスク１０の表面全体がプラズマ耐性膜１００により被覆されることになる。このプラズマ耐性膜１００としては、例えばシリコン窒化膜（ＳｉＮ）を用いることができる。ここで重要な点は、上記エッチング用窪み部８の幅Ｗ１が非常に狭いことから、この内部には成膜ガスが侵入し難い状態となっており、従って、このエッチング用窪み部８の底部及び側面に堆積するプラズマ耐性膜１００の厚さＴ１は、上記エッチングマスク１０の上面に堆積するプラズマ耐性膜１００の厚さＴ２よりもかなり薄くなされている。例えばエッチング用窪み部８の幅Ｗ１や高さＨ１にもよるが、両厚さの比”Ｔ１／Ｔ２＝０．５”程度である。ここでは、上記プラズマ耐性膜１００を、その厚さＴ１、Ｔ２が例えば５ｎｍ及び１０ｎｍ程度にそれぞれなるように成膜する。
この時のプロセス温度もエッチングマスク１０の耐熱性を考慮して、例えば１３０℃以下に設定する。また、この時の成膜用のガスとしては、シラン系ガスと窒化ガスとを用いる。ここでシラン系ガスとしては、ＳｉＨ４ ガスやＳｉ２ Ｈ６ ガスを用いることができ、また窒化ガスとしてはＮ２ ガスやＮＨ３ ガス等を用いることができる。また、これらのガスにＡｒガス等の不活性ガスを加えるようにしてもよい。このようにして、プラズマ耐性膜形成工程を完了する。
次に、図２（Ｅ）に示すように、上記エッチング用窪み部８の底部に堆積したプラズマ耐性膜１００を除去するプラズマエッチング処理を施す。この場合、エッチングマスク１０の上面に堆積しているプラズマ耐性膜１００も同時に削り取られるが、前述したように、この部分の膜厚Ｔ２は、底部における膜厚Ｔ１よりもかなり厚いので、底部に堆積しているプラズマ耐性膜１００のみを選択的に除去することができる。これにより、下層の被加工層２の表面がエッチング用窪み部８の底部で露出することになる。またこの時、バイアス用の高周波電源８９を駆動して載置台２６に１３．５６ＭＨｚのイオン引き込み用のバイアス電力を印加すれば、上記底部に堆積したプラズマ耐性膜１００を効率的に除去することができる。
この時のエッチングガスとしては、ＣＦ４ ガス、ＣＨＦ３ 等のＣＦ系ガスを用いることができる。またプロセス温度は、エッチングマスク１０の耐熱性を考慮して例えば１３０℃以下に設定する。このようにして、底部プラズマ耐性膜除去工程が完了することになる。
この時のエッチングガスとしては、ＣＦ４ ガス、ＣＨＦ３ 等のＣＦ系ガスを用いることができる。またプロセス温度は、エッチングマスク１０の耐熱性を考慮して例えば１３０℃以下に設定する。このようにして、底部プラズマ耐性膜除去工程が完了することになる。
次に、図２（Ｆ）に示すように、エッチング用窪み部８の底部を除いてプラズマ耐性膜で覆われたエッチングマスク１０をマスクとして上記被加工層２に対してプラズマエッチング処理を施す。これにより、例えばＳｉＯ２ よりなる上記被加工層２はプラズマ耐性膜で覆われたエッチングマスク１０のパターンが転写された状態でエッチングされて加工溝１２が形成され、その底部に下層の半導体ウエハＷの表面が露出することになる。
この時のプロセス温度は、エッチングマスク１０の耐熱性を考慮して例えば１３０℃以下に設定する。またこの時のエッチングガスとしては例えばＣＦ４ ガスよりなるＣＦ系ガスとＡｒガス等を用いることができる。
この時のプロセス温度は、エッチングマスク１０の耐熱性を考慮して例えば１３０℃以下に設定する。またこの時のエッチングガスとしては例えばＣＦ４ ガスよりなるＣＦ系ガスとＡｒガス等を用いることができる。
この場合、プラズマエッチング処理に伴って、ＳｉＮよりなるプラズマ耐性膜１００も削り取られて全体が薄くなるが、上記エッチングガスのプラズマ耐性膜１００であるＳｉＮと被加工層２であるＳｉＯ２ とに対する選択比は、１０〜５０程度もあるので、ＳｉＯ２ よりなる上記被加工層２は比較的簡単に削り取られてしまうのに対して、プラズマ耐性膜１００は完全には削り取られることがなく、この結果、エッチングマスク１０の形状は保持されて、この形状が崩れることがない。またＣ５ Ｆ８ ガスよりなるエッチングガスを用いると、上記選択比を更に高めることができる。従って、従来方法にあっては図４（Ｄ）及び図４（Ｅ）に示すようにエッチングパターンが崩れてしまったが、本発明方法によれば、上述したようにエッチングマスク１０の変形を防止して形崩れのない所望のエッチングパターンを得ることができる。これにより、本エッチング工程を完了することになる。
次に、図２（Ｇ）に示すように、上記エッチングマスク１０の表面を覆っているＳｉＮよりなるプラズマ耐性膜１００を完全に除去するためのプラズマエッチング処理を施す。ここでは、上記図２（Ｆ）の場合とは逆に、ＳｉＮよりなるプラズマ耐性膜１００は容易に削れるが、ＳｉＯ２ よりなる被加工層２は削り難いエッチングガスを用いる。具体的には、このエッチングガスとしては、ＣＦ系のガスである例えばＣＦ４ ガスを適切な濃度に設定することにより、或いはＣＨＦ３ ガスを用いることにより、図２（Ｆ）にて説明した場合とは逆の選択比に設定することができ、ＳｉＯ２ よりなる被加工層２の形状を維持したままエッチングマスク１０の表面を覆っていたプラズマ耐性膜１００を選択的に除去することができる。これにより、プラズマ耐性膜除去工程を完了する。
次に、図２（Ｈ）に示すように、例えば酸素プラズマを用いたプラズマアッシング処理を行うことによって、有機物よりなるエッチングマスク１０を除去するマスク除去工程と、引き続き、同じく有機物よりなる反射防止膜４を除去する反射防止膜除去工程を連続的に行って、上記エッチングマスク１０と反射防止膜４をそれぞれ完全に除去し、一連のエッチング処理を終了することになる。
このように、本発明方法では、エッチングマスク１０の表面全体にプラズマ耐性膜１００を形成し、このエッチングマスクのエッチング用窪み部８の底部に位置するプラズマ耐性膜１００を除去した後に、被加工層２を削る通常のエッチング処理を行うようにしたので、エッチングマスクの変形を防止して形崩れのない所望のエッチングパターンを得ることができる。
上記実施例では、図２（Ｃ）に示すプラズマエッチング処理から図２（Ｈ）に示すプラズマアッシング処理まで、使用するガスを切り替えて供給することにより、図１に示すプラズマ処理装置２２内で連続的に行うようにしたが、これに限定されず、図２（Ｃ）から図２（Ｈ）に示す各工程の一部を図１に示すプラズマ処理装置２２内で行って、他の処理は別の処理装置で行うようにしてもよい。例えばプラズマエッチング処理と、プラズマＣＶＤ処理とプラズマアッシング処理を、それぞれ専用の別々の処理装置で行うようにしてもよい。また図２（Ｃ）〜図２（Ｈ）に示す各工程をそれぞれ別々の処理装置で行うようにしてもよい。
＜第２実施例＞
次に本発明方法の第２実施例について説明する。
図３は本発明に係るエッチング方法の第２実施例を示す工程図である。先に説明した第１実施例では、図２（Ｃ）〜図２（Ｅ）に示す各工程において、エッチングマスク１０を形成した後に、まずエッチング用窪み部８の底部に露出する反射防止膜４を取り除き（図２（Ｃ）参照）、次に、表面全体にプラズマ耐性膜１００を堆積し（図２（Ｄ）参照）、次に、エッチング用窪み部８の底部に位置する反射防止膜１００を取り除くようにしたが（図２（Ｅ）参照）、これに限定されず、先にプラズマ耐性膜１００を堆積し、次にエッチング用窪み部８の底部に位置するプラズマ耐性膜１００及び反射防止膜４を順次取り除くようにしてもよい。すなわち、図３（Ａ）及び図３（Ｂ）は図２（Ａ）及び図２（Ｂ）にそれぞれ対応しており、図３（Ｂ）に示すようにエッチングマスク１０の形成が完了したならば、次に図３（Ｃ）に示すように、エッチングマスク１０の表面全体にプラズマ耐性膜１００を形成する。
次に本発明方法の第２実施例について説明する。
図３は本発明に係るエッチング方法の第２実施例を示す工程図である。先に説明した第１実施例では、図２（Ｃ）〜図２（Ｅ）に示す各工程において、エッチングマスク１０を形成した後に、まずエッチング用窪み部８の底部に露出する反射防止膜４を取り除き（図２（Ｃ）参照）、次に、表面全体にプラズマ耐性膜１００を堆積し（図２（Ｄ）参照）、次に、エッチング用窪み部８の底部に位置する反射防止膜１００を取り除くようにしたが（図２（Ｅ）参照）、これに限定されず、先にプラズマ耐性膜１００を堆積し、次にエッチング用窪み部８の底部に位置するプラズマ耐性膜１００及び反射防止膜４を順次取り除くようにしてもよい。すなわち、図３（Ａ）及び図３（Ｂ）は図２（Ａ）及び図２（Ｂ）にそれぞれ対応しており、図３（Ｂ）に示すようにエッチングマスク１０の形成が完了したならば、次に図３（Ｃ）に示すように、エッチングマスク１０の表面全体にプラズマ耐性膜１００を形成する。
次に、図３（Ｄ）に示すように、エッチング用窪み部８の底部に堆積したプラズマ耐性膜１００を除去し、続けて、図３（Ｅ）に示すようにエッチング用窪み部８の底部に露出した反射防止膜４を除去する。
これ以降の図３（Ｆ）〜図３（Ｈ）に示す各工程は図２（Ｆ）〜図２（Ｈ）に示す各工程にそれぞれ対応している。この場合にも、第１実施例と同様の作用効果を発揮することができる。
尚、上記実施例では、プラズマ耐性膜１００としてシリコン窒化膜（ＳｉＮ）を用いた場合を例にとって説明したが、これに限定されず、例えばＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜、Ｓｉ膜等も用いることができる。尚、ＳｉＮ膜を含めてここで挙げられた各膜中には、僅かではあるが水素が含まれる場合があるが、この場合にも本発明の範囲に含まれるものである。また、上記したプラズマ耐性膜１００としてＳｉとＣとを含む膜を低温（１３０℃以下）にて成膜する場合には、少なくともトリメチルシランを用いてこの膜を成膜するのが好ましい。
これ以降の図３（Ｆ）〜図３（Ｈ）に示す各工程は図２（Ｆ）〜図２（Ｈ）に示す各工程にそれぞれ対応している。この場合にも、第１実施例と同様の作用効果を発揮することができる。
尚、上記実施例では、プラズマ耐性膜１００としてシリコン窒化膜（ＳｉＮ）を用いた場合を例にとって説明したが、これに限定されず、例えばＳｉＣＮ膜、ＳｉＣ膜、ＳｉＣＯ膜、Ｓｉ膜等も用いることができる。尚、ＳｉＮ膜を含めてここで挙げられた各膜中には、僅かではあるが水素が含まれる場合があるが、この場合にも本発明の範囲に含まれるものである。また、上記したプラズマ耐性膜１００としてＳｉとＣとを含む膜を低温（１３０℃以下）にて成膜する場合には、少なくともトリメチルシランを用いてこの膜を成膜するのが好ましい。
上記各膜をプラズマ耐性膜１００として用いた場合にも、これらの各膜をプラズマエッチング処理で除去する場合には、ＳｉＮ膜の場合と同じＣＦ４ ガスやＣＨＦ３ ガスを用いることができる。
また、上記各実施例では、被加工層２としてＳｉＯ２ 膜よりなる絶縁膜をプラズマエッチングする場合を例にとって説明したが、これに限定されず、他の膜種の絶縁膜をプラズマエッチングする場合にも本発明方法を適用することができる。
更には、絶縁膜に限定されず、被加工層２として例えば導電性のポリシリコン膜をエッチングする場合にも本発明方法を適用することができる。この場合には、プラズマ耐性膜１００としては、被加工層２がＳｉＯ２ 膜の場合の時に使用できる先に挙げられた膜種（ただしＳｉ膜を除く）を全て用いることができる。
また、上記各実施例では、被加工層２としてＳｉＯ２ 膜よりなる絶縁膜をプラズマエッチングする場合を例にとって説明したが、これに限定されず、他の膜種の絶縁膜をプラズマエッチングする場合にも本発明方法を適用することができる。
更には、絶縁膜に限定されず、被加工層２として例えば導電性のポリシリコン膜をエッチングする場合にも本発明方法を適用することができる。この場合には、プラズマ耐性膜１００としては、被加工層２がＳｉＯ２ 膜の場合の時に使用できる先に挙げられた膜種（ただしＳｉ膜を除く）を全て用いることができる。
また、図１に示すプラズマ処理装置は単に一例を示したに過ぎず、マイクロ波、或いは高周波を用いた他の全てのプラズマ処理装置を本発明方法に適用することができる。
更には、被処理体としては、半導体ウエハに限定されず、ＬＣＤ基板、ガラス基板、セラミック基板等も用いることができる。
更には、被処理体としては、半導体ウエハに限定されず、ＬＣＤ基板、ガラス基板、セラミック基板等も用いることができる。
２ 被加工層
４ 反射防止膜
６ レジスト層
８ エッチング用窪み部
１０ エッチングマスク
２２ プラズマ処理装置
２４ 処理容器
２６ 載置台
４４ プラズマ形成手段
４６ 平面アンテナ部材
６２ マイクロ波発生器
６６ ガス導入手段
９０ 装置制御部
９２ 記憶媒体
１００ プラズマ耐性膜
Ｗ 半導体ウエハ（被処理体）
４ 反射防止膜
６ レジスト層
８ エッチング用窪み部
１０ エッチングマスク
２２ プラズマ処理装置
２４ 処理容器
２６ 載置台
４４ プラズマ形成手段
４６ 平面アンテナ部材
６２ マイクロ波発生器
６６ ガス導入手段
９０ 装置制御部
９２ 記憶媒体
１００ プラズマ耐性膜
Ｗ 半導体ウエハ（被処理体）
Claims (9)
- 被処理体の表面に形成されている被加工層をエッチングするエッチング方法において、
前記被処理体の表面にレジスト層を均一に形成するレジスト形成工程と、
前記レジスト層に所定のエッチング用窪み部を形成することによりパターン化されたエッチングマスクを形成するマスク形成工程と、
前記エッチング用窪み部の底部及び側面を含んで前記エッチングマスクの表面全体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程と、
前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜を除去する底部プラズマ耐性膜除去工程と、
前記プラズマ耐性膜で覆われた前記エッチングマスクをマスクとして前記被加工層をエッチングする本エッチング工程と、
を有することを特徴とするエッチング方法。 - 前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜の厚さは、前記エッチングマスクの上面に形成された前記プラズマ耐性膜の厚さよりも薄くなされていることを特徴とする請求項１記載のエッチング方法。
- 前記プラズマ耐性膜は、前記エッチングマスクの耐熱温度よりも低い温度でプラズマＣＶＤ処理により形成されることを特徴とする請求項１または２記載のエッチング方法。
- 前記被加工層の表面には、予め反射防止膜が形成されていることを特徴とする請求項１乃至３のいずれかに記載のエッチング方法。
- 前記プラズマ耐性膜形成工程の前、或いは後には、前記エッチング用窪み部の底部に位置している前記反射防止膜を除去する底部反射防止膜除去工程を行うことを特徴とする請求項１乃至４のいずれかに記載のエッチング方法。
- 前記本エッチング工程の後には、
前記プラズマ耐性膜を除去するプラズマ耐性膜除去工程と、
前記マスクを除去するマスク除去工程とを順次行うことを特徴とする請求項１乃至５のいずれかに記載のエッチング方法。 - 前記プラズマ耐性膜形成工程と、
前記底部プラズマ耐性膜除去工程と、
前記本エッチング工程の内の一部の工程、或いは全部の工程は、同一のプラズマ処理装置内で行われることを特徴とする請求項１乃至６のいずれかに記載のエッチング方法。 - 被処理体に対して所定のプラズマ処理を施すプラズマ処理装置において、
真空引き可能になされた処理容器と、
前記被処理体を載置する載置台と、
前記処理容器内へ所定のガスを導入するガス導入手段と、
前記処理容器内にてプラズマを形成するプラズマ形成手段と、
前記被処理体の被加工層の表面に形成されたエッチングマスクの表面全体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程、前記エッチングマスクに形成されているエッチング用窪み部の底部に形成されているプラズマ耐性膜を除去する底部プラズマ耐性膜除去工程及び前記プラズマ耐性膜で覆われた前記エッチングマスクをマスクとして前記被加工層をエッチングする本エッチング工程の内の一部の工程、或いは全部の工程を行うように制御する装置制御部と、
を備えたことを特徴とするプラズマ処理装置。 - 真空引き可能になされた処理容器と、
被処理体を載置する載置台と、
前記処理容器内へ所定のガスを導入するガス導入手段と、
前記処理容器内にてプラズマを形成するプラズマ形成手段と、
装置全体の動作を制御する装置制御部とを有するプラズマ処理装置を用いて前記被処理体に対して所定のプラズマ処理を施すに際して、
前記被処理体の被加工層の表面に形成されたエッチングマスクの表面全体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程、前記エッチングマスクに形成されているエッチング用窪み部の底部に形成されているプラズマ耐性膜を除去する底部プラズマ耐性膜除去工程及び前記プラズマ耐性膜で覆われた前記エッチングマスクをマスクとして前記被加工層をエッチングする本エッチング工程の内の一部の工程、或いは全部の工程を行うように前記プラズマ処理装置を制御するプログラムを記憶することを特徴とする記憶媒体。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317367A JP2007123766A (ja) | 2005-10-31 | 2005-10-31 | エッチング方法、プラズマ処理装置及び記憶媒体 |
| US12/091,961 US20090137125A1 (en) | 2005-10-31 | 2006-10-26 | Etching method and etching apparatus |
| KR1020087010398A KR100967458B1 (ko) | 2005-10-31 | 2006-10-26 | 에칭 방법 및 에칭 장치 |
| CNA2006800407651A CN101300667A (zh) | 2005-10-31 | 2006-10-26 | 蚀刻方法以及蚀刻装置 |
| PCT/JP2006/321410 WO2007052534A1 (ja) | 2005-10-31 | 2006-10-26 | エッチング方法及びエッチング装置 |
| TW095140285A TWI425565B (zh) | 2005-10-31 | 2006-10-31 | Etching apparatus and etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317367A JP2007123766A (ja) | 2005-10-31 | 2005-10-31 | エッチング方法、プラズマ処理装置及び記憶媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007123766A true JP2007123766A (ja) | 2007-05-17 |
Family
ID=38005686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005317367A Pending JP2007123766A (ja) | 2005-10-31 | 2005-10-31 | エッチング方法、プラズマ処理装置及び記憶媒体 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090137125A1 (ja) |
| JP (1) | JP2007123766A (ja) |
| KR (1) | KR100967458B1 (ja) |
| CN (1) | CN101300667A (ja) |
| TW (1) | TWI425565B (ja) |
| WO (1) | WO2007052534A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219099A (ja) * | 2012-04-05 | 2013-10-24 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマ処理装置 |
| KR20190015132A (ko) | 2017-08-03 | 2019-02-13 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9245717B2 (en) | 2011-05-31 | 2016-01-26 | Lam Research Corporation | Gas distribution system for ceramic showerhead of plasma etch reactor |
| US8562785B2 (en) * | 2011-05-31 | 2013-10-22 | Lam Research Corporation | Gas distribution showerhead for inductively coupled plasma etch reactor |
| JP6382055B2 (ja) * | 2014-10-07 | 2018-08-29 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| TWI812762B (zh) * | 2018-07-30 | 2023-08-21 | 日商東京威力科創股份有限公司 | 處理被處理體之方法、處理裝置及處理系統 |
| CN110858541B (zh) * | 2018-08-24 | 2022-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110931354B (zh) * | 2018-09-19 | 2023-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及半导体结构的制造方法 |
| TWI814173B (zh) * | 2020-12-14 | 2023-09-01 | 香港商金展科技有限公司 | 在多個寶石的外表面形成可識別標記的方法和系統，以及根據這種方法標記的寶石 |
| RU205508U1 (ru) * | 2021-03-11 | 2021-07-19 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Маска для взрывной фотолитографии |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871630A (en) * | 1986-10-28 | 1989-10-03 | International Business Machines Corporation | Mask using lithographic image size reduction |
| US5296410A (en) * | 1992-12-16 | 1994-03-22 | Samsung Electronics Co., Ltd. | Method for separating fine patterns of a semiconductor device |
| JPH07106310A (ja) * | 1993-09-29 | 1995-04-21 | Victor Co Of Japan Ltd | ドライエッチング方法 |
| US5736296A (en) * | 1994-04-25 | 1998-04-07 | Tokyo Ohka Kogyo Co., Ltd. | Positive resist composition comprising a mixture of two polyhydroxystyrenes having different acid cleavable groups and an acid generating compound |
| TW367587B (en) * | 1998-03-31 | 1999-08-21 | Taiwan Semiconductor Mfg Co Ltd | Manufacturing method for on-chip interconnected wiring without damage to inter-layer dielectric |
| US7223676B2 (en) * | 2002-06-05 | 2007-05-29 | Applied Materials, Inc. | Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer |
| US6831742B1 (en) * | 2000-10-23 | 2004-12-14 | Applied Materials, Inc | Monitoring substrate processing using reflected radiation |
| US6750150B2 (en) * | 2001-10-18 | 2004-06-15 | Macronix International Co., Ltd. | Method for reducing dimensions between patterns on a photoresist |
| CN100440449C (zh) * | 2002-06-27 | 2008-12-03 | 东京毅力科创株式会社 | 等离子体处理方法 |
| US7473377B2 (en) * | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
| KR100928098B1 (ko) * | 2002-12-24 | 2009-11-24 | 동부일렉트로닉스 주식회사 | 산화막을 이용한 메탈라인 형성방법 |
| US7015885B2 (en) * | 2003-03-22 | 2006-03-21 | Active Optical Networks, Inc. | MEMS devices monolithically integrated with drive and control circuitry |
| JP2004319972A (ja) * | 2003-03-31 | 2004-11-11 | Tokyo Electron Ltd | エッチング方法及びエッチング装置 |
| DE102005020132B4 (de) * | 2005-04-29 | 2011-01-27 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht |
-
2005
- 2005-10-31 JP JP2005317367A patent/JP2007123766A/ja active Pending
-
2006
- 2006-10-26 KR KR1020087010398A patent/KR100967458B1/ko active Active
- 2006-10-26 US US12/091,961 patent/US20090137125A1/en not_active Abandoned
- 2006-10-26 CN CNA2006800407651A patent/CN101300667A/zh active Pending
- 2006-10-26 WO PCT/JP2006/321410 patent/WO2007052534A1/ja not_active Ceased
- 2006-10-31 TW TW095140285A patent/TWI425565B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013219099A (ja) * | 2012-04-05 | 2013-10-24 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマ処理装置 |
| KR20190015132A (ko) | 2017-08-03 | 2019-02-13 | 도쿄엘렉트론가부시키가이샤 | 피처리체를 처리하는 방법 |
| US10998223B2 (en) | 2017-08-03 | 2021-05-04 | Tokyo Electron Limited | Method for processing target object |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI425565B (zh) | 2014-02-01 |
| WO2007052534A1 (ja) | 2007-05-10 |
| KR100967458B1 (ko) | 2010-07-01 |
| TW200729333A (en) | 2007-08-01 |
| CN101300667A (zh) | 2008-11-05 |
| US20090137125A1 (en) | 2009-05-28 |
| KR20080054430A (ko) | 2008-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4701691B2 (ja) | エッチング方法 | |
| US8119530B2 (en) | Pattern forming method and semiconductor device manufacturing method | |
| JP5706946B2 (ja) | プラズマエッチング方法及びプラズマエッチング装置 | |
| US8809199B2 (en) | Method of etching features in silicon nitride films | |
| TWI430360B (zh) | Plasma etching method and plasma etching device | |
| WO2009084194A1 (en) | Etching method for metal film and metal oxide film, and manufacturing method for semiconductor device | |
| EP1865548A1 (en) | Method for producing silicon oxide film, control program thereof, recording medium and plasma processing apparatus | |
| KR20090126280A (ko) | 플라즈마 산화 처리 방법, 플라즈마 처리 장치, 및, 기억 매체 | |
| TW200823992A (en) | Etching method, etching device, computer program, and recording medium | |
| KR101171813B1 (ko) | 유기 재료의 균일한 제거를 제공하는 방법 | |
| KR20100019469A (ko) | 마이크로파 플라즈마 처리 장치 및 마이크로파 플라즈마 처리 방법, 및 마이크로파 투과판 | |
| JP3808902B2 (ja) | プラズマエッチング方法 | |
| US7713864B2 (en) | Method of cleaning semiconductor substrate conductive layer surface | |
| WO2008038788A1 (en) | Method for forming silicon oxide film, plasma processing apparatus and storage medium | |
| JP2007005377A (ja) | プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置 | |
| JP2007123766A (ja) | エッチング方法、プラズマ処理装置及び記憶媒体 | |
| JPWO2007034871A1 (ja) | 選択的プラズマ処理方法 | |
| US7465670B2 (en) | Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity | |
| JP7220603B2 (ja) | 膜をエッチングする方法及びプラズマ処理装置 | |
| CN113206016A (zh) | 氧化物半导体膜的蚀刻方法和等离子体处理装置 | |
| JP7667167B2 (ja) | コア除去 | |
| JP2006278517A (ja) | プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体 | |
| JP2008181996A (ja) | 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体 | |
| JP2008010598A (ja) | プラズマ処理方法及びその装置 |