KR20080054430A - 에칭 방법 및 에칭 장치 - Google Patents
에칭 방법 및 에칭 장치 Download PDFInfo
- Publication number
- KR20080054430A KR20080054430A KR1020087010398A KR20087010398A KR20080054430A KR 20080054430 A KR20080054430 A KR 20080054430A KR 1020087010398 A KR1020087010398 A KR 1020087010398A KR 20087010398 A KR20087010398 A KR 20087010398A KR 20080054430 A KR20080054430 A KR 20080054430A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- plasma
- resistant film
- mask
- plasma resistant
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 193
- 238000000034 method Methods 0.000 title claims abstract description 105
- 238000012545 processing Methods 0.000 claims description 64
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 3
- 238000004590 computer program Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 57
- 235000012431 wafers Nutrition 0.000 description 19
- 238000001020 plasma etching Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 239000004020 conductor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003028 elevating effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 239000003779 heat-resistant material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은, 피처리체의 표면에 형성되어 있는 피가공층을 에칭하는 에칭 방법에 있어서, 상기 피처리체의 표면에 레지스트층을 균일하게 형성하는 레지스트 형성 공정과, 상기 레지스트층에 소정의 에칭용 오목부를 형성함으로써, 패턴화된 에칭 마스크를 형성하는 마스크 형성 공정과, 상기 에칭용 오목부의 저부(底部) 및 측면을 포함하여, 상기 에칭 마스크의 표면 전체에 플라즈마 내성막을 형성하는 플라즈마 내성막 형성 공정과, 상기 에칭용 오목부의 저부에 형성된 상기 플라즈마 내성막을 제거하는 저부 플라즈마 내성막 제거 공정과, 상기 저부 플라즈마 내성막 제거 공정 후에, 상기 에칭 마스크를 마스크로 하여 상기 피가공층을 에칭하는 본 에칭 공정을 구비한 것을 특징으로 하는 에칭 방법이다.
Description
본 발명은, 반도체 웨이퍼 등의 피처리체의 표면에 형성되어 있는 절연막 등의 피가공층을 에칭하는 에칭 방법 및 에칭 장치에 관한 것이다.
일반적으로, 반도체 제품의 집적 회로를 형성하기 위해서는, 실리콘 기판 등의 반도체 웨이퍼의 표면에 대하여, 성막 처리, 개질 처리, 산화 확산 처리, 에칭 처리 등의 각종 처리가 반복하여 실시된다. 이에 의해 원하는 집적 회로가 제조된다.
상기 각종 처리 중에서, 예를 들면 에칭 처리를 예로 들어 설명한다. 에칭 처리에서는, 일반적으로, 에칭의 대상이 되는 피가공층의 표면에, 포토 레지스트 등을 이용하여, 패턴화된 에칭 마스크가 형성된다. 이 에칭 마스크를 마스크로 이용하면서 에칭 가스를 작용시킴으로써, 원하는 부위만이 선택적으로 제거된다. 이로 인해, 원하는 부위에만 에칭이 실시된다. 여기서 포토 레지스트는, 일반적으로는 유기 재료로 이루어지므로 내열성이 높지 않다. 따라서, 마스크의 패턴을 유지하고, 적정한 형상의 에칭을 실시하기 위해서는, 마스크의 내열성을 고려하여 200℃ 정도의 비교적 저온에서 에칭을 실시하는 것이 필요하다. 이러한 저온 하에서의 에칭 처리로서, 플라즈마를 이용한 플라즈마 에칭이 일반적으로 실시되고 있다(예 를 들면, 특개평 5-21396호 공보 참조).
플라즈마를 이용한 종래의 에칭 방법의 일례를, 도 4a 내지 도 4e에 기초하여 설명한다. 도 4a 내지 도 4e는, 플라즈마를 이용한 종래의 에칭 방법의 일례를 도시한 공정도이다.
도 4a에 도시된 바와 같이, 실리콘 기판 등의 반도체 웨이퍼로 이루어지는 피처리체(W)의 표면에, 소정의 패턴으로 에칭되어야 하는 피가공층(202)이 형성되어 있다. 피가공층(202)은, 예를 들면 SiO2막 등으로 이루어지는 절연막이다. 또한, 도면에서는 피처리체의 상면측의 일부만이 도시되어 있다.
그리고, 피가공층(202)의 상면에는, 후술할 레지스트 노광 시의 반사광의 악영향을 배제할 목적으로, 사전에, 예를 들면 유기물로 이루어지는 반사 방지막(204)이 균일하게 형성되어 있다.
그런데, 이와 같이 형성된 피처리체(W)의 반사 방지막(204)의 표면에, 먼저 균일하게 레지스트층(206)이 소정의 두께로 형성된다(도 4a 참조). 이 레지스트층(206)이 선택적으로 노광 현상되고, 그 일부가 선택적으로 제거되어, 에칭용 오목부(208)가 형성된다(도 4b 참조). 즉, 레지스트로 이루어지는 에칭 마스크(210)가 제조된다. 이 에칭용 오목부(208)는, 제거해야 하는 피가공층(202)의 패턴에 따라서 홈 형상 또는 홀 형상으로 형성된다.
이어서, 에칭용 오목부(208)의 저부(底部)에 노출된 반사 방지막(204)이, 플라즈마 에칭에 의하여 제거된다(도 4c 참조). 이에 의해 피가공층(202)의 표면이 노출된다. 또한, 이러한 에칭 마스크(210)를 마스크로 이용하면서, 플라즈마 에칭이 실시되어, SiO2막으로 이루어지는 피가공층(202)이 에칭된다(도 4d 참조).
그 후, 플라즈마를 이용한 애싱 처리가 실시되어, 유기물로 이루어지는 에칭 마스크(210) 및 반사 방지막(204)이 각각 제거된다(도 4e 참조). 이에 의해 에칭 처리가 종료된다.
그런데, 선폭, 홈폭, 또는 홀 직경 등이 비교적 큰 경우에는, 피가공층(202)의 형상이 전혀 변형되지 않고, 원하는 에칭 처리를 실시할 수 있다. 그러나, 고(高)집적화 및 고(高)미세화가 더욱 추진되어, 선폭 등의 치수가 예를 들면 150nm 이하라고 하는 오더가 요구되면, 이에 대응하여 해상도를 높이기 위하여, 짧은 파장의 빛에 대해서도 투과성이 높은 특수한 레지스트를 이용하여 레지스트층(206)을 형성할 필요가 있다.
그러나, 이러한 특수한 레지스트는 플라즈마 내성이 비교적 뒤떨어진다. 따라서, 예를 들면 도 4c 및 도 4d에 도시된 바와 같이, 플라즈마 처리 시에 레지스 트로 이루어진 에칭 마스크(210)의 개구부(210A)가 플라즈마에 부딪혀서 점차 확대되도록 변형되는 경우가 있다. 이에 따라, 도 4d 및 도 4e에 도시된 바와 같이, 피가공층(202)의 가공홈(212)의 개구부(212A)도, 예정되어 있던 크기보다도 넓게 제거되는 경우가 있다. 즉, 적정한 형상으로 에칭하지 못하고, 원하는 에칭 패턴을 얻지 못하는 문제가 발생할 수 있다.
이러한 경우에, 에칭 마스크(210)(레지스트층(206))의 플라즈마에 의한 제거 량을 고려하여, 에칭 마스크(210)의 두께를 보다 두껍게 하는 대책을 생각할 수 있다. 그러나, 에칭 마스크(210)(레지스트층(206))를 과도하게 두껍게 하면, 레지스트층(206)을 노광에 의하여 감광시킬 때에, 레지스트층(206)의 하부가 충분히 감광되지 않고, 또한, 레지스트층(206)의 두께 방향에서의 초점이 맞지 않게 된다. 따라서, 에칭 마스크(210)의 두께의 최대치는 불과 400nm 정도이며, 그 이상 두껍게 하는 것은 불가능하다.
본 발명은, 이상과 같은 문제점에 착안하여, 이를 효과적으로 해결하기 위해 창안된 것이다. 본 발명의 목적은, 에칭 마스크의 표면을 플라즈마 내성막으로 얇게 피복함으로써, 에칭 마스크의 변형을 방지하여, 형태 변형이 없는 원하는 에칭 패턴을 보다 확실하게 얻을 수 있는 에칭 방법 및 에칭 장치를 제공하는 것에 있다.
본 발명은, 피처리체의 표면에 형성되어 있는 피가공층을 에칭하는 에칭 방법에 있어서, 상기 피처리체의 표면에 레지스트층을 균일하게 형성하는 레지스트 형성 공정과, 상기 레지스트층에 소정의 에칭용 오목부를 형성함으로써, 패턴화된 에칭 마스크를 형성하는 마스크 형성 공정과, 상기 에칭용 오목부의 저부 및 측면을 포함하여, 상기 에칭 마스크의 표면 전체에 플라즈마 내성막을 형성하는 플라즈마 내성막 형성 공정과, 상기 에칭용 오목부의 저부에 형성된 상기 플라즈마 내성막을 제거하는 저부 플라즈마 내성막 제거 공정과, 상기 저부 플라즈마 내성막 제거 공정 후에, 상기 에칭 마스크를 마스크로 하여 상기 피가공층을 에칭하는 본 에칭 공정을 구비한 것을 특징으로 하는 에칭 방법이다.
본 발명에 의하면, 에칭 마스크의 표면 전체에 플라즈마 내성막이 형성되고, 에칭 마스크의 에칭용 오목부의 저부에 위치하는 플라즈마 내성막이 제거된 후에, 피가공층을 제거하는 통상의 에칭 처리가 실시되므로, 에칭 마스크의 변형이 효과적으로 방지되어, 형태 변형이 없는 원하는 에칭 패턴을 보다 확실하게 얻을 수 있다.
예를 들면, 상기 에칭용 오목부의 저부에 형성된 상기 플라즈마 내성막의 두께는, 상기 에칭 마스크의 상면에 형성된 상기 플라즈마 내성막의 두께보다 얇게 이루어져 있다.
또한, 예를 들면, 상기 플라즈마 내성막은, 상기 에칭 마스크의 내열 온도보다 낮은 온도로 플라즈마 CVD 처리에 의하여 형성된다.
또한, 바람직하게는, 상기 피가공층의 표면에는, 사전에 반사 방지막이 형성되어 있다. 이 경우, 예를 들면 상기 플라즈마 내성막 형성 공정 전 또는 후에, 상기 에칭용 오목부의 저부에 위치하고 있는 상기 반사 방지막을 제거하는 저부 반사 방지막 제거 공정이 실시된다.
또한, 예를 들면 상기 본 에칭 공정 후에, 상기 플라즈마 내성막을 제거하는 플라즈마 내성막 제거 공정과, 상기 마스크를 제거하는 마스크 제거 공정이 순차적으로 실시된다.
또한, 예를 들면 상기 플라즈마 내성막 형성 공정과, 상기 저부 플라즈마 내성막 제거 공정과, 상기 본 에칭 공정의 일부 또는 전부는 동일한 플라즈마 처리 장치 내에서 실시된다.
또한, 본 발명은, 피처리체에 대하여 소정의 에칭 처리를 실시하는 에칭 장치에 있어서, 진공 배기가 가능하도록 이루어진 처리 용기와, 상기 처리 용기 내에 설치된, 피처리체를 재치하기 위한 재치대와, 상기 처리 용기 내로 소정의 가스를 도입하는 가스 도입 수단과, 상기 처리 용기 내에서 상기 소정의 가스를 플라즈마화하는 플라즈마화 수단과, 상기 피처리체의 피가공층의 표면에 형성된 에칭 마스크의 표면 전체에 플라즈마 내성막을 형성하는 플라즈마 내성막 형성 공정과, 해당 에칭 마스크에 형성되어 있던 에칭용 오목부의 저부에 형성된 플라즈마 내성막을 제거하는 저부 플라즈마 내성막 제거 공정과, 에칭용 오목부의 저부를 제외하고 플라즈마 내성막으로 덮인 상기 에칭 마스크를 마스크로 이용하여, 상기 피가공층을 에칭하는 본 에칭 공정 중의 일부 공정 또는 전체 공정이 실시되도록, 상기 가스 도입 수단 및 상기 플라즈마화 수단을 제어하는 장치 제어부를 구비한 것을 특징으로 하는 에칭 장치이다.
또한, 본 발명은, 진공 배기가 가능하도록 이루어진 처리 용기와, 상기 처리 용기 내에 설치된, 피처리체를 재치하기 위한 재치대와, 상기 처리 용기 내로 소정의 가스를 도입하는 가스 도입 수단과, 상기 처리 용기 내에서 상기 소정의 가스를 플라즈마화하는 플라즈마화 수단을 구비한 에칭 장치를 제어하는 제어 방법으로서, 상기 피처리체의 피가공층의 표면에 형성된 에칭 마스크의 표면 전체에 플라즈마 내성막을 형성하는 플라즈마 내성막 형성 공정과, 해당 에칭 마스크에 형성되어 있던 에칭용 오목부의 저부에 형성된 플라즈마 내성막을 제거하는 저부 플라즈마 내성막 제거 공정과, 에칭용 오목부의 저부를 제외하고 플라즈마 내성막으로 덮인 상기 에칭 마스크를 마스크로 이용하여, 상기 피가공층을 에칭하는 본 에칭 공정 중의 일부 공정 또는 전체 공정이 실시되도록, 상기 가스 도입 수단 및 상기 플라즈마화 수단을 제어하는 제어 방법을 컴퓨터로 실시시키기 위한 컴퓨터 프로그램을 기억하는 기억 매체이다.
도 1은, 본 발명의 일실시예에 따른 에칭 장치를 도시한 개략적인 단면도이다.
도 2a 내지 도 2h는, 본 발명의 제 1 실시예에 따른 에칭 방법을 도시한 공정도이다.
도 3a 내지 도 3h는, 본 발명의 제 2 실시예에 따른 에칭 방법을 도시한 공정도이다.
도 4a 내지 도 4e는, 플라즈마를 이용한 종래의 에칭 방법의 일례를 도시한 공정도이다.
이하에, 본 발명에 따른 에칭 장치 및 에칭 방법의 실시예를 첨부 도면에 기초하여 상세하게 설명한다.
도 1은, 본 발명의 일실시예에 따른 에칭 장치를 도시한 개략적인 단면도이다. 도 2a 내지 도 2h는, 본 발명의 제 1 실시예에 따른 에칭 방법을 도시한 공정도이다. 도 3a 내지 도 3h는, 본 발명의 제 2 실시예에 따른 에칭 방법을 도시한 공정도이다. 여기에서는, 마이크로파에 의하여 발생시킨 플라즈마를 이용하여, 플라즈마 에칭 처리가 실시된다.
도 1에 도시된 바와 같이, 본 실시예의 에칭 장치(플라즈마 에칭 장치)(22)는, 전체가 원통체(圓筒體) 형상으로 성형된 처리 용기(24)를 가지고 있다. 처리 용기(24)의 측벽 또는 저부는 알루미늄 등의 도체로 구성되어 접지되어 있다. 처리 용기(24)의 내부는 밀폐된 처리 공간(S)으로서 구성되고, 이 처리 공간(S) 내에 플라즈마가 형성되도록 되어 있다.
처리 용기(24) 내에는, 상면에 피처리체로서의, 예를 들면 반도체 웨이퍼(W)를 재치하는 재치대(26)가 수용되어 있다. 재치대(26)는, 예를 들면 알루마이트(alumite) 처리된 알루미늄 또는 세라믹 등으로 이루어지는 평탄한 원판 형상으로 형성되어 있다. 재치대(26)는, 처리 용기(24)의 저부로부터 기립하는, 예를 들면 알루미늄 등으로 이루어지는 지지 기둥(28)에 지지되어 있다.
처리 용기(24)의 측벽에는, 처리 용기(24)의 내부에 대하여 웨이퍼를 반입, 반출하기 위해 개폐되는 게이트 밸브(30)가 설치되어 있다. 또한, 처리 용기(24)의 저부에는 배기구(32)가 설치되어 있다. 배기구(32)에는, 압력 제어 밸브(34) 및 진공 펌프(36)가 순차적으로 개재 접속된 배기로(38)가 접속되어 있다. 이에 의해, 필요에 따라 처리 용기(24) 내를 소정의 압력까지 진공 배기할 수 있도록 되어 있다.
또한, 처리 용기(24)의 천장부는 개구되어 있다(개구부를 가지고 있다). 여기에, 마이크로파에 대해서는 투과성을 갖는 천판(40)이 0링 등의 씰 부재(42)를 거쳐 기밀하게 설치되어 있다. 천판(40)은, 예를 들면 Al2O3 등의 세라믹재 등으로 이루어진다. 천판(40)의 두께는 내압성을 고려하여, 예를 들면 20mm 정도로 설정된다.
그리고, 천판(40)의 상면에, 처리 용기(24) 내에서 마이크로파에 의하여 플라즈마를 형성하기 위한 플라즈마 형성 수단(44)이 설치되어 있다. 구체적으로는, 플라즈마 형성 수단(44)은, 천판(40)의 상면에 설치된 원판 형상의 평면 안테나 부재(46)를 가지고 있다. 평면 안테나 부재(46) 상에는 지파재(遲波材)(48)가 설치되어 있다. 지파재(48)는 마이크로파의 파장을 단축시키기 위하여 고유전율 특성을 가지고 있다. 지파재(48)의 상방 및 측방의 대략 전면(全面)은, 도전성의 속이 빈 원통체 형상의 용기로 이루어진 도파함(50)에 의하여 덮여 있다. 평면 안테나 부재(46)는, 도파함(50)의 저판(底板)으로서 구성되어, 재치대(26)에 대향하고 있다. 도파함(50)의 상부에는, 이를 냉각하기 위한 냉매가 흐르는 냉각 쟈켓(52)이 설치되어 있다.
도파함(50) 및 평면 안테나 부재(46)의 주변부는, 모두 처리 용기(24)와 도통되어 있다. 도파함(50)의 상면의 중심에, 동축 도파관(54)의 외관(外管: 54A)이 접속되어 있다. 동축 도파관(54)의 내부의 도체(54B)는, 지파재(48)의 중심의 관통홀을 통하여 평면 안테나 부재(46)의 중심부에 접속되어 있다.
동축 도파관(54)은, 모드 변환기(56) 및 매칭 회로(58)가 개재된 도파관(60)을 거쳐, 예를 들면 2.45GHz의 마이크로파를 발생하는 마이크로파 발생기(62)에 접 속되어 있다. 이에 의해, 평면 안테나 부재(46)로 마이크로파를 전달할 수 있도록 되어 있다. 마이크로파의 주파수는 2.45GHz에 한정되지 않고, 그 밖의 주파수, 예를 들면 8.35GHz 등이어도 좋다.
평면 안테나 부재(46)는, 300mm 사이즈의 웨이퍼에 대응하는 경우에는, 예를 들면, 직경이 400 ~ 500mm, 두께가 1 ~ 수mm 정도의 도전성 재료로 구성된다. 보다 구체적으로는, 예를 들면 표면이 은 도금된 동판 또는 알루미늄 판으로 구성될 수 있다. 평면 안테나 부재(46)에는, 예를 들면 긴 홈 형상의 관통홀로 이루어진 다수의 슬롯(64)이 형성되어 있다. 슬롯(64)의 배치 형태는 특별히 한정되지 않는다. 예를 들면, 동심원 형상, 나선 형상, 방사 형상 등으로 배치될 수 있다. 또는, 평면 안테나 부재 전면(全面)에 균일하게 되도록 분포될 수 있다.
또한, 재치대(26)의 상방에는, 처리 용기(24) 내로 에칭 시에 필요로 하는 가스를 공급하기 위한 가스 도입 수단(66)이 설치되어 있다. 구체적으로는, 가스 도입 수단(66)은, 예를 들면 석영 유리제의 가스 노즐로 이루어진다. 필요에 따라, 원하는 가스가 가스 노즐(66)에 의하여 유량 제어되면서 공급되도록 되어 있다. 가스 노즐은, 이용되는 가스의 종류에 따라서 복수 개 설치되어도 좋다. 또는, 가스 도입 수단(66)을 석영 유리제의 샤워 헤드로서 구성해도 좋다.
또한, 재치대(26)의 하방에는, 웨이퍼(W)의 반출입 시에 웨이퍼(W)를 승강시키는 복수, 예를 들면 3 개의 승강 핀(70)(도 1에서는 2 개만 도시함)이 설치되어 있다. 이 승강 핀(70)은, 신축 가능한 벨로우즈(72)를 거쳐 용기 저부를 관통하도록 설치된 승강 로드(74)에 의하여 승강된다. 또한, 재치대(26)에는 승강 핀(70)을 관통시키기 위한 핀 삽입통과홀(76)이 형성되어 있다.
재치대(26) 전체는, 내열 재료, 예를 들면 알루미나 등의 세라믹으로 구성되어 있다. 이 내열 재료 안에, 필요에 따라서 가열 수단(78)이 설치되어 있다. 본 실시예의 가열 수단(78)은, 재치대(26)의 대략 전역에 걸쳐 매립된 박판 형상의 저항 가열 히터로 이루어진다. 이 저항 가열 히터(78)는, 지지 기둥(28) 내를 통하는 배선(80)을 거쳐, 히터 전원(82)에 접속되어 있다. 또한, 이 재치대(26)에는 필요에 따라서 냉각 쟈켓 등의 냉각 수단(도시하지 않음)이 설치되어 있다. 이에 의해, 반도체 웨이퍼(W)를 소정의 온도로 냉각할 수 있도록 되어 있다.
또한, 재치대(26)의 상면측에는, 내부에 예를 들면 망목(網目) 형상으로 배설된 도체선을 가지는 얇은 정전 척(84)이 설치되어 있다. 정전 척(84)의 도체선은 정전 흡착력을 발휘하기 위하여, 배선(86)을 거쳐 직류 전원(88)에 접속되어 있다. 이에 의해, 재치대(26) 상, 상세하게는 정전 척(84) 상에 재치된 웨이퍼(W)가 정전 흡착력에 의하여 흡착될 수 있도록 되어 있다. 한편, 배선(86)에는, 필요에 따라, 예를 들면 13.56MHz의 바이어스용의 고주파 전력을 정전 척(84)의 도체선으로 인가하기 위하여 바이어스용 고주파 전원(89)도 접속되어 있다.
그리고, 이 에칭 장치(22)의 전체 동작은, 예를 들면 마이크로 컴퓨터 등으로 이루어지는 장치 제어부(90)에 의하여 제어되도록 되어 있다. 이 동작을 실시하는 컴퓨터의 프로그램은, 플렉시블 디스크, CD(Compact Disc), 플래시 메모리, 또는 하드 디스크 등의 기억 매체(92)에 기억되어 있다. 구체적으로는, 이 기기 제어부(90)로부터의 지령에 의해, 각 가스의 공급 또는 유량 제어, 마이크로파 또는 고 주파의 공급 또는 전력 제어, 프로세스 온도 또는 프로세스 압력의 제어 등이 실시되도록 되어 있다.
이어서, 이상과 같이 구성된 에칭 장치(22)를 이용하여 실시되는 에칭 방법에 대하여, 도 1 및 도 2a 내지 도 2h를 참조하여 설명한다.
＜제 1 실시예＞ 우선, 본 발명에 따른 에칭 방법의 제 1 실시예에 대하여 설명한다.
도 2a에 도시된 바와 같이, 실리콘 기판 등의 반도체 웨이퍼로 이루어지는 피처리체(W)의 표면에는, 소정의 패턴으로 에칭되어야 하는 피가공층(2)이 형성되어 있다. 피가공층(2)은, 예를 들면 SiO2막 등으로 이루어지는 절연막이다. 또한, 도면에서는 피처리체의 상면측의 일부만이 도시되어 있다.
그리고, 피가공층(2)의 상면에는, 후술할 레지스트 노광 시의 반사광의 악영향을 배제할 목적으로, 사전에, 예를 들면 유기물로 이루어지는 반사 방지막(4)이 균일하게 형성되어 있다. 이 반사 방지막(4)으로는, 예를 들면 BARC(상품명)를 이용할 수 있다.
한편, 이와 같이 형성된 피처리체(W)의 반사 방지막(4)의 표면에 포토 레지스트막이 도포되고, 먼저 균일하게 레지스트층(6)이 소정의 두께로 형성된다(도 2a 참조). 이로 인해 레지스트 형성 공정이 완료된다.
그리고 이어서, 이 레지스트층(6)이 선택적으로 노광 현상되고, 그 일부가 선택적으로 제거되어, 에칭용 오목부(8)가 형성된다(도 2b 참조). 즉, 레지스트로 이루어지는 에칭 마스크(10)가 제조된다(도 2b 참조). 이 에칭용 오목부(8)는, 제거해야 하는 피가공층(2)의 패턴에 따라서, 홈 형상 또는 홀 형상으로 형성된다. 또한, 에칭용 오목부(8)의 저부에서는, 여기에서는 하층의 반사 방지막(4)이 노출된다. 여기서, 에칭용 오목부(8)의 폭(Wl)은 150nm 정도 또는 그 이하의 크기이며, 에칭 마스크(10)의 높이(H1)는 예를 들면 300 ~ 400nm 정도이다. 이상과 같은 처리에 의하여 마스크 형성 공정이 완료된다.
이어서, 도 1에 도시된 에칭 장치(플라즈마 처리 장치)(22)를 이용하여, 플라즈마 에칭 처리 및 플라즈마 CVD 처리가 실시된다. 이들 플라즈마 처리를 실시하기 위하여, 우선, 게이트 밸브(30)을 거쳐, 도 2b에 도시된 바와 같은 반도체 웨이퍼(W)가 반송 암(도시하지 않음)에 의하여 처리 용기(24) 내에 수용된다. 승강 핀(70)을 상하 이동시킴으로써, 반도체 웨이퍼(W)는 재치대(26)의 상면인 재치면에 재치된다. 그리고, 이 반도체 웨이퍼(W)는 정전 척(84)에 의하여 정전 흡착된다.
반도체 웨이퍼(W)는, 가열 수단(78) 또는 냉각 수단에 의하여, 소정의 프로세스 온도로 유지된다. 한편, 소정의 가스가 소정의 유량으로 가스 도입 수단(66)을 거쳐 처리 용기(24) 내로 공급된다. 그리고, 압력 제어 밸브(34)가 제어되어, 처리 용기(24) 내가 소정의 프로세스 압력으로 유지된다. 이와 동시에, 플라즈마 형성 수단(44)이 구동되고, 마이크로파 발생기(62)에서 발생된 마이크로파가 도파관(60) 및 동축 도파관(54)을 거쳐 평면 안테나 부재(46)로 공급된다. 평면 안테나 부재(46)로부터 처리 공간(S)으로는, 지파재(48)에 의하여 파장이 짧아진 마이크로파가 도입된다. 이로 인해 처리 공간(S) 내에 플라즈마가 발생되어, 소정의 플라즈 마 처리가 실시된다.
상세하게는, 평면 안테나 부재(46)로부터 처리 용기(24) 내로 마이크로파가 도입되면, 처리 공간(S) 내로 도입되고 있던 가스가 해당 마이크로파에 의하여 플라즈마화되어 활성화되고, 이 때에 발생되는 활성종에 의하여, 반도체 웨이퍼(W)의 표면이 저온 하에 있어도 효율적으로 플라즈마 처리된다(예를 들면, 에칭 처리 내지 성막 처리가 실시된다). 이 때에, 예를 들면 바이어스용의 고주파 전원(89)을 구동함으로써, 플라즈마 중의 이온을 재치대(26) 측으로 보다 강하게 끌어들일 수 있다.
여기에서는, 도 2b에 도시된 바와 같은 반도체 웨이퍼(W)가, 상술한 바와 같이 상기 플라즈마 처리 장치(22) 내로 도입된 후, 도 2c에 도시된 바와 같이, 에칭용 오목부(8)의 저부에 노출되어 있던 반사 방지막(4)이 플라즈마 에칭에 의하여 제거된다. 이로 인해 피가공층(2)의 표면이 노출된다. 이 때의 에칭 가스로는 Ar 가스, CF계 가스로는 예를 들면 C5F8 가스, O2 가스 등을 이용할 수 있다. 또한, 이 때의 프로세스 온도는 에칭 마스크(10)의 내열성을 고려하여, 예를 들면 130℃ 이하로 설정된다. 이러한 플라즈마 에칭 처리에 의하여, 에칭 마스크(10)의 에칭용 오목부(8)의 개구부(10A)는 약간 제거되지만, 특별한 문제는 발생되지 않는다. 이상에 의하여, 저부 반사 방지막 제거 공정이 완료된다.
이어서, 도 2d에 도시된 바와 같이, 상기 에칭용 오목부(8)의 저부 및 측면을 포함한 에칭 마스크(10)의 표면 전체에, 플라즈마 CVD에 의하여, 플라즈마에 대 해 내성이 큰 본 발명의 특징인 플라즈마 내성막(100)이 형성된다. 이로 인해, 에칭 마스크(10)의 표면 전체가 플라즈마 내성막(100)에 의하여 피복되게 된다. 이 플라즈마 내성막(100)으로는, 예를 들면 실리콘 질화막(SiN)을 이용할 수 있다. 여기서 중요한 점은, 상기 에칭용 오목부(8)의 폭(W1)이 매우 좁기 때문에, 그 내부로는 성막 가스가 침투하기 어려운 상태로 되어 있는 점이다. 이 때문에, 에칭용 오목부(8)의 저부 및 측면에 퇴적된 플라즈마 내성막(100)의 두께(Tl)는, 에칭 마스크(10)의 상면에 퇴적된 플라즈마 내성막(100)의 두께(T2)보다도 매우 얇아진다. 예를 들면, 에칭용 오목부(8)의 폭(Wl) 또는 높이(Hl)에 따라 달라지기도 하지만, 양쪽 두께의 비(Tl / T2)는 0.5 정도이다. 여기에서는, 플라즈마 내성막(100)의 두께(Tl, T2)가 각각 예를 들면 5nm 및 10nm 정도가 되도록 플라즈마 내성막(100)이 성막된다.
이 때의 프로세스 온도도, 에칭 마스크(10)의 내열성을 고려하여, 예를 들면 130℃ 이하로 설정된다. 또한, 이 때의 성막용 가스로는, 실란계 가스와 질화 가스가 이용된다. 여기서 실란계 가스로는, SiH4 가스 또는 Si2H6 가스를 이용할 수 있다. 또한 질화 가스로는, N2 가스 또는 NH3 가스 등을 이용할 수 있다. 또한, 이들 가스에 Ar 가스 등의 불활성 가스를 가하여도 좋다. 이상과 같이 하여, 플라즈마 내성 막 형성 공정이 완료된다.
이어서, 도 2e에 도시된 바와 같이, 상기 에칭용 오목부(8)의 저부에 퇴적된 플라즈마 내성막(100)을 제거하는 플라즈마 에칭 처리가 실시된다. 이 경우, 에칭 마스크(10)의 상면에 퇴적되어 있는 플라즈마 내성막(100)도 동시에 제거되지만, 상술한 바와 같이, 해당 부분의 막 두께(T2)는 저부에서의 막 두께(Tl)보다도 매우 두꺼우므로, 저부에 퇴적되어 있는 플라즈마 내성막(100)만을 완전하게 제거할 수 있다. 이로 인해, 하층의 피가공층(2)의 표면이 에칭용 오목부(8)의 저부에서 노출된다. 또한, 이 때, 바이어스용의 고주파 전원(89)을 구동하여, 재치대(26)에 13.56MHz의 이온 흡인용 바이어스 전력을 인가하면, 저부에 퇴적된 플라즈마 내성막(100)을 보다 효율적으로 제거할 수 있다.
이 때의 에칭 가스로는, CF4 가스, CHF3 등의 CF계 가스를 이용할 수 있다. 또한, 프로세스 온도는 에칭 마스크(10)의 내열성을 고려하여, 예를 들면 130℃ 이하로 설정된다. 이와 같이 하여, 저부 플라즈마 내성막 제거 공정이 완료된다.
이어서, 도 2f에 도시된 바와 같이, 에칭용 오목부(8)의 저부를 제외하고 플라즈마 내성막으로 덮여 있는 에칭 마스크(10)를 마스크로 이용하여, 피가공층(2)에 대한 플라즈마 에칭 처리가 실시된다. 이로 인해, 예를 들면 SiO2로 이루어지는 피가공층(2)은, 플라즈마 내성막으로 덮인 에칭 마스크(10)의 패턴이 전사된 상태로 에칭되어, 예를 들면 가공 홈(12)이 형성된다. 그 저부에는, 하층의 반도체 웨이퍼(W)의 표면이 노출되게 된다.
이 때의 프로세스 온도는, 에칭 마스크(10)의 내열성을 고려하여, 예를 들면 130℃ 이하로 설정된다. 또한, 이 때의 에칭 가스로는, 예를 들면 CF4 가스로 이루어지는 CF계 가스와 Ar 가스 등을 이용할 수 있다.
이 경우, 플라즈마 에칭 처리에 따라, SiN으로 이루어지는 플라즈마 내성막(100)도 제거되므로 전체가 얇아진다. 그러나, 상기 에칭 가스에 의한 플라즈마 내성막(100)인 SiN과 피가공층(2)인 SiO2에 대한 선택비는 10 ~ 50 정도이며, 즉, SiO2로 이루어지는 피가공층(2)은 비교적 간단하게 제거되는 것과 반대로, 플라즈마 내성막(100)은 완전히 제거되지는 않는다. 즉, 에칭 마스크(10)의 형상은 유지되고, 그 형상이 변형되지 않는다. 또한, C5F8 가스로 이루어지는 에칭 가스를 이용하면, 상기 선택비를 더욱 높힐 수 있다.
따라서, 종래의 방법에서는, 도 4d 및 도 4e에 도시된 바와 같이, 에칭 패턴이 변형되었던 것과 반대로, 본 발명 방법에 의하면, 상술한 바와 같이, 에칭 마스크(10)의 변형이 방지되어, 형태 변형이 없는 원하는 에칭 패턴을 보다 확실하게 얻을 수 있다. 이상에 의하여 본 에칭 공정이 완료된다.
이어서, 도 2g에 도시된 바와 같이, 에칭 마스크(10)의 표면을 덮고 있는 SiN으로 이루어지는 플라즈마 내성막(100)을 완전하게 제거하기 위한 플라즈마 에칭 처리가 실시된다. 여기에서는, 도 2f의 경우와는 반대로, SiN으로 이루어지는 플라즈마 내성막(100)은 용이하게 제거되는 것과 반대로, SiO2로 이루어지는 피가공층(2)은 제거되기 어려운 에칭 가스가 이용된다. 구체적으로는, 이러한 에칭 가스로서, CF계 가스인 예를 들면 CF4 가스를 적절한 농도로 설정함으로써, 또는 CHF3 가스를 이용함으로써, 도 2f에서 설명한 경우와는 반대의 선택비를 얻을 수 있다. 이로 인해, SiO2로 이루어지는 피가공층(2)의 형상을 유지한 채로, 에칭 마스크(10)의 표면을 덮고 있던 플라즈마 내성막(100)을 선택적으로 제거할 수 있다. 이상에 의하여 플라즈마 내성막 제거 공정이 완료된다.
이어서, 도 2h에 도시된 바와 같이, 예를 들면 산소 플라즈마를 이용한 플라즈마 애싱 처리가 실시된다. 구체적으로는, 유기물로 이루어진 에칭 마스크(10)가 제거되는 마스크 제거 공정이 실시되고, 이어서, 동일하게 유기물로 이루어진 반사 방지막(4)이 제거되는 반사 방지막 제거 공정이 실시된다. 이로 인해 에칭 마스크(10)와 반사 방지막(4)이 각각 완전히 제거된다. 이상에 의하여 일련의 에칭 처리가 종료된다.
이와 같이, 본 발명 방법에 의하면, 에칭 마스크(10)의 표면 전체에 플라즈마 내성막(100)이 형성되고, 이 에칭 마스크(10)의 에칭용 오목부(8)의 저부에 위치하는 플라즈마 내성막(100)이 제거된 후에, 피가공층(2)을 제거하는 통상의 에칭 처리가 실시되므로, 에칭 마스크의 변형이 방지되어, 형태 변형이 없는 원하는 에칭 패턴을 보다 확실하게 얻을 수 있다.
상기의 실시예에서는, 도 2c에 도시된 플라즈마 에칭 처리로부터 도 2h에도시된 플라즈마 애싱 처리까지 사용되는 가스종은 전환되어 공급되지만, 도 1에 도시된 플라즈마 처리 장치(22) 내에서 연속적으로 실시된다. 그러나, 이러한 태양에 한정되지 않고, 도 2c에 도시된 처리로부터 도 2h에 도시된 처리까지의 중에서, 일부의 처리만을 도 1에 도시된 플라즈마 처리 장치(22) 내에서 실시하고, 그 밖의 처리는 별도의 처리 장치에서 실시하는 것도 가능하다. 예를 들면, 플라즈마 에칭 처리, 플라즈마 CVD 처리 및 플라즈마 애싱 처리를 각각 전용의 별도 처리 장치에서 실시해도 좋다. 또한, 도 2c에 도시된 처리로부터 도 2h에 도시된 처리에 이르는 각 처리 공정을 각각 별도의 처리 장치에서 실시해도 좋다.
＜제 2 실시예＞ 이어서, 본 발명 방법의 제 2 실시예에 대하여 설명한다.
도 3a 내지 도 3h는, 본 발명에 따른 에칭 방법의 제 2 실시예를 도시한 공정도이다. 앞서 설명한 제 1 실시예에서는, 도 2c부터 도 2e에 도시된 각 공정에 있어서, 에칭 마스크(10)가 형성된 후에, 에칭용 오목부(8)의 저부에 노출되는 반사 방지막(4)이 제거되고(도 2c 참조), 이어서, 표면 전체에 플라즈마 내성막(100)이 퇴적되고(도 2d 참조), 그리고 에칭용 오목부(8)의 저부에 위치하는 플라즈마 내성막(100)이 제거되고 있다(도 2e 참조). 그러나, 이러한 태양에 한정되지 않고, 먼저 플라즈마 내성막(100)이 퇴적되고, 이어서 에칭용 오목부(8)의 저부에 위치하는 플라즈마 내성막(100) 및 반사 방지막(4)이 순차적으로 제거되어도 좋다. 즉, 본 실시예에서는, 도 3a 및 도 3b에 도시된 각 공정은, 도 2a 및 도 2b에 도시된 각 공정에 각각 대응되고 있고, 도 3b에 도시된 바와 같이, 에칭 마스크(10)의 형성이 완료된 후에, 도 3c에 도시된 바와 같이, 에칭 마스크(10)의 표면 전체에 플라즈마 내성막(100)이 형성되어 있다.
그리고, 도 3d에 도시된 바와 같이, 에칭용 오목부(8)의 저부에 퇴적된 플라즈마 내성막(100)이 제거되고, 이어서, 도 3e에 도시된 바와 같이, 에칭용 오목부(8)의 저부에 노출된 반사 방지막(4)이 제거된다.
이 이후의 도 3f 내지 도 3h에 도시된 각 공정은, 도 2f 내지 도 2h에 도시된 각 공정에 각각 대응되고 있다.
이상과 같은 본 실시예에서도, 제 1 실시예와 마찬가지의 작용 효과를 발휘할 수 있다.
또한, 상기의 각 실시예에서는, 플라즈마 내성막(100)으로서 실리콘 질화막(SiN)을 이용한 경우를 예로 들어 설명하였으나, 이에 한정되지 않는다. 예를 들면, SiCN막, SiC막, SiCO막, Si막 등도 이용할 수 있다. 아울러, SiN막을 포함하여 여기에서 예로 들어진 각 막 중에는, 약간이지만 수소가 포함되는 경우가 있다. 이러한 경우도 본 발명의 범위에 포함된다. 또한, 상기한 플라즈마 내성막(100)으로서, Si와 C를 포함하는 막을 저온(130℃ 이하)에서 성막하는 경우에는, 적어도 트리메틸실란을 이용하는 것이 바람직하다.
상기 각 막을 플라즈마 내성막(100)으로서 이용한 경우에도, 이들 각 막을 플라즈마 에칭 처리로 제거하는 경우에는, SiN막의 경우와 마찬가지로 CF4가스 또는 CHF3가스를 이용할 수 있다.
또한, 상기 각 실시예에서는, 피가공층(2)으로서 SiO2막으로 이루어지는 절연막이 플라즈마 에칭되는 경우를 예로 들어 설명하였으나, 이에 한정되지 않는다. 그 밖의 막종의 절연막을 플라즈마 에칭하는 경우에도 본 발명 방법을 적용할 수 있다.
아울러, 절연막에 한정되지 않고, 피가공층(2)으로서, 예를 들면 전도성의 폴리 실리콘 막을 에칭하는 경우에도 본 발명 방법을 적용할 수 있다. 이 경우에는, 플라즈마 내성막(100)으로서, 피가공층(2)이 SiO2막일 때에 사용할 수 있는, 앞서 예로 든 막종 중에서 Si막을 제외한 전부를 이용할 수 있다.
또한, 도 1에 도시된 플라즈마 처리 장치는, 단순히 일례를 도시한 것에 불과하다. 마이크로파 또는 고주파를 이용하는 그 밖의 모든 플라즈마 처리 장치를 본 발명 방법에 적용할 수 있다.
나아가, 피처리체로서는, 반도체 웨이퍼에 한정되지 않고, LCD 기판, 유리 기판, 세라믹 기판 등에도 본 발명을 적용할 수 있다.
Claims (9)
- 피처리체의 표면에 형성되어 있는 피가공층을 에칭하는 에칭 방법에 있어서,상기 피처리체의 표면에 레지스트층을 균일하게 형성하는 레지스트 형성 공정과,상기 레지스트층에 소정의 에칭용 오목부를 형성함으로써, 패턴화된 에칭 마스크를 형성하는 마스크 형성 공정과,상기 에칭용 오목부의 저부 및 측면을 포함하여, 상기 에칭 마스크의 표면 전체에 플라즈마 내성막을 형성하는 플라즈마 내성막 형성 공정과,상기 에칭용 오목부의 저부에 형성된 상기 플라즈마 내성막을 제거하는 저부 플라즈마 내성막 제거 공정과,상기 저부 플라즈마 내성막 제거 공정 후에, 상기 에칭 마스크를 마스크로 하여 상기 피가공층을 에칭하는 본 에칭 공정을 구비한 것을 특징으로 하는 에칭 방법.
- 제 1 항에 있어서,상기 에칭용 오목부의 저부에 형성된 상기 플라즈마 내성막의 두께는, 상기 에칭 마스크의 상면에 형성된 상기 플라즈마 내성막의 두께보다도 얇게 이루어져 있는 것을 특징으로 하는 에칭 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 플라즈마 내성막은, 상기 에칭 마스크의 내열 온도보다 낮은 온도에서 플라즈마 CVD 처리에 의하여 형성되는 것을 특징으로 하는 에칭 방법.
- 제 1 항 내지 제 3 항의 어느 한 항에 있어서,상기 피가공층의 표면에는, 사전에 반사 방지막이 형성되어 있는 것을 특징으로 하는 에칭 방법.
- 제 1 항 내지 제 4 항의 어느 한 항에 있어서,상기 플라즈마 내성막 형성 공정 전 또는 후에, 상기 에칭용 오목부의 저부에 위치하고 있는 상기 반사 방지막을 제거하는 저부 반사 방지막 제거 공정이 실시되는 것을 특징으로 하는 에칭 방법.
- 제 1 항 내지 제 5 항의 어느 한 항에 있어서,상기 본 에칭 공정 후에,상기 플라즈마 내성막을 제거하는 플라즈마 내성막 제거 공정과,상기 마스크를 제거하는 마스크 제거 공정이 순차적으로 실시되는 것을 특징으로 하는 에칭 방법.
- 제 1 항 내지 제 6 항의 어느 한 항에 있어서,상기 플라즈마 내성막 형성 공정과, 상기 저부 플라즈마 내성막 제거 공정과, 상기 본 에칭 공정의 일부 또는 전부는, 동일한 플라즈마 처리 장치 내에서 실시되는 것을 특징으로 하는 에칭 방법.
- 피처리체에 대하여 소정의 에칭 처리를 실시하는 에칭 장치에 있어서,진공 배기가 가능하도록 이루어진 처리 용기와,상기 처리 용기 내에 설치된, 피처리체를 재치하기 위한 재치대와,상기 처리 용기 내로 소정의 가스를 도입하는 가스 도입 수단과,상기 처리 용기 내에서 상기 소정의 가스를 플라즈마화하는 플라즈마화 수단과,상기 피처리체의 피가공층의 표면에 형성된 에칭 마스크의 표면 전체에 플라즈마 내성막을 형성하는 플라즈마 내성막 형성 공정과, 상기 에칭 마스크에 형성되어 있던 에칭용 오목부의 저부에 형성된 플라즈마 내성막을 제거하는 저부 플라즈 마 내성막 제거 공정과, 에칭용 오목부의 저부를 제외하고, 플라즈마 내성막으로 덮인 상기 에칭 마스크를 마스크로 이용하여 상기 피가공층을 에칭하는 본 에칭 공정 중의 일부 공정 또는 전체 공정이 실시되도록 상기 가스 도입 수단 및 상기 플라즈마화 수단을 제어하는 장치 제어부를 구비한 것을 특징으로 하는 에칭 장치.
- 진공 배기가 가능하도록 이루어진 처리 용기와,상기 처리 용기 내에 설치된, 피처리체를 재치하기 위한 재치대와,상기 처리 용기 내로 소정의 가스를 도입하는 가스 도입 수단과,상기 처리 용기 내에서 상기 소정의 가스를 플라즈마화하는 플라즈마화 수단을 구비한 에칭 장치를 제어하는 제어 방법으로서,상기 피처리체의 피가공층의 표면에 형성된 에칭 마스크의 표면 전체에 플라즈마 내성막을 형성하는 플라즈마 내성막 형성 공정과, 상기 에칭 마스크에 형성되어 있던 에칭용 오목부의 저부에 형성된 플라즈마 내성막을 제거하는 저부 플라즈마 내성막 제거 공정과, 에칭용 오목부의 저부를 제외하고, 플라즈마 내성막으로 덮인 상기 에칭 마스크를 마스크로 이용하여, 상기 피가공층을 에칭하는 본 에칭 공정 중의 일부 공정 또는 전체 공정이 실시되도록, 상기 가스 도입 수단 및 상기 플라즈마화 수단을 제어하는 제어 방법을 컴퓨터로 실시시키기 위한 컴퓨터 프로그램을 기억하는 기억 매체.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317367A JP2007123766A (ja) | 2005-10-31 | 2005-10-31 | エッチング方法、プラズマ処理装置及び記憶媒体 |
| JPJP-P-2005-00317367 | 2005-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080054430A true KR20080054430A (ko) | 2008-06-17 |
| KR100967458B1 KR100967458B1 (ko) | 2010-07-01 |
Family
ID=38005686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020087010398A KR100967458B1 (ko) | 2005-10-31 | 2006-10-26 | 에칭 방법 및 에칭 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20090137125A1 (ko) |
| JP (1) | JP2007123766A (ko) |
| KR (1) | KR100967458B1 (ko) |
| CN (1) | CN101300667A (ko) |
| TW (1) | TWI425565B (ko) |
| WO (1) | WO2007052534A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9245717B2 (en) | 2011-05-31 | 2016-01-26 | Lam Research Corporation | Gas distribution system for ceramic showerhead of plasma etch reactor |
| US8562785B2 (en) | 2011-05-31 | 2013-10-22 | Lam Research Corporation | Gas distribution showerhead for inductively coupled plasma etch reactor |
| JP6050944B2 (ja) * | 2012-04-05 | 2016-12-21 | 東京エレクトロン株式会社 | プラズマエッチング方法及びプラズマ処理装置 |
| JP6877290B2 (ja) | 2017-08-03 | 2021-05-26 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
| TWI812762B (zh) * | 2018-07-30 | 2023-08-21 | 日商東京威力科創股份有限公司 | 處理被處理體之方法、處理裝置及處理系統 |
| CN110858541B (zh) * | 2018-08-24 | 2022-05-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN110931354B (zh) * | 2018-09-19 | 2023-05-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构以及半导体结构的制造方法 |
| TWI814173B (zh) * | 2020-12-14 | 2023-09-01 | 香港商金展科技有限公司 | 在多個寶石的外表面形成可識別標記的方法和系統，以及根據這種方法標記的寶石 |
| RU205508U1 (ru) * | 2021-03-11 | 2021-07-19 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Маска для взрывной фотолитографии |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4871630A (en) * | 1986-10-28 | 1989-10-03 | International Business Machines Corporation | Mask using lithographic image size reduction |
| US5296410A (en) * | 1992-12-16 | 1994-03-22 | Samsung Electronics Co., Ltd. | Method for separating fine patterns of a semiconductor device |
| JPH07106310A (ja) * | 1993-09-29 | 1995-04-21 | Victor Co Of Japan Ltd | ドライエッチング方法 |
| US5736296A (en) * | 1994-04-25 | 1998-04-07 | Tokyo Ohka Kogyo Co., Ltd. | Positive resist composition comprising a mixture of two polyhydroxystyrenes having different acid cleavable groups and an acid generating compound |
| TW367587B (en) * | 1998-03-31 | 1999-08-21 | Taiwan Semiconductor Mfg Co Ltd | Manufacturing method for on-chip interconnected wiring without damage to inter-layer dielectric |
| US7223676B2 (en) * | 2002-06-05 | 2007-05-29 | Applied Materials, Inc. | Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer |
| US6831742B1 (en) * | 2000-10-23 | 2004-12-14 | Applied Materials, Inc | Monitoring substrate processing using reflected radiation |
| US6750150B2 (en) * | 2001-10-18 | 2004-06-15 | Macronix International Co., Ltd. | Method for reducing dimensions between patterns on a photoresist |
| AU2003244166A1 (en) * | 2002-06-27 | 2004-01-19 | Tokyo Electron Limited | Plasma processing method |
| US7473377B2 (en) * | 2002-06-27 | 2009-01-06 | Tokyo Electron Limited | Plasma processing method |
| KR100928098B1 (ko) * | 2002-12-24 | 2009-11-24 | 동부일렉트로닉스 주식회사 | 산화막을 이용한 메탈라인 형성방법 |
| US7015885B2 (en) * | 2003-03-22 | 2006-03-21 | Active Optical Networks, Inc. | MEMS devices monolithically integrated with drive and control circuitry |
| JP2004319972A (ja) * | 2003-03-31 | 2004-11-11 | Tokyo Electron Ltd | エッチング方法及びエッチング装置 |
| DE102005020132B4 (de) * | 2005-04-29 | 2011-01-27 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht |
-
2005
- 2005-10-31 JP JP2005317367A patent/JP2007123766A/ja active Pending
-
2006
- 2006-10-26 CN CNA2006800407651A patent/CN101300667A/zh active Pending
- 2006-10-26 WO PCT/JP2006/321410 patent/WO2007052534A1/ja active Application Filing
- 2006-10-26 KR KR1020087010398A patent/KR100967458B1/ko active IP Right Grant
- 2006-10-26 US US12/091,961 patent/US20090137125A1/en not_active Abandoned
- 2006-10-31 TW TW095140285A patent/TWI425565B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200729333A (en) | 2007-08-01 |
| JP2007123766A (ja) | 2007-05-17 |
| TWI425565B (zh) | 2014-02-01 |
| CN101300667A (zh) | 2008-11-05 |
| KR100967458B1 (ko) | 2010-07-01 |
| WO2007052534A1 (ja) | 2007-05-10 |
| US20090137125A1 (en) | 2009-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100967458B1 (ko) | 에칭 방법 및 에칭 장치 | |
| US10354888B2 (en) | Method and apparatus for anisotropic tungsten etching | |
| US9543163B2 (en) | Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process | |
| US11380551B2 (en) | Method of processing target object | |
| US5928963A (en) | Plasma etching method | |
| US20080138996A1 (en) | Etching Method and Etching Apparatus | |
| US20090221148A1 (en) | Plasma etching method, plasma etching apparatus and computer-readable storage medium | |
| US20100243605A1 (en) | Etching method, etching apparatus, computer program and storage medium | |
| TW201438062A (zh) | 使用雙射頻偏壓頻率施加方式的非晶碳沉積方法 | |
| WO2015041747A1 (en) | Methods for etching an etching stop layer utilizing a cyclical etching process | |
| TW201532143A (zh) | 蝕刻雙鑲嵌結構中的介電阻隔層之方法 | |
| TWI781260B (zh) | 針對多色圖案化之自間隔物的心軸拉除用製造方法 | |
| EP0945896B1 (en) | Plasma etching method | |
| US20150064921A1 (en) | Low temperature plasma anneal process for sublimative etch processes | |
| US20050269294A1 (en) | Etching method | |
| TW202004910A (zh) | 用於低深寬比堆疊圖案化的方法和系統 | |
| US10950444B2 (en) | Metal hard mask layers for processing of microelectronic workpieces | |
| KR20200000377A (ko) | 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법 | |
| TW202002014A (zh) | 基板處理方法及基板處理裝置 | |
| US7569478B2 (en) | Method and apparatus for manufacturing semiconductor device, control program and computer storage medium | |
| TWI822918B (zh) | 電漿處理方法及電漿處理裝置 | |
| JP5089871B2 (ja) | 半導体装置の製造方法 | |
| US20230343598A1 (en) | Method For Improving Etch Rate And Critical Dimension Uniformity When Etching High Aspect Ratio Features Within A Hard Mask Layer | |
| JP2006253222A (ja) | エッチング方法及びエッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140603 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150601 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160527 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170530 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180618 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190618 Year of fee payment: 10 |