WO2007052534A1 - エッチング方法及びエッチング装置 - Google Patents

エッチング方法及びエッチング装置 Download PDF

Info

Publication number
WO2007052534A1
WO2007052534A1 PCT/JP2006/321410 JP2006321410W WO2007052534A1 WO 2007052534 A1 WO2007052534 A1 WO 2007052534A1 JP 2006321410 W JP2006321410 W JP 2006321410W WO 2007052534 A1 WO2007052534 A1 WO 2007052534A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
plasma
resistant film
mask
plasma resistant
Prior art date
Application number
PCT/JP2006/321410
Other languages
English (en)
French (fr)
Inventor
Toshihisa Nozawa
Tetsuya Nishizuka
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to US12/091,961 priority Critical patent/US20090137125A1/en
Publication of WO2007052534A1 publication Critical patent/WO2007052534A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Definitions

  • the present invention relates to an etching method and an etching apparatus for etching a layer to be processed such as an insulating film formed on the surface of an object to be processed such as a semiconductor wafer.
  • an etching process will be described as an example.
  • a patterned etching mask is formed on the surface of a layer to be etched, which is a target of etching, using a photoresist or the like.
  • an etching gas By using an etching gas while using this etching mask as a mask, only a desired portion is selectively cut off. Thereby, etching is performed only on a desired portion.
  • the photoresist is generally made of an organic material, the heat resistance is not high. Therefore, in order to perform etching with an appropriate shape while maintaining the mask pattern, it is necessary to perform etching at a relatively low temperature of about 200 ° C. in view of the heat resistance of the mask. As such an etching process at a low temperature, plasma etching using plasma is generally performed (see, for example, JP-A-5-21396).
  • FIGS. 4A to 4E are process diagrams showing an example of a conventional etching method using plasma.
  • a force working layer 202 to be etched into a predetermined pattern is formed on the surface of an object to be processed W made of a semiconductor wafer such as a silicon substrate.
  • the force-treated layer 202 is an insulating film made of, for example, a SiO 2 film.
  • the upper surface side of the workpiece is
  • the upper surface of the layer 202 to be processed has an adverse effect of reflected light at the time of resist exposure described later.
  • an antireflection film 204 made of, for example, an organic material is uniformly formed in advance.
  • a resist layer 206 is first uniformly formed with a predetermined thickness on the surface of the antireflection film 204 of the workpiece W thus formed (see FIG. 4A).
  • the resist layer 206 is selectively exposed and developed, and a part of the resist layer 206 is selectively removed to form an etching recess 208 (see FIG. 4B). That is, the etching mask 210 made of a resist is manufactured.
  • the etching depression 208 is formed in a groove shape or a hole shape according to the pattern of the force layer 202 to be removed.
  • the antireflection film 204 exposed at the bottom of the etching recess 208 is removed by plasma etching (see FIG. 4C). As a result, the surface of the force layer 202 is exposed. Further, using such an etching mask 210 as a mask, plasma etching is performed to etch the etched layer 202 made of the SiO 2 film (see FIG. 4D).
  • the opening 210A of the etching mask 210 made of a resist may be struck by the plasma and deformed so as to gradually expand during plasma processing.
  • the opening 212A of the processed groove 212 of the supported layer 202 may also be scraped off more than the expected size. In other words, problems such as failure to etch into an appropriate shape and obtaining a desired etching pattern may occur.
  • a measure to increase the thickness of the etching mask 210 in consideration of the plasma removal amount of the etching mask 210 can be considered.
  • the etching mask 210 resist layer 206
  • the maximum thickness of the etching mask 210 is at most about 400 nm, and it is impossible to make it thicker.
  • An object of the present invention is to provide an etching method capable of preventing a deformation of the etching mask by thinly coating the surface of the etching mask with a plasma resistant film and more reliably obtaining a desired etching pattern without deformation. It is to provide an etching apparatus.
  • the present invention provides a resist forming step of uniformly forming a resist layer on the surface of the object to be processed by an etching method for etching the force-treated layer formed on the surface of the object to be processed.
  • a plasma resistant film forming step for forming a plasma resistant film on the bottom, a bottom plasma resistant film removing step for removing the plasma resistant film formed on a bottom of the etching recess, and a bottom plasma resistant film removing step Etching method using the etching mask as a mask and etching the force-treated layer. It is.
  • the plasma resistant film is formed on the entire surface of the etching mask, and after the plasma resistant film located at the bottom of the etching recess of the etching mask is removed, the force layer is formed. Since a normal etching process is performed, the etching mask can be effectively prevented from being deformed, and a desired etching pattern without any deformation can be obtained more reliably.
  • the thickness of the plasma-resistant film formed on the bottom of the etching depression Is made thinner than the thickness of the plasma-resistant film formed on the upper surface of the etching mask.
  • the plasma resistant film is formed by a plasma CVD process at a temperature lower than a heat resistant temperature of the etching mask.
  • an antireflection film is formed in advance on the surface of the layer to be processed.
  • a bottom antireflection film removing step of removing the antireflection film located at the bottom of the etching depression is performed before or after the plasma resistant film forming step.
  • a plasma resistant film removing process for removing the plasma resistant film and a mask removing process for removing the mask are sequentially performed.
  • the plasma resistant film forming step, the bottom plasma resistant film removing step, and part or all of the main etching step are performed in the same plasma processing apparatus.
  • the present invention provides a processing container that can be evacuated in an etching apparatus that performs a predetermined etching process on the target object, and a target object provided in the processing container.
  • Etching characterized by comprising: an apparatus control unit for controlling the gas introduction means and the plasmification means so that a part or all of the etching process is performed. Device.
  • the present invention provides a processing container that can be evacuated, a mounting table that is provided in the processing container for mounting an object to be processed, and a predetermined gas is supplied into the processing container.
  • Gas introducing means for introducing, and plasma conversion for converting the predetermined gas into plasma in the processing vessel
  • a plasma resistant film forming step of forming a plasma resistant film over the entire surface of the etching mask formed on the surface of the processed layer of the object to be processed The bottom plasma-resistant film removing step for removing the plasma-resistant film formed on the bottom of the etching depression formed on the etching mask and the bottom of the etching depression are removed, and the plasma-resistant film is removed.
  • the gas introduction means and the plasma process are performed so that a part or all of the main etching process of etching the force-resistant work layer is performed using the covered etching mask as a mask.
  • FIG. 1 is a schematic sectional view showing an etching apparatus according to an embodiment of the present invention.
  • FIG. 2A to FIG. 2H are process charts showing an etching method according to a first embodiment of the present invention.
  • FIG. 3A to FIG. 3H are process diagrams showing an etching method according to a second embodiment of the present invention.
  • 4A to 4E are process diagrams showing an example of a conventional etching method using plasma.
  • FIG. 1 is a schematic sectional view showing an etching apparatus according to an embodiment of the present invention.
  • 2A to 2H are process diagrams showing an etching method according to the first embodiment of the present invention.
  • 3A to 3H are process diagrams showing an etching method according to the second embodiment of the present invention.
  • plasma etching is performed using plasma generated by microwaves.
  • an etching apparatus (plasma etching apparatus) 22 has a processing container 24 that is entirely formed into a cylindrical shape. Side wall and bottom of processing vessel 24 Is made of a conductor such as aluminum and is grounded. The inside of the processing container 24 is configured as a sealed processing space S, and plasma is formed in the processing space S.
  • a mounting table 26 for mounting, for example, a semiconductor wafer W as an object to be processed is accommodated on the upper surface.
  • the mounting table 26 is formed, for example, in the shape of a flat disk having an anodized aluminum or ceramic isotropic force.
  • the mounting table 26 is supported by a support column 28 made of, for example, aluminum that stands up from the bottom of the processing container 24.
  • a gate valve 30 that opens and closes in order to load and unload a wafer into and from the inside of the processing container 24.
  • an exhaust port 32 is provided at the bottom of the processing container 24.
  • An exhaust passage 38 to which a pressure control valve 34 and a vacuum pump 36 are sequentially connected is connected to the exhaust port 32.
  • the ceiling of the processing container 24 is open (has an opening).
  • a top plate 40 that is permeable to microwaves is airtightly provided via a seal member 42 such as an O-ring.
  • the top plate 40 is made of a ceramic material such as Al 2 O 3, for example. Top plate 40 thickness
  • the length is set to about 20 mm, for example.
  • Plasma forming means 44 is provided on the top surface of the top plate 40 for generating plasma by microwaves in the processing vessel 24.
  • the plasma forming means 44 has a disk-shaped planar antenna member 46 provided on the upper surface of the top plate 40.
  • a slow wave member 48 is provided on the planar antenna member 46.
  • the slow wave material 48 has a high dielectric constant characteristic in order to shorten the wavelength of the microwave!
  • the substantially entire upper and side surfaces of the slow wave material 48 are covered with a waveguide box 50 made of a conductive hollow cylindrical container.
  • the planar antenna member 46 is configured as a bottom plate of the waveguide box 50 and faces the mounting table 26.
  • a cooling jacket 52 through which a coolant for cooling the wave guide box 50 flows is provided.
  • the peripheral portions of the waveguide box 50 and the planar antenna member 46 are both electrically connected to the processing vessel 24.
  • An outer tube 54A of the coaxial waveguide 54 is connected to the center of the upper surface of the waveguide box 50.
  • the conductor 54B inside the coaxial waveguide 54 is connected to the center of the planar antenna member 46 through the through-hole at the center of the slow wave member 48.
  • the coaxial waveguide 54 is connected to a microwave generator 62 that generates a microwave of 2.45 GHz, for example, via a waveguide 60 in which a mode converter 56 and a matching circuit 58 are interposed.
  • microwaves can be propagated to the planar antenna member 46.
  • the frequency of the microwave is not limited to 2.45 GHz, and may be another frequency, such as 8.35 GHz.
  • the planar antenna member 46 corresponds to a 300 mm size wafer
  • the planar antenna member 46 is made of a conductive material having a diameter of S400 to 500 mm and a thickness of about 1 to several mm. More specifically, for example, a copper plate or aluminum plate force having a silver-plated surface can be formed.
  • the planar antenna member 46 is formed with a number of slots 64 made of, for example, long groove-like through holes.
  • the arrangement form of the slot 64 is not particularly limited. For example, they can be arranged concentrically, spirally, radiantly, and the like. Alternatively, it can be distributed uniformly over the entire surface of the planar antenna member.
  • a gas introduction means 66 for supplying a gas required for etching into the processing container 24 is provided above the mounting table 26.
  • the gas introduction means 66 is composed of a gas nozzle made of, for example, quartz glass. The desired gas is supplied from the gas nozzle 66 while the flow rate is controlled as required. A plurality of gas nozzles may be provided according to the type of gas used. Alternatively, the gas introducing means 66 may be configured as a quartz glass shower head.
  • a plurality of, for example, three lifting pins 70 for moving the wafer W up and down when the wafer W is loaded and unloaded are provided below the mounting table 26.
  • the ascending / descending pin 70 is moved up and down by an elevating rod 74 provided so as to penetrate the bottom of the container via an extendable bellows 72.
  • the mounting table 26 is formed with a pin through hole 76 through which the elevating pin 70 is inserted.
  • the entire mounting table 26 is made of a heat-resistant material, for example, a ceramic such as alumina.
  • a heating means 78 is provided in the heat-resistant material as necessary.
  • the heating means 78 in the present embodiment is a thin plate-like resistance heater embedded in substantially the entire area of the mounting table 26.
  • the resistance heater 78 is connected to a heater power supply 82 via a wiring 80 that passes through the column 28.
  • the mounting table 26 is provided with a cooling jacket if necessary.
  • a cooling means (not shown) is provided. As a result, the semiconductor wafer W can be cooled to a predetermined temperature.
  • a thin electrostatic chuck 84 having conductor wires arranged therein, for example, in a mesh shape is provided on the upper surface side of the mounting table 26, a thin electrostatic chuck 84 having conductor wires arranged therein, for example, in a mesh shape is provided.
  • the conductor wire of the electrostatic chuck 84 is connected to a DC power source 88 via a wiring 86 in order to exert an electrostatic attraction force.
  • the wafer W mounted on the mounting table 26, specifically, the electrostatic chuck 84 can be attracted by the electrostatic attracting force.
  • a high frequency power supply 89 for noise is also connected to the wiring 86 to apply a bias high frequency power of 13.56 MHz, for example, to the conductor wire of the electrostatic chuck 84 as necessary.
  • the overall operation of the etching apparatus 22 is controlled by an apparatus control unit 90 such as a microcomputer.
  • a computer program for performing this operation is stored in a storage medium 92 such as a flexible disc, CD (Compact Disc), flash memory, or hard disk.
  • a storage medium 92 such as a flexible disc, CD (Compact Disc), flash memory, or hard disk.
  • the gas control and control of each gas supply, flow rate control, microwave and high frequency supply, power control, process temperature and process pressure, etc. are performed by the command of the device controller 90 force. .
  • a force-treated layer 2 to be etched into a predetermined pattern is formed on the surface of an object to be processed W made of a semiconductor wafer such as a silicon substrate.
  • the work layer 2 is an insulating film made of, for example, a SiO 2 film.
  • the upper surface side of the workpiece is
  • an antireflection film 4 made of, for example, an organic material is uniformly formed in advance for the purpose of eliminating an adverse effect of reflected light at the time of resist exposure described later.
  • the antireflection film 4 for example, BARC (trade name) can be used.
  • a photoresist is applied to the surface of the antireflection film 4 of the workpiece W thus formed, and a resist layer 6 is first uniformly formed to a predetermined thickness (see FIG. 2A). ). to this Thus, the resist forming process is completed.
  • the resist layer 6 is selectively exposed and developed, and a part of the resist layer 6 is selectively removed to form an etching recess 8 (see FIG. 2B). That is, an etching mask 10 made of a resist is manufactured (see FIG. 2B).
  • the etching recess 8 is formed in a groove shape or a hole shape according to the pattern of the layer 2 to be processed.
  • the lower antireflection film 4 is exposed here.
  • the width W1 of the etching depression 8 is about 150 nm or less
  • the height HI of the etching mask 10 is, for example, about 300 to 400 nm.
  • the mask forming process is completed by the processing as described above.
  • a plasma etching process and a plasma CVD process are performed using the etching apparatus (plasma processing apparatus) 22 shown in FIG.
  • the semiconductor wafer and W as shown in FIG. 2B are accommodated in the processing container 24 via the gate valve 30 by the transfer arm (not shown).
  • the transfer arm By moving the elevating pins 70 up and down, the semiconductor wafer W is mounted on the mounting surface which is the upper surface of the mounting table 26.
  • the semiconductor weno W is electrostatically attracted by the electrostatic chuck 84.
  • the semiconductor wafer W is maintained at a predetermined process temperature by the heating means 78 or the cooling means.
  • a predetermined gas is supplied into the processing container 24 through the gas introduction means 66 at a predetermined flow rate.
  • the pressure control valve 34 is controlled, and the inside of the processing container 24 is maintained at a predetermined process pressure.
  • the plasma forming means 44 is driven, and the microwave generated by the microphone mouth wave generator 62 is supplied to the planar antenna member 46 via the waveguide 60 and the coaxial waveguide 54. From the planar antenna member 46 to the processing space S, a microwave whose wavelength is shortened by the slow wave material 48 is introduced. Thereby, plasma is generated in the processing space S, and predetermined plasma processing is performed.
  • the gas introduced into the processing space S is turned into plasma by the microwave and activated.
  • the semiconductor wafer and the surface of W are effectively plasma-treated even at low temperatures (for example, etching treatment or film-forming treatment is performed).
  • etching treatment or film-forming treatment is performed.
  • the ions inside can be drawn more strongly to the mounting table 26 side.
  • the semiconductor wafer W as shown in FIG. 2B is introduced into the plasma processing apparatus 22 as described above, it is exposed at the bottom of the etching recess 8 as shown in FIG. 2C.
  • Anti-reflective coating 4 force removed by plasma etching.
  • the surface of the covered layer 2 is exposed.
  • Ar gas, CF gas, for example, CF gas, O gas or the like can be used as an etching gas at this time.
  • the process temperature at this time is
  • the heat resistance of the etching mask 10 for example, it is set to 130 ° C. or lower.
  • the opening 10A of the etching recess 8 of the etching mask 10 is slightly removed, but no particular problem occurs.
  • the bottom antireflection film removing step is completed.
  • the entire surface of the etching mask 10 including the bottom and side surfaces of the etching depression 8 is characterized by the high resistance to plasma by plasma CVD.
  • a plasma resistant film 100 is formed.
  • the entire surface of the etching mask 10 is covered with the plasma resistant film 100.
  • the plasma resistant film 100 for example, a silicon nitride film (SiN) can be used.
  • SiN silicon nitride film
  • the thickness T1 of the plasma resistant film 100 deposited on the bottom and side surfaces of the etching depression 8 is considerably thinner than the thickness T2 of the plasma resistant film 100 deposited on the upper surface of the etching mask 10.
  • the ratio T1ZT2 of the force / thickness due to the width W1 and height HI of the etching depression 8 is about 0.5.
  • the plasma resistant film 100 is formed so that the thicknesses Tl and ⁇ 2 of the plasma resistant film 100 are about 5 nm and lOnm, respectively.
  • the process temperature at this time is also set to, for example, 130 ° C. or less in consideration of the heat resistance of the etching mask 10.
  • a silane-based gas and a nitriding gas are used as the film forming gas at this time.
  • SiH gas or Si H gas may be used as the silane-based gas.
  • nitriding gas N gas, NH gas, or the like can be used. Also,
  • the plasma resistant film forming step is completed.
  • a plasma etching process is performed to remove the plasma resistant film 100 deposited on the bottom of the etching depression 8.
  • the plasma-resistant film 100 deposited on the upper surface of the etching mask 10 is also scraped off simultaneously.
  • the film thickness T2 of the portion is considerably thicker than the film thickness T1 at the bottom, and is deposited on the bottom. Only the plasma resistant film 100 can be completely removed. As a result, the surface of the lower force layer 2 is exposed at the bottom of the etching recess 8.
  • a bias power for ion attraction of 13.56 MHz is applied to the mounting table 26 by driving the high-frequency power source 89 for noise, the plasma-resistant film 100 deposited on the bottom is more efficiently removed. can do.
  • CF gas such as CF gas or CHF may be used as the etching gas at this time.
  • the process temperature is set to 130 ° C. or less, for example, considering the heat resistance of the etching mask 10. In this way, the bottom plasma resistant film removing step is completed.
  • a plasma etching process is performed on the target work layer 2 using the etching mask 10 covered with the plasma resistant film except for the bottom of the etching depression 8 as a mask.
  • the supported work layer 2 made of SiO
  • Etching is performed in a state where the pattern of the etching mask 10 covered with the resistant film is transferred, and, for example, a force working groove 12 is formed. At the bottom, the surface of the underlying semiconductor wafer W is exposed.
  • the process temperature at this time is set to, for example, 130 ° C. or less in consideration of the heat resistance of the etching mask 10. Moreover, as an etching gas at this time, for example, CF gas is used.
  • CF gas and Ar gas can be used.
  • the plasma resistant film 100 made of SiN is also removed, and the whole becomes thin.
  • the selectivity ratio between SiN, which is the plasma-resistant film 100 by the etching gas, and SiO, which is the force-treated layer 2 is about 10 to 50.
  • the hard work layer 2 made of SiO is scraped relatively easily.
  • the plasma resistant film 100 is not completely scraped off. That is, the shape of the etching mask 10 is maintained, and this shape does not collapse. It is also made of C F gas.
  • the selection ratio can be further increased. Therefore, in the conventional method, the etching pattern is broken as shown in FIGS. 4D and 4E, whereas according to the method of the present invention, as described above, the etching mask 10 is deformed. A desired etching pattern which is prevented and does not lose its shape can be obtained more reliably. Thus, this etching process is completed.
  • a plasma etching process is performed to completely remove the plasma resistant film 100 made of SiN covering the surface of the etching mask 10.
  • an etching gas is used such that the plasma-resistant film 100 made of SiN is easily cut while the hardened layer 2 made of SiO is hard to cut.
  • a CF gas such as CF gas is appropriate as such an etching gas.
  • the plasma resistant film 100 can be selectively removed while covering the surface of the etching mask 10 while maintaining the shape of 2. Thus, the plasma resistant film removal process is completed.
  • a plasma ashing process using oxygen plasma is performed. Specifically, a mask removing process for removing the etching mask 10 made of an organic substance is performed, and subsequently, an antireflection film removing process for removing the antireflection film 4 also made of an organic substance is performed. As a result, the etching mask 10 and the antireflection film 4 are completely removed. Thus, a series of etching processes is completed.
  • the plasma resistant film 100 is formed on the entire surface of the etching mask 10, and the plasma resistant film 100 located at the bottom of the etching recess 8 of the etching mask 10 is formed.
  • a normal etching process for removing the layer to be processed 2 is performed, so that a desired etching pattern can be obtained more reliably without deformation of the etching mask and without deformation.
  • the gas type used is switched and supplied from the plasma etching process shown in FIG. 2C to the plasma ashing process shown in FIG. 2H.
  • the plasma processing apparatus 22 shown in FIG. Is done continuously within.
  • the present invention is not limited to this mode, and only some of the processes from the process shown in FIG. 2C to the process shown in FIG. 2H are shown in FIG. It is also possible to perform the other processing in another plasma processing apparatus 22 in the plasma processing apparatus 22 shown.
  • the plasma etching process, the plasma CVD process, and the plasma ashing process may be performed by separate dedicated processing apparatuses.
  • Each processing step from the processing shown in FIG. 2C to the processing shown in FIG. 2H may be performed by a separate processing apparatus.
  • FIGS. 2C to 2E are process diagrams showing a second embodiment of the etching method according to the present invention.
  • the antireflection film 4 exposed at the bottom of the etching recess 8 after the etching mask 10 is formed in each step shown in FIGS. 2C to 2E.
  • Removed see FIG. 2C
  • a plasma resistant film 100 is deposited over the entire surface (see FIG. 2D), and the plasma resistant film 100 located at the bottom of the etching well 8 is removed.
  • FIG. 2E See Figure 2E
  • the present invention is not limited to this mode.
  • the plasma resistant film 100 is first deposited, and then the plasma resistant film 100 and the antireflection film 4 positioned at the bottom of the etching depression 8 are sequentially removed. May be.
  • each step shown in FIGS. 3A and 3B corresponds to each step shown in FIGS. 2A and 2B, and the formation of the etching mask 10 is performed as shown in FIG. 3B.
  • the plasma resistant film 100 is formed on the entire surface of the etching mask 10.
  • the plasma-resistant film 100 deposited on the bottom of the etching depression 8 is removed, and subsequently, on the bottom of the etching depression 8 as shown in FIG. 3E.
  • the exposed antireflection film 4 is removed.
  • FIGS. 3F to 3H correspond to the steps shown in FIGS. 2F to 2H, respectively.
  • a silicon nitride film (SiN) is used as the plasma resistant film 100
  • SiN silicon nitride film
  • a SiCN film, a SiC film, a SiCO film, a Si film, etc. can be used.
  • each of the examples listed here including the SiN film The film may contain a small amount of hydrogen. Such a case is also included in the scope of the present invention.
  • a film containing Si and C is formed as the plasma resistant film 100 at a low temperature (130 ° C. or lower), it is preferable to use at least trimethylsilane.
  • an insulating film made of a SiO 2 film is used as the work layer 2 in the plasma.
  • the present invention is not limited to the insulating film, and the method of the present invention can be applied to the case where, for example, a conductive polysilicon film is etched as the layer 2 to be processed.
  • a conductive polysilicon film is etched as the layer 2 to be processed.
  • Si can be used among the film types listed above that can be used when the supported layer 2 is an SiO film.
  • the plasma processing apparatus shown in FIG. 1 is merely an example. All other plasma processing apparatuses using microwaves or high frequencies can be applied to the method of the present invention.
  • the object to be processed is not limited to a semiconductor wafer, and the present invention can also be applied to an LCD substrate, a glass substrate, a ceramic substrate, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

　本発明は、被処理体の表面に形成されている被加工層をエッチングするエッチング方法において、前記被処理体の表面にレジスト層を均一に形成するレジスト形成工程と、前記レジスト層に所定のエッチング用窪み部を形成することによりパターン化されたエッチングマスクを形成するマスク形成工程と、前記エッチング用窪み部の底部及び側面を含んで前記エッチングマスクの表面全体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程と、前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜を除去する底部プラズマ耐性膜除去工程と、前記底部プラズマ耐性膜除去工程後に前記エッチングマスクをマスクとして前記被加工層をエッチングする本エッチング工程と、を備えたことを特徴とするエッチング方法である。

Description

明 細 書
エッチング方法及びエッチング装置
技術分野
[0001] 本発明は、半導体ウェハ等の被処理体の表面に形成されている絶縁膜等の被カロ ェ層をエッチングするエッチング方法及びエッチング装置に関する。
背景技術
[0002] 一般に、半導体製品の集積回路を形成するには、シリコン基板等の半導体ウェハ の表面に対して、成膜処理、改質処理、酸化拡散処理、エッチング処理等の各種の 処理が繰り返し行われる。これにより、所望の集積回路が製造される。
[0003] 上記各種の処理の内で、例えばエッチング処理を例にとって説明する。エッチング 処理では、一般的に、エッチングの対象となる被カ卩工層の表面に、フォトレジスト等を 用いて、パターン化されたエッチングマスクが形成される。このエッチングマスクをマ スクとして用いつつエッチングガスを作用させることにより、所望する部位のみが選択 的に削り取られる。これにより、所望する部位のみにエッチングが施される。ここで、フ オトレジストは、一般的には有機材料よりなるため、耐熱性が高くない。従って、マスク のパターンを保持して適正な形状のエッチングを施すためには、マスクの耐熱性に 鑑みて、 200°C程度という比較的低温でエッチングを行うことが必要である。このよう な低温下でのエッチング処理として、プラズマを用いたプラズマエッチングが一般的 に行われて ヽる（例えば特開平 5— 21396号公報参照)。
[0004] プラズマを用いた従来のエッチング方法の一例を、図 4A乃至図 4Eに基づいて説 明する。図 4A乃至図 4Eは、プラズマを用いた従来のエッチング方法の一例を示す 工程図である。
[0005] 図 4Aに示すように、シリコン基板等の半導体ウェハよりなる被処理体 Wの表面に、 所定のパターンにエッチングされるべき被力卩工層 202が形成されている。被力卩工層 2 02は、例えば SiO 膜等よりなる絶縁膜である。なお、図では、被処理体の上面側の
2
一部のみが示されている。
[0006] そして、被加工層 202の上面には、後述するレジスト露光時の反射光の悪影響を 排除する目的で、予め例えば有機物よりなる反射防止膜 204が均一に形成されてい る。
[0007] さて、このように形成された被処理体 Wの反射防止膜 204の表面に、まず均一にレ ジスト層 206が所定の厚さで形成される（図 4A参照)。このレジスト層 206が選択的 に露光現像され、その一部が選択的に除去されて、エッチング用窪み部 208が形成 される（図 4B参照)。すなわち、レジストよりなるエッチングマスク 210が製造される。こ のエッチング用窪み部 208は、肖 ijり取るべき被力卩ェ層 202のパターンに応じて、溝状 或いは穴状に形成される。
[0008] 次に、エッチング用窪み部 208の底部に露出された反射防止膜 204が、プラズマ エッチングによって除去される（図 4C参照）。これにより、被力卩ェ層 202の表面が露 出される。更に、このようなエッチングマスク 210をマスクとして用いつつ、プラズマェ ツチングが施されて、 SiO 膜よりなる被力卩工層 202がエッチングされる（図 4D参照）
2
[0009] その後、プラズマを用いたアツシング処理が施されて、有機物よりなるエッチングマ スク 210及び反射防止膜 204がそれぞれ除去される（図 4E参照)。これにより、エツ チング処理が終了される。
[0010] ところで、線幅や溝幅ゃ穴径等が比較的大きい場合には、被加工層 202の形状が 何ら崩れることなぐ所望のエッチング処理を行うことができる。し力しながら、高集積 化及び高微細化がより推進されて、線幅等の寸法が例えば 150nm以下というオーダ が要求されると、それに対応して解像度を上げるために、短い波長の光に対しても透 過性が高い特殊なレジストを用いてレジスト層 206を形成する必要がある。
[0011] し力しながら、そのような特殊なレジストは、プラズマ耐性が比較的劣る。従って、例 えば、図 4C及び図 4Dに示すように、プラズマ処理時にレジストよりなるエッチングマ スク 210の開口部 210Aがプラズマに叩かれて、次第に拡大するように変形すること がある。これに伴って、図 4D及び図 4Eに示すように、被力卩ェ層 202の加工溝 212の 開口部 212Aも、予定していた大きさよりも広く削り取られてしまうことがある。すなわ ち、適正な形状にエッチングすることができず、所望のエッチングパターンをが得るこ とができない、といった問題が発生し得る。 [0012] このような場合に、エッチングマスク 210 (レジスト層 206)のプラズマによる除去量を 考慮して、エッチングマスク 210の厚さをより厚くするという対策が考えられる。しかし ながら、エッチングマスク 210 (レジスト層 206)を過度に厚くすると、レジスト層 206を 露光によって感光させる時に、レジスト層 206の下部が十分に感光しないし、また、レ ジスト層 206の厚さ方向における焦点が合わなくなる。従って、エッチングマスク 210 の厚さの最大値は、せいぜい 400nm程度であり、それ以上厚くすることは不可能で ある。
発明の要旨
[0013] 本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたもの である。本発明の目的は、エッチングマスクの表面をプラズマ耐性膜で薄く被覆する ことによりエッチングマスクの変形を防止して、形崩れのない所望のエッチングパター ンをより確実に得ることが可能なエッチング方法及びエッチング装置を提供すること にある。
[0014] 本発明は、被処理体の表面に形成されている被力卩工層をエッチングするエツチン グ方法にぉ 、て、前記被処理体の表面にレジスト層を均一に形成するレジスト形成 工程と、前記レジスト層に所定のエッチング用窪み部を形成することによりパターン化 されたエッチングマスクを形成するマスク形成工程と、前記エッチング用窪み部の底 部及び側面を含んで前記エッチングマスクの表面全体にプラズマ耐性膜を形成する プラズマ耐性膜形成工程と、前記エッチング用窪み部の底部に形成された前記ブラ ズマ耐性膜を除去する底部プラズマ耐性膜除去工程と、前記底部プラズマ耐性膜除 去工程後に前記エッチングマスクをマスクとして前記被力卩工層をエッチングする本ェ ツチング工程と、を備えたことを特徴とするエッチング方法である。
[0015] 本発明によれば、エッチングマスクの表面全体にプラズマ耐性膜が形成され、エツ チングマスクのエッチング用窪み部の底部に位置するプラズマ耐性膜が除去された 後に、被力卩ェ層を削る通常のエッチング処理が行われるので、エッチングマスクの変 形が効果的に防止されて、形崩れのない所望のエッチングパターンをより確実に得 ることがでさる。
[0016] 例えば、前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜の厚さ は、前記エッチングマスクの上面に形成された前記プラズマ耐性膜の厚さよりも薄く なされている。
[0017] また、例えば、前記プラズマ耐性膜は、前記エッチングマスクの耐熱温度よりも低 ヽ 温度でプラズマ CVD処理によって形成される。
[0018] また、好ましくは、前記被加工層の表面には、予め反射防止膜が形成されている。
この場合、例えば前記プラズマ耐性膜形成工程の前あるいは後に、前記エッチング 用窪み部の底部に位置している前記反射防止膜を除去する底部反射防止膜除去 工程が行われる。
[0019] また、例えば、前記本エッチング工程の後に、前記プラズマ耐性膜を除去するブラ ズマ耐性膜除去工程と、前記マスクを除去するマスク除去工程と、が順次行われる。
[0020] また、例えば、前記プラズマ耐性膜形成工程と、前記底部プラズマ耐性膜除去ェ 程と、前記本エッチング工程の一部或いは全部とは、同一のプラズマ処理装置内で 行われる。
[0021] また、本発明は、被処理体に対して所定のエッチング処理を施すエッチング装置に おいて、真空引き可能になされた処理容器と、前記処理容器内に設けられた、被処 理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入 手段と、前記処理容器内にて前記所定のガスをプラズマ化するプラズマ化手段と、 前記被処理体の被加工層の表面に形成されたエッチングマスクの表面全体にプラズ マ耐性膜を形成するプラズマ耐性膜形成工程と、当該エッチングマスクに形成されて いたエッチング用窪み部の底部に形成されたプラズマ耐性膜を除去する底部プラズ マ耐性膜除去工程と、エッチング用窪み部の底部を除 、てプラズマ耐性膜で覆われ た前記エッチングマスクをマスクとして用いて前記被力卩工層をエッチングする本エツ チング工程の内の一部の工程或いは全部の工程と、が行われるように前記ガス導入 手段及び前記プラズマ化手段を制御する装置制御部と、を備えたことを特徴とする エッチング装置である。
[0022] また、本発明は、真空引き可能になされた処理容器と、前記処理容器内に設けられ た、被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入する ガス導入手段と、前記処理容器内にて前記所定のガスをプラズマ化するプラズマ化 手段と、を備えたエッチング装置を制御する制御方法であって、前記被処理体の被 加工層の表面に形成されたエッチングマスクの表面全体にプラズマ耐性膜を形成す るプラズマ耐性膜形成工程と、当該エッチングマスクに形成されて ヽたエッチング用 窪み部の底部に形成されたプラズマ耐性膜を除去する底部プラズマ耐性膜除去ェ 程と、エッチング用窪み部の底部を除!、てプラズマ耐性膜で覆われた前記エツチン グマスクをマスクとして用いて前記被力卩工層をエッチングする本エッチング工程の内 の一部の工程或いは全部の工程と、が行われるように前記ガス導入手段及び前記プ ラズマ化手段を制御する制御方法をコンピュータに実施させるためのコンピュータプ ログラムを記憶する記憶媒体である。
図面の簡単な説明
[0023] [図 1]図 1は、本発明の一実施の形態に係るエッチング装置を示す概略断面図である
[図 2]図 2A乃至図 2Hは、本発明の第 1の実施の形態に係るエッチング方法を示す 工程図である。
[図 3]図 3A乃至図 3Hは、本発明の第 2の実施の形態に係るエッチング方法を示す 工程図である。
[図 4]図 4A乃至図 4Eは、プラズマを用いた従来のエッチング方法の一例を示す工程 図である。
発明を実施するための最良の形態
[0024] 以下に、本発明に係るエッチング装置及びエッチング方法の実施の形態を添付図 面に基づいて詳述する。
[0025] 図 1は、本発明の一実施の形態に係るエッチング装置を示す概略断面図である。
図 2A乃至図 2Hは、本発明の第 1の実施の形態に係るエッチング方法を示す工程 図である。図 3A乃至図 3Hは、本発明の第 2の実施の形態に係るエッチング方法を 示す工程図である。ここでは、マイクロ波により発生させたプラズマを用いて、プラズ マエッチング処理が行われる。
[0026] 図 1に示すように、本実施の形態のエッチング装置 (プラズマエッチング装置） 22は 、全体が筒体状に成形された処理容器 24を有している。処理容器 24の側壁や底部 は、アルミニウム等の導体により構成され、接地されている。処理容器 24の内部は、 密閉された処理空間 Sとして構成され、この処理空間 S内にプラズマが形成されるよう になっている。
[0027] 処理容器 24内には、上面に被処理体としての例えば半導体ウェハ Wを載置する 載置台 26が収容されている。載置台 26は、例えばアルマイト処理されたアルミニウム あるいはセラミック等力もなる平坦円板状に形成されている。載置台 26は、処理容器 24の底部より起立する例えばアルミニウム等よりなる支柱 28に支持されている。
[0028] 処理容器 24の側壁には、処理容器 24の内部に対してウェハを搬入'搬出するた めに開閉するゲートバルブ 30が設けられている。また、処理容器 24の底部には、排 気口 32が設けられている。排気口 32には、圧力制御弁 34及び真空ポンプ 36が順 次介接された排気路 38が接続されている。これにより、必要に応じて、処理容器 24 内を所定の圧力まで真空引きできるようになつている。
[0029] また、処理容器 24の天井部は開口している（開口部を有している）。ここに、マイクロ 波に対しては透過性を有する天板 40が Oリング等のシール部材 42を介して気密に 設けられている。天板 40は、例えば Al O 等のセラミック材等よりなる。天板 40の厚
2 3
さは、耐圧性を考慮して、例えば 20mm程度に設定される。
[0030] そして、天板 40の上面に、処理容器 24内でマイクロ波によりプラズマを立てるため のプラズマ形成手段 44が設けられている。具体的には、プラズマ形成手段 44は、天 板 40の上面に設けられた円板状の平面アンテナ部材 46を有している。平面アンテ ナ部材 46上には、遅波材 48が設けられている。遅波材 48は、マイクロ波の波長を短 縮するために高誘電率特性を有して!/、る。遅波材 48の上方及び側方の略全面は、 導電性の中空円筒状容器よりなる導波箱 50によって覆われて 、る。平面アンテナ部 材 46は、導波箱 50の底板として構成され、載置台 26に対向している。導波箱 50の 上部には、これを冷却するための冷媒が流れる冷却ジャケット 52が設けられている。
[0031] 導波箱 50及び平面アンテナ部材 46の周辺部は、共に処理容器 24と導通されてい る。導波箱 50の上面の中心に、同軸導波管 54の外管 54Aが接続されている。同軸 導波管 54の内部の導体 54Bは、遅波材 48の中心の貫通孔を通って、平面アンテナ 部材 46の中心部に接続されている。 [0032] 同軸導波管 54は、モード変換器 56及びマッチング回路 58が介在された導波管 60 を介して例えば 2. 45GHzのマイクロ波を発生するマイクロ波発生器 62に接続され ている。これにより、平面アンテナ部材 46へマイクロ波を伝搬できるようになつている 。マイクロ波の周波数は、 2. 45GHzに限定されず、他の周波数、例えば 8. 35GHz など、であってもよい。
[0033] 平面アンテナ部材 46は、 300mmサイズのウェハに対応する場合には、例えば、直 径カ S400〜500mm、厚みが 1〜数 mm程度の導電性材料から構成される。より具体 的には、例えば表面が銀メツキされた銅板或いはアルミ板力も構成され得る。平面ァ ンテナ部材 46には、例えば長溝状の貫通孔よりなる多数のスロット 64が形成されて いる。スロット 64の配置形態は、特に限定されない。例えば、同心円状、螺旋状、放 射状などに配置され得る。あるいは、平面アンテナ部材全面に均一になるように分布 され得る。
[0034] また、載置台 26の上方には、処理容器 24内へエッチング時に必要とされるガスを 供給するためのガス導入手段 66が設けられている。具体的には、ガス導入手段 66 は、例えば石英ガラス製のガスノズルよりなる。必要に応じて、所望のガスが、ガスノ ズル 66より流量制御されつつ供給されるようになっている。ガスノズルは、用いられる ガスの種類に応じて複数本設けられてもよい。或いは、ガス導入手段 66を、石英ガラ ス製のシャワーヘッドとして構成してもよ ヽ。
[0035] また、載置台 26の下方には、ウェハ Wの搬出入時にウェハ Wを昇降させる複数、 例えば 3本、の昇降ピン 70 (図 1においては 2本のみ記す）が設けられている。この昇 降ピン 70は、伸縮可能なベローズ 72を介して容器底部を貫通するように設けられた 昇降ロッド 74によって昇降される。また、載置台 26には、昇降ピン 70を挿通させるた めのピン揷通孔 76が形成されている。
[0036] 載置台 26の全体は、耐熱材料、例えばアルミナ等のセラミック、により構成されてい る。この耐熱材料中に、必要に応じて、加熱手段 78が設けられている。本実施の形 態の加熱手段 78は、載置台 26の略全域に亘つて埋め込まれた薄板状の抵抗加熱 ヒータよりなる。この抵抗加熱ヒータ 78は、支柱 28内を通る配線 80を介して、ヒータ 電源 82に接続されている。また、この載置台 26には、必要に応じて、冷却ジャケット 等の冷却手段（図示せず)が設けられている。これにより、半導体ウェハ Wを所定の 温度に冷却できるようになつている。
[0037] また、載置台 26の上面側には、内部に例えば網目状に配設された導体線を有する 薄い静電チャック 84が設けられている。静電チャック 84の導体線は、静電吸着力を 発揮するために、配線 86を介して直流電源 88に接続されている。これにより、載置 台 26上詳しくは静電チャック 84上に載置されるウェハ Wが、静電吸着力により吸着 され得るようになつている。一方、配線 86には、必要に応じて例えば 13. 56MHzの バイアス用の高周波電力を静電チャック 84の導体線へ印加するために、ノ ィァス用 高周波電源 89をも接続されて 、る。
[0038] そして、このエッチング装置 22の全体の動作は、例えばマイクロコンピュータ等より なる装置制御部 90によって制御されるようになっている。この動作を行うコンピュータ のプログラムは、フレキシブノレディスクや CD (Compact Disc)やフラッシュメモリや ハードディスク等の記憶媒体 92に記憶されている。具体的には、この装置制御部 90 力 の指令により、各ガスの供給や流量制御、マイクロ波や高周波の供給や電力制 御、プロセス温度やプロセス圧力の制御等が行われるようになつている。
[0039] 次に、以上のように構成されたエッチング装置 22を用いて行なわれるエッチング方 法について、図 1及び図 2を参照して、説明する。
[0040] <第 1の実施の形態 >
まず、本発明によるエッチング方法の第 1の実施の形態について説明する。
[0041] 図 2Aに示すように、シリコン基板等の半導体ウェハよりなる被処理体 Wの表面には 、所定のパターンにエッチングされるべき被力卩工層 2が形成されている。被加工層 2 は、例えば SiO 膜等よりなる絶縁膜である。なお、図では、被処理体の上面側の
2 一 部のみが示されている。
[0042] そして、被加工層 2の上面には、後述するレジスト露光時の反射光の悪影響を排除 する目的で、予め例えば有機物よりなる反射防止膜 4が均一に形成されている。この 反射防止膜 4としては、例えば BARC (商品名）を用いることができる。
[0043] さて、このように形成された被処理体 Wの反射防止膜 4の表面に、フォトレジストが 塗布されて、まず均一にレジスト層 6が所定の厚さで形成される（図 2A参照)。これに より、レジスト形成工程が完了する。
[0044] そして、次に、このレジスト層 6が選択的に露光現像され、その一部が選択的に除 去されて、エッチング用窪み部 8が形成される（図 2B参照)。すなわち、レジストよりな るエッチングマスク 10が製造される（図 2B参照)。このエッチング用窪み部 8は、削り 取るべき被加工層 2のパターンに応じて、溝状或いは穴状に形成される。また、エツ チング用窪み部 8の底部では、ここでは下層の反射防止膜 4が露出される。ここで、 エッチング用窪み部 8の幅 W1は、 150nm程度或いはそれ以下の大きさであり、エツ チングマスク 10の高さ HIは、例えば 300〜400nm程度である。以上のような処理に よって、マスク形成工程が完了する。
[0045] 次に、図 1に示すエッチング装置（プラズマ処理装置） 22を用いて、プラズマエッチ ング処理及びプラズマ CVD処理が行われる。これらのプラズマ処理を行うために、ま ず、ゲートバルブ 30を介して、図 2Bに示すような半導体ウエノ、 Wが搬送アーム（図 示せず）によって処理容器 24内に収容される。昇降ピン 70を上下動させることによつ て、半導体ウェハ Wは載置台 26の上面である載置面に載置される。そして、この半 導体ウエノ、 Wは、静電チャック 84によって静電吸着される。
[0046] 半導体ウェハ Wは、加熱手段 78あるいは冷却手段によって、所定のプロセス温度 に維持される。一方、所定のガスが所定の流量でガス導入手段 66を介して処理容器 24内へ供給される。そして、圧力制御弁 34が制御されて、処理容器 24内が所定の プロセス圧力に維持される。これと同時に、プラズマ形成手段 44が駆動され、マイク 口波発生器 62にて発生されたマイクロ波が、導波管 60及び同軸導波管 54を介して 平面アンテナ部材 46に供給される。平面アンテナ部材 46から処理空間 Sへは、遅波 材 48によって波長が短くされたマイクロ波が導入される。これにより、処理空間 S内に プラズマが発生されて、所定のプラズマ処理が行われる。
[0047] 詳細には、平面アンテナ部材 46から処理容器 24内へマイクロ波が導入されると、 処理空間 S内に導入されていたガスが当該マイクロ波によってプラズマ化されて活性 化され、この時に発生される活性種によって、半導体ウエノ、 Wの表面力 低温下であ つても効率的に、プラズマ処理される（例えばエッチング処理ないし成膜処理が施さ れる)。この際に、例えばバイアス用の高周波電源 89を駆動することにより、プラズマ 中のイオンを載置台 26側へより強く引き込むことができる。
[0048] ここでは、図 2Bに示すような半導体ウェハ Wが上述したように上記プラズマ処理装 置 22内へ導入された後、図 2Cに示すように、エッチング用窪み部 8の底部に露出さ れていた反射防止膜 4力 プラズマエッチングによって除去される。これにより、被カロ ェ層 2の表面が露出される。この時のエッチングガスとしては、 Arガス、 CF系ガスとし て例えば C F ガス、 O ガス等を用いることができる。また、この時のプロセス温度は
5 8 2
、エッチングマスク 10の耐熱性を考慮して、例えば 130°C以下に設定される。このよう なプラズマエッチング処理により、エッチングマスク 10のエッチング用窪み部 8の開口 部 10Aは、僅かには削り取られてしまうが、特に問題は生じない。以上により、底部反 射防止膜除去工程が完了する。
[0049] 次に、図 2Dに示すように、上記エッチング用窪み部 8の底部及び側面を含んだェ ツチングマスク 10の表面全体に、プラズマ CVDによって、プラズマに対して耐性の大 きい本発明の特徴であるプラズマ耐性膜 100が形成される。これにより、エッチングマ スク 10の表面全体力 プラズマ耐性膜 100によって被覆されることになる。このプラズ マ耐性膜 100としては、例えばシリコン窒化膜 (SiN)を用いることができる。ここで重 要な点は、上記エッチング用窪み部 8の幅 W1が非常に狭いために、その内部には 成膜ガスが侵入し難い状態となっている点である。このために、エッチング用窪み部 8の底部及び側面に堆積するプラズマ耐性膜 100の厚さ T1は、エッチングマスク 10 の上面に堆積するプラズマ耐性膜 100の厚さ T2よりも、かなり薄くなつてしまう。例え ば、エッチング用窪み部 8の幅 W1や高さ HIにもよる力 両厚さの比 T1ZT2は、 0. 5程度である。ここでは、プラズマ耐性膜 100の厚さ Tl、 Τ2がそれぞれ例えば 5nm 及び lOnm程度となるように、プラズマ耐性膜 100が成膜される。
[0050] この時のプロセス温度も、エッチングマスク 10の耐熱性を考慮して、例えば 130°C 以下に設定される。また、この時の成膜用のガスとしては、シラン系ガスと窒化ガスと が用いられる。ここで、シラン系ガスとしては、 SiH ガスや Si H ガスを用いることが
4 2 6
できる。また、窒化ガスとしては、 N ガスや NH ガス等を用いることができる。また、
2 3
これらのガスに Arガス等の不活性ガスをカ卩えてもよい。以上のようにして、プラズマ耐 性膜形成工程が完了する。 [0051] 次に、図 2Eに示すように、上記エッチング用窪み部 8の底部に堆積されたプラズマ 耐性膜 100を除去するプラズマエッチング処理が施される。この場合、エッチングマ スク 10の上面に堆積しているプラズマ耐性膜 100も同時に削り取られる力 前述した ように当該部分の膜厚 T2は底部における膜厚 T1よりもかなり厚いので、底部に堆積 されているプラズマ耐性膜 100のみを完全に除去することができる。これにより、下層 の被力卩ェ層 2の表面がエッチング用窪み部 8の底部で露出される。また、この時、ノ ィァス用の高周波電源 89を駆動して載置台 26に 13. 56MHzのイオン引き込み用 のバイアス電力を印加すれば、底部に堆積されたプラズマ耐性膜 100を更に効率的 に除去することができる。
[0052] この時のエッチングガスとしては、 CF ガス、 CHF 等の CF系ガスを用いることが
4 3
できる。また、プロセス温度は、エッチングマスク 10の耐熱性を考慮して、例えば 130 °C以下に設定される。このようにして、底部プラズマ耐性膜除去工程が完了する。
[0053] 次に、図 2Fに示すように、エッチング用窪み部 8の底部を除いてプラズマ耐性膜で 覆われているエッチングマスク 10をマスクとして用いて、被力卩工層 2に対するプラズマ エッチング処理が施される。これにより、例えば SiO よりなる被力卩工層 2は、プラズマ
2
耐性膜で覆われたエッチングマスク 10のパターンが転写された状態でエッチングさ れ、例えば力卩工溝 12が形成される。その底部には、下層の半導体ウェハ Wの表面が 露出されること〖こなる。
[0054] この時のプロセス温度は、エッチングマスク 10の耐熱性を考慮して、例えば 130°C 以下に設定される。また、この時のエッチングガスとしては、例えば CF ガスよりなる
4
CF系ガスと Arガス等を用いることができる。
[0055] この場合、プラズマエッチング処理に伴って、 SiNよりなるプラズマ耐性膜 100も削 り取られて、全体が薄くなる。しカゝしながら、上記エッチングガスによるプラズマ耐性膜 100である SiNと被力卩工層 2である SiO とに対する選択比は、 10〜50程度もあって
2
、すなわち、 SiO よりなる被力卩工層 2は比較的簡単に削り取られてしまうのに対して
2
、プラズマ耐性膜 100は完全には削り取られることがない。すなわち、エッチングマス ク 10の形状は保持されて、この形状が崩れることがない。また、 C F ガスよりなるェ
5 8
ツチングガスを用いると、上記選択比を更に高めることができる。 [0056] 従って、従来方法にあっては図 4D及び図 4Eに示すようにエッチングパターンが崩 れてしまったのに対し、本発明方法によれば、上述したように、エッチングマスク 10の 変形が防止されて形崩れのない所望のエッチングパターンをより確実に得ることがで きる。以上により、本エッチング工程が完了する。
[0057] 次に、図 2Gに示すように、エッチングマスク 10の表面を覆っている SiNよりなるプラ ズマ耐性膜 100を完全に除去するためのプラズマエッチング処理が施される。ここで は、図 2Fの場合とは逆に、 SiNよりなるプラズマ耐性膜 100が容易に削られる一方で SiO よりなる被力卩工層 2は削り難い、というようなエッチングガスが用いられる。具体
2
的には、このようなエッチングガスとして、 CF系のガスである例えば CF ガスを適切
4
な濃度に設定することによって、或いは、 CHF ガスを用いることによって、図 2Fにて
3
説明した場合とは逆の選択比を得ることができる。これにより、 SiO よりなる被加工層
2
2の形状を維持したままで、エッチングマスク 10の表面を覆って 、たプラズマ耐性膜 100を選択的に除去することができる。以上により、プラズマ耐性膜除去工程が完了 する。
[0058] 次に、図 2Hに示すように、例えば酸素プラズマを用いたプラズマアツシング処理が 行われる。具体的には、有機物よりなるエッチングマスク 10が除去されるマスク除去 工程が行われ、引き続いて、同じく有機物よりなる反射防止膜 4が除去される反射防 止膜除去工程が行われる。これにより、エッチングマスク 10と反射防止膜 4とがそれ ぞれ完全に除去される。以上により、一連のエッチング処理が終了する。
[0059] このように、本発明方法によれば、エッチングマスク 10の表面全体にプラズマ耐性 膜 100が形成され、このエッチングマスク 10のエッチング用窪み部 8の底部に位置す るプラズマ耐性膜 100が除去された後に、被加工層 2を削る通常のエッチング処理が 行われるので、エッチングマスクの変形が防止されて形崩れのな 、所望のエッチング パターンをより確実に得ることができる。
[0060] 上記の実施の形態では、図 2Cに示すプラズマエッチング処理から図 2Hに示すプ ラズマアツシング処理まで、使用されるガス種は切り替えられて供給される力 図 1に 示すプラズマ処理装置 22内で連続的に行われる。し力しながら、この態様に限定さ れず、図 2Cに示す処理から図 2Hに示す処理までのうち、一部の処理のみを図 1に 示すプラズマ処理装置 22内で行って、他の処理は別の処理装置で行うことも可能で ある。例えば、プラズマエッチング処理とプラズマ CVD処理とプラズマアツシング処理 とを、それぞれ専用の別々の処理装置で行ってもよい。また図 2Cに示す処理から図 2Hに示す処理に至る各処理工程を、それぞれ別々の処理装置で行ってもよい。
[0061] <第 2の実施の形態 >
次に、本発明方法の第 2の実施の形態について説明する。
[0062] 図 3A乃至図 3Hは、本発明に係るエッチング方法の第 2の実施の形態を示す工程 図である。先に説明した第 1の実施の形態では、図 2Cから図 2Eに示す各工程にお いて、エッチングマスク 10が形成された後に、エッチング用窪み部 8の底部に露出さ れる反射防止膜 4が取り除かれ (図 2C参照）、次に、表面全体にプラズマ耐性膜 100 が堆積されて（図 2D参照）、そして、エッチング用窪み部 8の底部に位置するプラズ マ耐性膜 100が取り除かれている（図 2E参照)。し力しながら、この態様に限定され ず、先にプラズマ耐性膜 100が堆積されて、次に、エッチング用窪み部 8の底部に位 置するプラズマ耐性膜 100及び反射防止膜 4が順次取り除かれてもよい。すなわち、 本実施の形態では、図 3A及び図 3Bに示される各工程は、図 2A及び図 2Bに示され る各工程にそれぞれ対応しており、図 3Bに示すようにエッチングマスク 10の形成が 完了した後で、図 3Cに示すように、エッチングマスク 10の表面全体にプラズマ耐性 膜 100が形成されている。
[0063] そして、図 3Dに示すように、エッチング用窪み部 8の底部に堆積されたプラズマ耐 性膜 100が除去され、続けて、図 3Eに示すように、エッチング用窪み部 8の底部に露 出された反射防止膜 4が除去される。
[0064] これ以降の図 3Fないし図 3Hに示される各工程は、図 2Fないし図 2Hに示される各 工程に、それぞれ対応している。
[0065] 以上のような本実施の形態においても、第 1の実施の形態と同様の作用効果を発 揮することができる。
[0066] 尚、上記の各実施の形態では、プラズマ耐性膜 100としてシリコン窒化膜 (SiN)を 用いた場合を例にとって説明したが、これに限定されない。例えば SiCN膜、 SiC膜、 SiCO膜、 Si膜等をも用いることができる。なお、 SiN膜を含めてここで挙げられた各 膜中には、僅かではあるが水素が含まれる場合がある。そのような場合も、本発明の 範囲に含まれる。また、上記したプラズマ耐性膜 100として、 Siと Cとを含む膜を低温 (130°C以下）にて成膜する場合には、少なくともトリメチルシランを用いることが好ま しい。
[0067] 上記各膜をプラズマ耐性膜 100として用いた場合にも、これらの各膜をプラズマェ ツチング処理で除去する場合には、 SiN膜の場合と同様に CF ガスや CHF ガスを
4 3 用!、ることができる。
[0068] また、上記各実施の形態では、被加工層 2として SiO 膜よりなる絶縁膜がプラズマ
2
エッチングされる場合を例にとって説明したが、これに限定されない。他の膜種の絶 縁膜をプラズマエッチングする場合にも本発明方法を適用することができる。
[0069] 更には、絶縁膜に限定されず、被加工層 2として例えば導電性のポリシリコン膜をェ ツチングする場合にも本発明方法を適用することができる。この場合には、プラズマ 耐性膜 100として、被力卩工層 2が SiO 膜の時に使用できる先に挙げた膜種のうち Si
2
膜を除く全てを用いることができる。
[0070] また、図 1に示すプラズマ処理装置は、単に一例を示したに過ぎな 、。マイクロ波あ るいは高周波を用いる他の全てのプラズマ処理装置を本発明方法に適用することが できる。
[0071] 更には、被処理体としては、半導体ウェハに限定されず、 LCD基板、ガラス基板、 セラミック基板等にも本発明を適用することができる。

Claims

請求の範囲
[1] 被処理体の表面に形成されて 、る被力卩工層をエッチングするエッチング方法にお いて、
前記被処理体の表面にレジスト層を均一に形成するレジスト形成工程と、 前記レジスト層に所定のエッチング用窪み部を形成することによりパターンィ匕された エッチングマスクを形成するマスク形成工程と、
前記エッチング用窪み部の底部及び側面を含んで前記エッチングマスクの表面全 体にプラズマ耐性膜を形成するプラズマ耐性膜形成工程と、
前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜を除去する底部 プラズマ耐性膜除去工程と、
前記底部プラズマ耐性膜除去工程後に前記エッチングマスクをマスクとして前記被 加工層をエッチングする本エッチング工程と、
を備えたことを特徴とするエッチング方法。
[2] 前記エッチング用窪み部の底部に形成された前記プラズマ耐性膜の厚さは、前記 エッチングマスクの上面に形成された前記プラズマ耐性膜の厚さよりも薄くなされて いる
ことを特徴とする請求項 1に記載のエッチング方法。
[3] 前記プラズマ耐性膜は、前記エッチングマスクの耐熱温度よりも低い温度でプラズ マ CVD処理によって形成される
ことを特徴とする請求項 1または 2に記載のエッチング方法。
[4] 前記被加工層の表面には、予め反射防止膜が形成されている
ことを特徴とする請求項 1乃至 3のいずれかに記載のエッチング方法。
[5] 前記プラズマ耐性膜形成工程の前あるいは後に、前記エッチング用窪み部の底部 に位置している前記反射防止膜を除去する底部反射防止膜除去工程が行われる ことを特徴とする請求項 1乃至 4のいずれかに記載のエッチング方法。
[6] 前記本エッチング工程の後に、
前記プラズマ耐性膜を除去するプラズマ耐性膜除去工程と、
前記マスクを除去するマスク除去工程と、 が順次行われることを特徴とする請求項 1乃至 5のいずれかに記載のエッチング方法
[7] 前記プラズマ耐性膜形成工程と、前記底部プラズマ耐性膜除去工程と、前記本ェ ツチング工程の一部或いは全部とは、同一のプラズマ処理装置内で行われる ことを特徴とする請求項 1乃至 6のいずれかに記載のエッチング方法。
[8] 被処理体に対して所定のエッチング処理を施すエッチング装置にぉ ヽて、
真空引き可能になされた処理容器と、
前記処理容器内に設けられた、被処理体を載置するための載置台と、 前記処理容器内へ所定のガスを導入するガス導入手段と、
前記処理容器内にて前記所定のガスをプラズマ化するプラズマ化手段と、 前記被処理体の被加工層の表面に形成されたエッチングマスクの表面全体にプラ ズマ耐性膜を形成するプラズマ耐性膜形成工程と、当該エッチングマスクに形成され ていたエッチング用窪み部の底部に形成されたプラズマ耐性膜を除去する底部ブラ ズマ耐性膜除去工程と、エッチング用窪み部の底部を除！ヽてプラズマ耐性膜で覆わ れた前記エッチングマスクをマスクとして用いて前記被力卩工層をエッチングする本ェ ツチング工程の内の一部の工程或いは全部の工程と、が行われるように前記ガス導 入手段及び前記プラズマ化手段を制御する装置制御部と、
を備えたことを特徴とするエッチング装置。
[9] 真空引き可能になされた処理容器と、
前記処理容器内に設けられた、被処理体を載置するための載置台と、 前記処理容器内へ所定のガスを導入するガス導入手段と、
前記処理容器内にて前記所定のガスをプラズマ化するプラズマ化手段と、 を備えたエッチング装置を制御する制御方法であって、
前記被処理体の被加工層の表面に形成されたエッチングマスクの表面全体にプラ ズマ耐性膜を形成するプラズマ耐性膜形成工程と、当該エッチングマスクに形成され ていたエッチング用窪み部の底部に形成されたプラズマ耐性膜を除去する底部ブラ ズマ耐性膜除去工程と、エッチング用窪み部の底部を除！ヽてプラズマ耐性膜で覆わ れた前記エッチングマスクをマスクとして用いて前記被力卩工層をエッチングする本ェ ツチング工程の内の一部の工程或いは全部の工程と、が行われるように前記ガス導 入手段及び前記プラズマ化手段を制御する制御方法
をコンピュータに実施させるためのコンピュータプログラムを記憶する記憶媒体。
PCT/JP2006/321410 2005-10-31 2006-10-26 エッチング方法及びエッチング装置 WO2007052534A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/091,961 US20090137125A1 (en) 2005-10-31 2006-10-26 Etching method and etching apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-317367 2005-10-31
JP2005317367A JP2007123766A (ja) 2005-10-31 2005-10-31 エッチング方法、プラズマ処理装置及び記憶媒体

Publications (1)

Publication Number Publication Date
WO2007052534A1 true WO2007052534A1 (ja) 2007-05-10

Family

ID=38005686

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/321410 WO2007052534A1 (ja) 2005-10-31 2006-10-26 エッチング方法及びエッチング装置

Country Status (6)

Country Link
US (1) US20090137125A1 (ja)
JP (1) JP2007123766A (ja)
KR (1) KR100967458B1 (ja)
CN (1) CN101300667A (ja)
TW (1) TWI425565B (ja)
WO (1) WO2007052534A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU205508U1 (ru) * 2021-03-11 2021-07-19 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Маска для взрывной фотолитографии

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8562785B2 (en) 2011-05-31 2013-10-22 Lam Research Corporation Gas distribution showerhead for inductively coupled plasma etch reactor
US9245717B2 (en) 2011-05-31 2016-01-26 Lam Research Corporation Gas distribution system for ceramic showerhead of plasma etch reactor
JP6050944B2 (ja) * 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
JP6382055B2 (ja) * 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法
JP6877290B2 (ja) 2017-08-03 2021-05-26 東京エレクトロン株式会社 被処理体を処理する方法
TWI812762B (zh) * 2018-07-30 2023-08-21 日商東京威力科創股份有限公司 處理被處理體之方法、處理裝置及處理系統
CN110858541B (zh) * 2018-08-24 2022-05-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110931354B (zh) * 2018-09-19 2023-05-05 中芯国际集成电路制造(上海)有限公司 半导体结构以及半导体结构的制造方法
TWI814173B (zh) * 2020-12-14 2023-09-01 香港商金展科技有限公司 在多個寶石的外表面形成可識別標記的方法和系統，以及根據這種方法標記的寶石

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106310A (ja) * 1993-09-29 1995-04-21 Victor Co Of Japan Ltd ドライエッチング方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2004319972A (ja) * 2003-03-31 2004-11-11 Tokyo Electron Ltd エッチング方法及びエッチング装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4871630A (en) * 1986-10-28 1989-10-03 International Business Machines Corporation Mask using lithographic image size reduction
US5296410A (en) * 1992-12-16 1994-03-22 Samsung Electronics Co., Ltd. Method for separating fine patterns of a semiconductor device
US5736296A (en) * 1994-04-25 1998-04-07 Tokyo Ohka Kogyo Co., Ltd. Positive resist composition comprising a mixture of two polyhydroxystyrenes having different acid cleavable groups and an acid generating compound
TW367587B (en) * 1998-03-31 1999-08-21 Taiwan Semiconductor Mfg Co Ltd Manufacturing method for on-chip interconnected wiring without damage to inter-layer dielectric
US7223676B2 (en) * 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US6831742B1 (en) * 2000-10-23 2004-12-14 Applied Materials, Inc Monitoring substrate processing using reflected radiation
US6750150B2 (en) * 2001-10-18 2004-06-15 Macronix International Co., Ltd. Method for reducing dimensions between patterns on a photoresist
US7473377B2 (en) * 2002-06-27 2009-01-06 Tokyo Electron Limited Plasma processing method
KR100928098B1 (ko) * 2002-12-24 2009-11-24 동부일렉트로닉스 주식회사 산화막을 이용한 메탈라인 형성방법
US7015885B2 (en) * 2003-03-22 2006-03-21 Active Optical Networks, Inc. MEMS devices monolithically integrated with drive and control circuitry
DE102005020132B4 (de) * 2005-04-29 2011-01-27 Advanced Micro Devices, Inc., Sunnyvale Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106310A (ja) * 1993-09-29 1995-04-21 Victor Co Of Japan Ltd ドライエッチング方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2004319972A (ja) * 2003-03-31 2004-11-11 Tokyo Electron Ltd エッチング方法及びエッチング装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU205508U1 (ru) * 2021-03-11 2021-07-19 Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Маска для взрывной фотолитографии

Also Published As

Publication number Publication date
TWI425565B (zh) 2014-02-01
US20090137125A1 (en) 2009-05-28
CN101300667A (zh) 2008-11-05
JP2007123766A (ja) 2007-05-17
KR100967458B1 (ko) 2010-07-01
KR20080054430A (ko) 2008-06-17
TW200729333A (en) 2007-08-01

Similar Documents

Publication Publication Date Title
KR100967458B1 (ko) 에칭 방법 및 에칭 장치
TWI631616B (zh) 利用循環蝕刻製程對蝕刻停止層進行蝕刻的方法
US7842617B2 (en) Etching method and etching apparatus
US8119530B2 (en) Pattern forming method and semiconductor device manufacturing method
US9543163B2 (en) Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
JP5608384B2 (ja) 半導体装置の製造方法及びプラズマエッチング装置
US11380551B2 (en) Method of processing target object
US20090221148A1 (en) Plasma etching method, plasma etching apparatus and computer-readable storage medium
US8216485B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
TW201438062A (zh) 使用雙射頻偏壓頻率施加方式的非晶碳沉積方法
JP2006203035A (ja) プラズマエッチング方法
TW200931517A (en) Gas supply device, substrate processing apparatus and substrate processing method
US20100243605A1 (en) Etching method, etching apparatus, computer program and storage medium
KR101423019B1 (ko) 미세 패턴의 형성 방법
JP2007005377A (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体及びプラズマエッチング装置
US7465670B2 (en) Plasma etching method, plasma etching apparatus, control program and computer storage medium with enhanced selectivity
US20150064921A1 (en) Low temperature plasma anneal process for sublimative etch processes
JP3808902B2 (ja) プラズマエッチング方法
JP4522892B2 (ja) 微細パターン形成方法
US20210327719A1 (en) Method for processing workpiece
EP1422751A2 (en) Method of plasma etching high-K dielectric materials with high selectivity to underlying layers
US7569478B2 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
JP5089871B2 (ja) 半導体装置の製造方法
JP4541193B2 (ja) エッチング方法
JP2020096142A (ja) プラズマ処理方法およびプラズマ処理装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680040765.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
WWE Wipo information: entry into national phase

Ref document number: 12091961

Country of ref document: US

Ref document number: 1020087010398

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06822379

Country of ref document: EP

Kind code of ref document: A1