DE112010003269T5 - Kopplung zwischen Strukturen mit sublithographischem Rasterabstand und Strukturen mit lithographischem Rasterabstand - Google Patents

Kopplung zwischen Strukturen mit sublithographischem Rasterabstand und Strukturen mit lithographischem Rasterabstand Download PDF

Info

Publication number
DE112010003269T5
DE112010003269T5 DE112010003269T DE112010003269T DE112010003269T5 DE 112010003269 T5 DE112010003269 T5 DE 112010003269T5 DE 112010003269 T DE112010003269 T DE 112010003269T DE 112010003269 T DE112010003269 T DE 112010003269T DE 112010003269 T5 DE112010003269 T5 DE 112010003269T5
Authority
DE
Germany
Prior art keywords
pitch
conductive lines
conductive
lines
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112010003269T
Other languages
English (en)
Other versions
DE112010003269B4 (de
Inventor
Sarunya Bangsaruntip
Daniel C. Edelstein
Steven Koester
Paul M. Soloman
William D. Hinsberg
Ho-cheol Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE112010003269T5 publication Critical patent/DE112010003269T5/de
Application granted granted Critical
Publication of DE112010003269B4 publication Critical patent/DE112010003269B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird eine Kopplung zwischen einer Struktur mit sublithographischem Rasterabstand und einer Struktur mit lithographischem Rasterabstand gebildet. Eine Vielzahl von leitfähigen Linien mit einem sublithographischen Rasterabstand kann lithographisch strukturiert und entlang einer Linie mit einem Winkel von weniger als 45 Grad bezüglich der Längsrichtung der Vielzahl von leitfähigen Linien geschnitten werden. Alternativ kann ein Copolymer, gemischt mit einem Homopolymer, in einem ausgesparten Bereich angeordnet und selbstorganisiert werden, um eine Vielzahl von leitfähigen Linien mit einem sublithographischen Rasterabstand in dem Bereich mit konstanter Breite und einer lithographischen Abmessung zwischen benachbarten Linien in einem trapezförmigen Bereich zu bilden. In einer weiteren Alternative kann eine erste Vielzahl von leitfähigen Linien mit dem sublithographischen Rasterabstand und eine zweite Vielzahl von leitfähigen Linien mit dem lithographischen Rasterabstand auf der gleichen oder einer anderen Ebene gebildet werden.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft Strukturen, die eine Kopplung zwischen einer Struktur mit sublithographischem Rasterabstand und einer Struktur mit lithographischem Rasterabstand enthalten, sowie Verfahren zu deren Herstellung.
  • Selbstorganisierende Copolymere können für die Herstellung von Strukturen mit sublithographischem Rasterabstand, d. h. Strukturen, die einen sublithographischen Rasterabstand aufweisen, verwendet werden. Die selbstorganisierenden Blockcopolymere werden zuerst in einem geeigneten Lösungsmittelsystem gelöst, um eine Blockcopolymer-Lösung zu ergeben, die dann auf die Oberfläche der ersten Beispielstruktur aufgetragen wird, um eine Blockcopolymer-Schicht zu bilden. Das Lösungsmittelsystem, das zum Lösen des Blockcopolymers und zum Bilden der Blockcopolymer-Lösung verwendet wird, kann jedes geeignete Lösungsmittel umfassen, einschließlich, aber nicht darauf beschränkt, Toluol, Propylenglycolmonomethyletheracetat (PGMEA), Propylenglycolmonomethylether (PGME) und Aceton.
  • Die Abmessungen von Halbleiterstrukturen sind gewöhnlich durch die kleinste druckbare Abmessung des Lithographiewerkzeugs beschränkt, das zum Strukturieren der physikalischen Elemente der Halbleiterstruktur verwendet wird. Die kleinste druckbare Abmessung wird im Fachgebiet als „kritisches Maß” bezeichnet, das als die Breite der schmalsten parallelen Linien oder der engsten parallelen Zwischenräume definiert ist, die den kleinsten druckbaren Rasterabstand, der unter Verwendung verfügbarer lithographischer Werkzeuge erzeugt werden kann, aufweisen.
  • Eine „kleinste lithographische Abmessung” und eine „sublithographische Abmessung” sind nur in Beziehung zu verfügbaren Lithographiewerkzeugen definiert und ändern sich gewöhnlich mit jeder Generation der Halbleitertechnologie, es ist aber zu beachten, dass die kleinste lithographische Abmessung und die sublithographische Abmessung immer in Beziehung zu Lithographiewerkzeugen mit der besten Leistungsfähigkeit, die zum Zeitpunkt der Halbleiterherstellung verfügbar sind, definiert werden. Zum Zeitpunkt der Einreichung der vorliegenden Anmeldung beträgt die kleinste lithographische Abmessung etwa 35 nm und es wird erwartet, dass sie in der Zukunft noch kleiner werden wird.
  • Das Einbeziehen einer Struktur mit sublithographischem Rasterabstand in eine Halbleiterstruktur erfordert elektrische Kontakte zwischen der Struktur mit sublithographischem Rasterabstand und Strukturen mit lithographischen Rasterabständen. Daher werden Strukturen zur Bereitstellung derartiger elektrischer Kontakte gewünscht.
  • KURZE ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung wird eine erste Struktur bereitgestellt, welche umfasst: eine erste Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand, die in wenigstens einer dielektrischen Schicht eingebettet ist, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden, die parallel zu einer ersten Vertikalebene sind, und eine Endwand, die in einer zweiten Vertikalebene liegt, aufweist, wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; und eine Vielzahl von leitfähigen Durchkontaktierungen, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, und wobei die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine zweite Struktur bereitgestellt, welche umfasst: eine erste Vielzahl von leitfähigen Linien, die in wenigstens einer dielektrischen Schicht eingebettet ist und einen Bereich mit konstanter Breite und wenigstens einen Bereich mit variierendem Abstand, der an den Bereich mit konstanter Breite angrenzt, aufweist, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten ersten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; und eine Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird eine dritte Struktur bereitgestellt, welche umfasst: eine erste Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand, die in wenigstens einer dielektrischen Schicht eingebettet ist, und eine zweite Vielzahl von leitfähigen Linien, die in wenigstens einer dielektrischen Schicht eingebettet ist und einen zweiten Rasterabstand aufweist, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist und wenigstens eine aus der zweiten Vielzahl von leitfähigen Linien mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien resistiv verbunden ist.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Struktur bereitgestellt, welches umfasst: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand auf einem Substrat, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden aufweist, die parallel zu einer ersten Vertikalebene sind; Strukturieren der ersten Vielzahl von leitfähigen Linien unter Verwendung eines Fotolacks mit einer Seitenwand entlang einer zweiten Vertikalebene, wobei eine Endwand von jeder aus der strukturierten ersten Vielzahl von leitfähigen Linien innerhalb der zweiten Vertikalebene gebildet wird und wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; Herstellen einer dielektrischen Schicht über der strukturierten ersten Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen in der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein weiteres Verfahren zum Herstellen einer Struktur bereitgestellt, welches umfasst: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem Bereich mit konstanter Breite und wenigstens einem Bereich mit variierendem Abstand, der dem Bereich mit konstanter Breite angrenzt, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; Herstellen einer dielektrischen Schicht auf der Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand in der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und wobei der zweite Rasterabstand größer als der erste Rasterabstand ist.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein weiteres Verfahren zum Herstellen einer Struktur bereitgestellt, welches umfasst: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand in wenigstens einer dielektrischen Schicht; und Herstellen einer zweiten Vielzahl von leitfähigen Linien mit einem zweiten Rasterabstand in der wenigstens einen dielektrischen Schicht, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist und wenigstens eine aus der zweiten Vielzahl von leitfähigen Linien mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien resistiv verbunden ist.
  • KURZE BESCHREIBUNG DER VERSCHIEDENEN ANSICHTEN DER ZEICHNUNGEN
  • In den Zeichnungen entsprechen Abbildungen mit der gleichen Kennzeichnungszahl der gleichen Herstellungsstufe; Abbildungen mit dem Suffix „A” sind Ansichten von oben; Abbildungen mit dem Suffix „B” sind vertikale Schnittansichten entlang der Ebene B-B' der entsprechenden Abbildung mit der gleichen Kennzeichnungszahl und dem Suffix „A”.
  • 1A7B sind aufeinanderfolgende Ansichten einer ersten Beispielstruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • 8A10B sind aufeinanderfolgende Ansichten einer ersten Variation der ersten Beispielstruktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 11A13B sind aufeinanderfolgende Ansichten einer zweiten Variation der ersten Beispielstruktur gemäß der ersten Ausführungsform der vorliegenden Erfindung.
  • 14A21B sind aufeinanderfolgende Ansichten einer zweiten Beispielstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • 22A24B sind aufeinanderfolgende Ansichten einer dritten Beispielstruktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • 25A27B sind aufeinanderfolgende Ansichten einer ersten Variation der dritten Beispielstruktur gemäß der dritten Ausführungsform der vorliegenden Erfindung.
  • 28A und 28B sind Ansichten einer zweiten Variation der dritten Beispielstruktur gemäß der dritten Ausführungsform der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Wie oben angemerkt betrifft die vorliegende Erfindung Strukturen, die eine Verknüpfung zwischen einer Struktur mit sublithographischem Rasterabstand und einer Struktur mit lithographischem Rasterabstand enthalten, und Verfahren zu deren Herstellung, die nun ausführlich und mit begleitenden Abbildungen beschrieben werden. Gleiche und entsprechende Elemente mit der gleichen Zusammensetzung werden durch gleiche Referenzzahlen gekennzeichnet.
  • Bezugnehmend auf 1A und 1B umfasst eine erste Beispielstruktur gemäß einer ersten Ausführungsform der vorliegenden Erfindung ein Substrat 10, eine auf der oberen Oberfläche davon gebildete Schicht von leitfähigem Material 20L, eine Schicht von dielektrischem Material 30L und eine Vielzahl von Polymerblocklinien 40 mit einem ersten Rasterabstand ph1. Das Substrat 10 kann von einem beliebigen Materialtyp sein, einschließlich, aber nicht darauf beschränkt, ein Halbleitersubstrat, ein Isolatorsubstrat, ein Leitersubstrat und eine Kombination davon. Beispielsweise kann das Substrat 10 ein Halbleitersubstrat sein, das wenigstens eine Halbleitereinheit wie einen Feldeffekttransistor umfasst. Das Substrat 10 kann auch eine oder mehrere dielektrische Schichten umfassen, die wenigstens eine Kopplungs-Metallstruktur, die mit der Schicht von leitfähigem Material 20L resistiv verbunden ist, einbettet.
  • Die Schicht von leitfähigem Material 20L umfasst ein leitfähiges Material, wie z. B. ein elementares Metall, eine Metalllegierung, eine leitfähige metallische Verbindung oder ein elektrisch dotiertes Halbleitermaterial. Beispielsweise kann die Schicht von leitfähigem Material 20L W, Cu, Al, TaN, TiN, WN, ein Metallsilicid, ein Metallgermanid, ein dotiertes kristallines Halbleitermaterial, ein dotiertes polykristallines Halbleitermaterial oder eine Kombination davon enthalten. Die Dicke der Schicht von leitfähigem Material 20L kann von 5 nm bis 200 nm betragen, obwohl auch geringere und größere Dicken eingesetzt werden können.
  • Die Schicht von dielektrischem Material 30L umfasst ein dielektrisches Material, wie z. B. Siliciumoxid, Siliciumnitrid, Siliciumoxynitrid, kohlenstoffdotiertes Oxid, einen organischen Polymer-Isolator, ein dielektrisches Metalloxid, wie z. B. HfO2, Al2O3, oder eine Kombination davon. Die Dicke der Schicht von dielektrischem Material 30L kann von 5 nm bis 200 nm betragen, obwohl auch geringere und größere Dicken eingesetzt werden können.
  • Die Vielzahl von Polymerblocklinien 40 mit einem ersten Rasterabstand ph1 wird durch im Fachgebiet bekannte Verfahren hergestellt. Insbesondere wird die Vielzahl von Polymerblocklinien 40 mit dem ersten Rasterabstand ph1 durch Verwendung einer selbstorganisierenden Copolymerschicht hergestellt. Ein Muster in der Vielzahl von Polymerblocklinien wird in die Schicht von leitfähigem Material 20L auf dem Substrat 10 übertragen. Die nach dem Übertragen des Musters verbleibenden Abschnitte der Schicht von leitfähigem Material 20L bilden eine erste Vielzahl von leitfähigen Linien.
  • Beispielsweise wird eine Templatschicht (nicht gezeigt) auf der oberen Oberfläche der Schicht von dielektrischem Material 30L abgeschieden. Die Templatschicht wird strukturiert, um einen ausgesparten Bereich zu umfassen, in welchem die obere Oberfläche der Schicht von dielektrischem Material 30L exponiert ist. Der ausgesparte Bereich der Templatschicht weist zwei parallele Kanten in Längsrichtung auf. Eine Blockcopolymerschicht (nicht gezeigt), die selbstorganisierende Blockcopolymere umfasst, wird in den ausgesparten Bereich aufgetragen. Die Blockcopolymerschicht, die zwei oder mehr nichtmischbare polymere Blockkomponenten enthält, kann sich in Muster auf dem Nanometermaßstab selbstorganisieren. Unter geeigneten Bedingungen trennen sich die zwei oder mehr nichtmischbaren polymeren Blockkomponenten auf dem Nanometermaßstab in zwei oder mehr verschiedene Phasen und bilden dadurch geordnete Muster von isolierten Struktureinheiten mit Nanometerabmessungen. Derartige geordnete Muster von isolierten Struktureinheiten mit Nanometerabmessungen, die von den selbstorganisierenden Blockcopolymeren gebildet werden, können zum Herstellen von nanometergroßen Struktureinheiten in Halbleitereinheiten, optischen und magnetischen Einheiten verwendet werden. Insbesondere liegen die Abmessungen der so gebildeten Struktureinheiten typischerweise im Bereich von 5 bis 30 nm, der sublithographisch ist (d. h. unterhalb der Auflösung der lithographischen Werkzeuge).
  • Beispiele von Blockcopolymer-Materialien werden in den gemeinsam zugewiesenen, gemeinsam anhängigen U.S.-Patentanmeldungen Nr. 11/424,963, eingereicht am 19. Juni 2006, beschrieben, die hierin durch Bezugnahme aufgenommen sind. Spezifische Beispiele von selbstorganisierenden Blockcopolymeren, die zum Herstellen der Struktureinheiten gemäß der vorliegenden Erfindung verwendet werden können, umfassen, sind aber nicht darauf beschränkt: Polystyrol-block-polymethylmethacrylat (PS-b-PMMA), Polystyrol-block-polyisopren (PS-b-PI), Polystyrol-block-polybutadien (PS-b-PBD), Polystyrol-block-polyvinylpyridin (PS-b-PVP), Polystyrol-block-polyethylenoxid (PS-b-PEO), Polystyrol-block-polyethylen (PS-b-PE), Polystyrol-b-polyorganosilicat (PS-b-POS), Polystyrol-block-polyferrocenyldimethylsilan (PS-b-PFS), Polyethylenoxid-block-polyisopren (PEO-b-PI), Polyethylenoxid-block-polybutadien (PEO-b-PBD), Polyethylenoxid-block-polymethylmethacrylat (PEO-b-PMMA), Polyethylenoxid-block-polyethylethylen (PEO-b-PEE), Polybutadien-block-polyvinylpyridin (PBD-b-PVP) und Polyisopren-block-polymethylmethacrylat (PI-b-PMMA).
  • Die Blockcopolymerschicht wird bei einer erhöhten Temperatur wärmebehandelt, um die Vielzahl von Polymerblocklinien 40, die eine erste Polymerblockkomponente enthalten, und eine Matrix (nicht gezeigt), die eine zweite Polymerblockkomponente enthält, zu bilden. Die Matrix ist das Komplement der Vielzahl von Polymerblocklinien 40 innerhalb der durch die Wärmebehandlung der Blockcopolymerschicht gebildeten Struktur. Beispiele von Verfahren zur Wärmebehandlung der selbstorganisierenden Blockcopolymere in der Blockcopolymerschicht, um zwei Sätze von Polymerblöcken zu bilden, werden in Nealey et al., „Self-assembling resists for nanolithography," IEDM Technical Digest, Dez. 2005, Digital Object Identifier 10.1109/IEDM.2005.1609349 beschrieben, dessen Inhalt hierin durch Bezugnahme aufgenommen wird. Die Wärmebehandlung kann beispielsweise bei einer Temperatur von 100°C bis 300°C mit einer Dauer von 1 Stunde bis 100 Stunden durchgeführt werden. Die Matrix, welche die zweite polymere Blockkomponente enthält, wird selektiv entfernt, so dass die Vielzahl von Polymerblocklinien 40 die Struktur von 1 bildet. Das Verfahren zum selektiven Entfernen kann einen chemischen Entwickler oder ein Lösungsmittel umfassen, oder ein selektives reaktives Ionen-Ätzverfahren (RIE) oder eine Kombination von beidem.
  • Der erste Rasterabstand ph1 kann ein sublithographischer Rasterabstand sein, d. h. ein Rasterabstand, der kleiner ist als der kritische Rasterabstand für das periodische Feld eines Musters aus parallelen Linien. Der kritische Rasterabstand ist der kleinste Rasterabstand, der unter Verwendung verfügbarer lithographischer Werkzeuge zu einem gegebenen Zeitpunkt gedruckt werden kann, wobei zum Zeitpunkt der Einreichung der vorliegenden Anmeldung der kritische Rasterabstand etwa 70 nm beträgt, wenn auch zu erwarten ist, dass dieser Wert mit zunehmender Leistungsfähigkeit der verfügbaren Lithographiewerkzeuge noch kleiner werden wird. Vorzugsweise beträgt der erste Rasterabstand ph1 von 8 nm bis 60 nm, bevorzugter von 16 nm bis 40 nm, obwohl auch kleinere und größere Werte für den ersten Rasterabstand ph1 verwendet werden können.
  • Bezugnehmend auf 2A und 2B wird das sublithographische Muster, d. h. ein Muster mit wenigstens einer sublithographischen Abmessung, in der Vielzahl von Polymerblocklinien 40 in den Stapel der Schicht von dielektrischem Material 30L und der Schicht von leitfähigem Material 20L übertragen, beispielsweise durch anisotropes Ionenätzen unter Verwendung der Vielzahl von Polymerblocklinien 40 als Ätzmaske. Die verbleibenden Abschnitte der Schicht von dielektrischem Material 30L bilden eine Vielzahl von Abschnitten von dielektrischem Material 30. Die verbleibenden Abschnitte der Schicht von leitfähigem Material 20L bilden eine erste Vielzahl von leitfähigen Linien 20 mit dem ersten Rasterabstand ph1. Die Seitenwände der ersten Vielzahl von leitfähigen Linien 20, der Vielzahl von Abschnitten von dielektrischem Material 30 und der Vielzahl von Polymerblocklinien 40 fallen vertikal zusammen, d. h. sie liegen in den gleichen Vertikalebenen.
  • Jede aus der ersten Vielzahl von leitfähigen Linien 20 weist ein Paar von Seitenwänden auf, die parallel zu der ersten Vertikalebene P1 sind, die in der Ebene von einer der Seitenwände der ersten Vielzahl von leitfähigen Linien 20 liegt. Jedes Paar von Seitenwänden der ersten Vielzahl von leitfähigen Linien 20 ist entlang der Längsrichtung der ersten Vielzahl von leitfähigen Linien 20 ausgerichtet. Die Längsrichtung ist die Richtung mit einer größeren Abmessung von einem Ende zu dem anderen, und sie steht senkrecht auf die Breitenrichtung, die der Richtung entlang des ersten Rasterabstands ph1 entspricht. Die Vielzahl von Abschnitten von dielektrischem Material 30 weist den ersten Rasterabstand ph1 auf. Die erste Vielzahl von leitfähigen Linien 20 weist ebenfalls den ersten Rasterabstand ph1 auf. Die Vielzahl von Polymerblocklinien 40 wird selektiv gegenüber der ersten Vielzahl von leitfähigen Linien 20, der Vielzahl von Abschnitten von dielektrischem Material 30 und dem Substrat 10 entfernt.
  • Bezugnehmend auf 3A und 3B wird eine Fotolack-Schicht 47 auf die obere Oberfläche des Substrats 10 und die exponierten Oberflächen der ersten Vielzahl von leitfähigen Linien 20 und der Vielzahl von Abschnitten von dielektrischem Material 30 aufgetragen. Die Fotolack-Schicht 47 wird lithographisch strukturiert, um eine vertikale Seitenwand zu bilden, die auf den oberen Oberflächen der Vielzahl von Abschnitten von dielektrischem Material 30 aufliegt. Die Stapel der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und des Substrats 10 sind in dem Bereich, der nicht von der Fotolack-Schicht 47 bedeckt ist, exponiert. Vorzugsweise liegt die senkrechte Seitenwand der Fotolack-Schicht 47 in einer Vertikalebene, die hier als zweite Vertikalebene P2 bezeichnet wird. Der Winkel α zwischen der ersten Vertikalebene P1 und der zweiten Vertikalebene P2 beträgt weniger als 45 Grad, vorzugsweise weniger als 30 Grad, bevorzugter von 5 Grad bis 20 Grad.
  • Bezugnehmend auf 4A und 4B werden exponierte Abschnitte der Stapel der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 durch anisotrope Ätzung entfernt, wie z. B. durch reaktive Ionenätzung, wobei die Fotolack-Schicht 47 als Ätzmaske verwendet wird. Die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 fallen unmittelbar nach der anisotropen Ätzung vertikal mit der zweiten Vertikalebene 22 zusammen und schließen mit den Seitenwänden der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20, die parallel zu der ersten Vertikalebene P1 verlaufen, den Winkel α ein.
  • Vorzugsweise sind die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 lateral um einen konstanten Abstand, der hier als lateraler Vertiefungsabstand lrd bezeichnet wird, bezogen auf die Seitenwände der Fotolack-Schicht 47 und die Endwände der ersten Vielzahl von leitfähigen Linien 20, die in der zweiten Vertikalebene P2 liegen, zurückgesetzt. Jede Seitenwand der Vielzahl von Abschnitten von dielektrischem Material 30 fällt mit der Ebene einer Seitenwand der ersten Vielzahl von leitfähigen Linien 20 zusammen und jede Endwand der Vielzahl von Abschnitten von dielektrischem Material 30 ist bezüglich der zweiten Vertikalebene P2 um einen konstanten Abstand versetzt, d. h. um den lateralen Vertiefungsabstand lrd. Vorzugsweise ist der laterale Vertiefungsabstand lrd ein sublithographischer Abstand, der von 2 nm bis 20 nm betragen kann, obwohl auch kleinere oder größere Abmessungen verwendet werden können.
  • Bezugnehmend auf 5A und 5B wird die Fotolack-Schicht 47 selektiv gegenüber der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und dem Substrat 10 entfernt. Eine Endwand von jedem aus der Vielzahl von Abschnitten von dielektrischem Material 30 fällt vertikal mit einer Endwand der darunter liegenden leitfähigen Linie 20 zusammen, während die andere Endwand von jedem aus der Vielzahl von Abschnitten von dielektrischem Material 30 gegenüber der anderen Endwand der darunter liegenden leitfähigen Linie 20 um den lateralen Vertiefungsabstand lrd lateral versetzt ist, um einen Abschnitt der oberen Oberfläche der darunter liegenden leitfähigen Linie 20 zu exponieren.
  • Bezugnehmend auf 6A und 6B wird eine erste dielektrische Schicht 50 über der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und dem Substrat 10 gebildet und wird planarisiert, beispielsweise durch chemisch-mechanische Planarisierung (CMP) oder durch Selbstplanarisierung. Die erste dielektrische Schicht 50 umfasst ein dielektrisches Material, wie z. B. Siliciumoxid, dotierte Silicatgläser, Siliciumnitrid, Siliciumoxynitrid, selbstplanarisierendes Material mit niedriger Dielektrizitätskonstante (low-k) mit einer Dielektrizitätskonstante kleiner als 2,7, Organosilicatgläser mit einer Dielektrizitätskonstante kleiner als 2,7, poröse dielektrische Materialien oder eine Kombination davon.
  • Entlang der zweiten Vertikalebene P2 wird eine Vielzahl von Durchkontaktierungslöchern so hergestellt, dass jedes Durchkontaktierungsloch nur eine leitfähige Linie 20 exponiert. Insbesondere wird eine Vielzahl von Durchkontaktierungslöchern in der ersten dielektrischen Schicht 50 entlang der zweiten Vertikalebene P2 durch lithographisches Strukturieren der ersten dielektrischen Schicht 50 hergestellt. Die Seitenwände der Vielzahl von Abschnitten von dielektrischem Material 30 und die oberen Oberflächen der ersten Vielzahl von leitfähigen Linien 20 sind innerhalb der Vielzahl von Durchkontaktierungslöchern exponiert. In die Vielzahl von Durchkontaktierungslöchern wird ein leitfähiges Material gefüllt, um eine Vielzahl von leitfähigen Durchkontaktierungen 60 zu bilden. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen 60 kontaktiert einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien 20 und ist in der ersten dielektrischen Schicht 50 eingebettet. Die zweite Vertikalebene P2 schneidet jede aus der Vielzahl von leitfähigen Durchkontaktierungen 60. Die Vielzahl von leitfähigen Durchkontaktierungen 60 weist einen Durchkontaktierungs-Rasterabstand vph auf, der ein lithographischer Rasterabstand ist, d. h. ein Rasterabstand, der gleich wie oder größer als der kleinste Rasterabstand ist, der mit lithographischen Verfahren hergestellt werden kann. Beispielsweise kann der lithographische Rasterabstand gleich oder größer als 70 nm sein. Vorzugsweise fällt die Ebene, die die Mittelachsen von jeder aus der Vielzahl von leitfähigen Durchkontaktierungen 60 verbindet, mit der zweiten Vertikalebene P2 zusammen oder ist parallel zu der zweiten Vertikalebene P2. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen 60 kontaktiert eine obere Oberfläche und eine Endwand von einer aus der ersten Vielzahl von leitfähigen Linien 20.
  • Bezugnehmend auf 7A und 7B wird eine zweite dielektrische Schicht 70 über der ersten dielektrischen Schicht 50 hergestellt. Die zweite dielektrische Schicht 70 umfasst ein dielektrisches Material, das aus jedem Material ausgewählt sein kann, das als erste dielektrische Schicht 50 eingesetzt werden kann. In der zweiten dielektrischen Schicht 70 wird eine Vielzahl von Linienfurchen mit einem lithographischen Rasterabstand hergestellt. Der lithographische Rasterabstand der Vielzahl von Furchen wird hier als zweiter Rasterabstand ph2 bezeichnet.
  • In der Vielzahl von Linienfurchen wird durch Abscheidung eines leitfähigen Materials und Planarisierung eine zweite Vielzahl von leitfähigen Linien 80 hergestellt. Die zweite Vielzahl von leitfähigen Linien 80 kann jedes der Materialien umfassen, die als erste Vielzahl von leitfähigen Linien 20 verwendet werden können. Die zweite Vielzahl von leitfähigen Linien 80 weist den zweiten Rasterabstand ph2 auf, der ein lithographischer Rasterabstand ist.
  • Die Längsrichtung der zweiten Vielzahl von leitfähigen Linien 80, d. h. die horizontale Richtung innerhalb der Ebene, die die Seitenwände enthält, kann parallel zu einer dritten Vertikalebene P3 verlaufen, die eine Ebene von einer der Seitenwände der zweiten Vielzahl von leitfähigen Linien 80 ist. Jede aus der zweiten Vielzahl von leitfähigen Linien 80 weist ein Paar von Seitenwänden auf, die senkrecht zu der ersten Vertikalebene P1 und parallel zu der dritten Vertikalebene P3 verlaufen. In diesem Fall steht die dritte Vertikalebene P3 senkrecht auf der ersten Vertikalebene P1. In diesem Fall ist die Richtung des zweiten Rasterabstands ph2 parallel zu der Richtung der ersten Vertikalebene P1. Eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien 80 grenzt an eine aus der Vielzahl von leitfähigen Durchkontaktierungen 60 an.
  • Alternativ können die erste dielektrische Schicht 50 und die zweite dielektrische Schicht 70 bei dem gleichen Abscheidungsschritt als eine einzige dielektrische Schicht hergestellt werden und die Vielzahl von leitfähigen Durchkontaktierungen 60 und die zweite Vielzahl von leitfähigen Linien 80 können integral durch das gleiche Abscheidungs- und Planarisierungsverfahren hergestellt werden.
  • Bezugnehmend auf 8A und 8B wird eine erste Variation der ersten Beispielstruktur aus der ersten Beispielstruktur von 2A und 2B abgeleitet, indem eine Fotolack-Schicht 47 aufgetragen und die Fotolack-Schicht 47 lithographisch strukturiert wird, um ein Paar von parallelen senkrechten Seitenwänden zu erhalten, die mit der ersten Ebene P1 einen Winkel α bilden. Das Paar von parallelen senkrechten Seitenwänden ist durch einen lithographischen Abstand getrennt, d. h. einen Abstand von mehr als 35 nm, typischerweise einen Abstand von mehr als 100 nm. Eine der senkrechten Seitenwände der Fotolack-Schicht 47 ist eine zweite Vertikalebene P2. Der Winkel α zwischen der ersten Vertikalebene P1 und der zweiten Vertikalebene P2 beträgt weniger als 45 Grad, vorzugsweise weniger als 30 Grad, bevorzugter von 5 Grad bis 20 Grad.
  • Exponierte Abschnitte der Stapel der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 werden durch anisotrope Ätzung entfernt, wie z. B. durch reaktive Ionenätzung, wobei die Fotolack-Schicht 47 als Ätzmaske verwendet wird. Die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 fallen unmittelbar nach der anisotropen Ätzung vertikal mit den senkrechten Seitenwänden der Fotolack-Schicht 47 zusammen und bilden mit der ersten Vertikalebene P1, die parallel zu den Seitenwänden der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 verläuft, einen Winkel α. Vorzugsweise sind die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 auf die gleiche Weise wie oben beschrieben um einen konstanten Abstand lateral zurückgesetzt. Anschließend wird die Fotolack-Schicht 47 selektiv gegenüber der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und dem Substrat 10 entfernt.
  • Bezugnehmend auf 9A und 9B wird eine erste dielektrische Schicht 50 wie oben beschrieben über der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und dem Substrat 10 hergestellt und planarisiert, beispielsweise durch chemisch-mechanische Planarisierung (CMP) oder durch Selbstplanarisierung. Entlang der Endwände der Vielzahl von leitfähigen Linien 20 wird eine Vielzahl von Durchkontaktierungslöchern hergestellt. Die Seitenwände der Vielzahl von Abschnitten von dielektrischem Material 30 und die oberen Oberflächen der ersten Vielzahl von leitfähigen Linien 20 sind innerhalb der Vielzahl von Durchkontaktierungslöchern exponiert. Ein leitfähiges Material wird in die Vielzahl von Durchkontaktierungslöchern gefüllt, um eine Vielzahl von leitfähigen Durchkontaktierungen 60 zu bilden. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen 60 kontaktiert einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien 20 und ist in der ersten dielektrischen Schicht 50 eingebettet. Die Vielzahl von Abschnitten von dielektrischem Material 30 ist in 9A mit gestrichelten Linien dargestellt, um die räumliche Ausrichtung der Vielzahl von Abschnitten von dielektrischem Material 30 und der Vielzahl von leitfähigen Durchkontaktierungen 60 deutlich zu machen. Die Vielzahl von leitfähigen Durchkontaktierungen 60 ist in zwei Reihen angeordnet, die von dem gleichen Abstand getrennt sind wie der Abstand zwischen den beiden Seitenwänden der Fotolack-Schicht 47 vor dem Entfernen (siehe 8A und 8B). Die Vielzahl von leitfähigen Durchkontaktierungen 60 weist innerhalb jeder Reihe einen Durchkontaktierungs-Rasterabstand vph auf.
  • Bezugnehmend auf 10A und 10B wird eine zweite dielektrische Schicht 70 wie oben beschrieben über der ersten dielektrischen Schicht 50 hergestellt. Ferner wird auf die oben beschriebene Weise eine zweite Vielzahl von leitfähigen Linien 80 hergestellt. Die zweite Vielzahl von leitfähigen Linien 80 weist den zweiten Rasterabstand ph2 auf, der ein lithographischer Rasterabstand ist. Die Beziehung zwischen der Ausrichtung der ersten Vertikalebene P1, der zweiten Vertikalebene P2 und der dritten Vertikalebene P3 ist wie oben beschrieben.
  • Bezugnehmend auf 11A und 11B wird eine zweite Variation der ersten Beispielstruktur aus der ersten Beispielstruktur von 2A und 2B abgeleitet, indem eine Fotolack-Schicht 47 aufgetragen und die Fotolack-Schicht 47 lithographisch strukturiert wird, um ein Paar von parallelen vertikalen Seitenwänden zu erhalten, die mit der ersten Ebene P1 einen Winkel α bilden. Das Paar von parallelen senkrechten Seitenwänden ist durch einen lithographischen Abstand getrennt, d. h. einen Abstand von mehr als 35 nm, typischerweise einen Abstand von mehr als 100 nm. Eine der vertikalen Seitenwände der Fotolack-Schicht 47 ist eine zweite Vertikalebene P2. Der Winkel α zwischen der ersten Vertikalebene P1 und der zweiten Vertikalebene P2 beträgt weniger als 45 Grad, vorzugsweise weniger als 30 Grad, bevorzugter von 5 Grad bis 20 Grad.
  • Exponierte Abschnitte der Stapel der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 werden durch anisotrope Ätzung entfernt, wie z. B. durch reaktive Ionenätzung, wobei die Fotolack-Schicht 47 als Ätzmaske verwendet wird. Die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 fallen unmittelbar nach der anisotropen Ätzung vertikal mit den vertikalen Seitenwänden der Fotolack-Schicht 47 zusammen und stehen mit dem Winkel α relativ zu der ersten Vertikalebene P1, die parallel zu den Seitenwänden der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 verläuft. Anschließend wird die Fotolack-Schicht 47 entfernt
  • Bezugnehmend auf 12A und 12B wird eine schräge Ionenätzung so durchgeführt, dass die Richtung der auftreffenden Ionen von der zweiten Vertikalebene P2 weg gekippt ist. Die Richtung der auftreffenden Ionen wird in 12A und 12B schematisch durch Pfeile gezeigt. Somit werden die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 in der zweiten Vertikalebene P2 einer Ätzung durch die auftreffenden Ionen unterworfen, während die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 in der Ebene (hier als eine „Offset-Ebene OP” bezeichnet), die parallel zu der zweiten Vertikalebene P2 verläuft und von der zweiten Vertikalebene P2 um die Breite der Öffnung in der Fotolack-Schicht 47 versetzt ist, während der schrägen reaktiven Ionenätzung vor den auftreffenden Ionen geschützt sind. Vorzugsweise bildet die schräge reaktive Ionenätzung Ätzrückstände von der Vielzahl von Abschnitten von dielektrischem Material 30, und die Endwände der ersten Vielzahl von leitfähigen Linien 20, die mit der Offset-Ebene OP zusammenfallen, werden mit einer Zwischenlage aus dielektrischem Rückstand 32 bedeckt, der dielektrisches Material umfasst, das von der Vielzahl von Abschnitten von dielektrischem Material 30 herabgeflossen ist. Somit werden die Endwände der Vielzahl von Abschnitten von dielektrischem Material 30 und die Endwände der ersten Vielzahl von leitfähigen Linien 20 in der Offset-Ebene OP von der Zwischenlage aus dielektrischem Rückstand 32 bedeckt.
  • Bezugnehmend auf 13A und 13B wird eine erste dielektrische Schicht 50 wie oben beschrieben über der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und dem Substrat 10 hergestellt und planarisiert. Entlang der Endwände der Vielzahl von leitfähigen Linien 20 wird eine Vielzahl von Durchkontaktierungslöchern hergestellt. In der ersten dielektrischen Schicht 50 wird wie oben beschrieben eine Vielzahl von leitfähigen Durchkontaktierungen 60 gebildet. Die Zwischenlage aus dielektrischem Rückstand 32 schützt die Seitenwände der Untergruppe der ersten Vielzahl von leitfähigen Linien 20, die Endwände in der Offset-Ebene OP aufweisen, d. h. die keine Endwände in der zweiten Vertikalebene P2 aufweisen. Somit werden unerwünschte elektrische Kontakte zwischen der Vielzahl von leitfähigen Durchkontaktierungen 60 und der Untergruppe der ersten Vielzahl von leitfähigen Linien 20, die Endwände in der Offset-Ebene OP aufweisen, durch das Vorhandensein der Zwischenlage aus dielektrischem Rückstand 32 verhindert.
  • Bezugnehmend auf 14A und 14B umfasst eine zweite Beispielstruktur gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ein Substrat 10, eine auf der oberen Oberfläche davon gebildete Schicht von leitfähigem Material 20L, eine Schicht von dielektrischem Material 30L, eine Templatschicht 130 mit einem ausgesparten Bereich und eine Blockcopolymerschicht 140, die den ausgesparten Bereich in der Templatschicht 130 füllt. Der ausgesparte Bereich umfasst einen Bereich mit einer konstanten Breite oder „Bereich mit konstanter Breite (CWR)” und wenigstens einen trapezförmigen Bereich, der an den Bereich mit konstanter Breite angrenzt und eine variierende Breite aufweist. Jeder von dem wenigstens einen trapezförmigen Bereich ist ein aufgeweiteter Bereich, bei dem sich die Breite in lateraler Richtung ändert. Der Bereich mit konstanter Breite weist zwei parallele Kanten in Längsrichtung auf, die der Richtung der Ebene B-B' in 14A entspricht. Der wenigstens eine trapezförmige Bereich kann einen ersten trapezförmigen Bereich („1TZR”), der an ein Ende des Bereichs mit konstanter Breite angrenzt, und einen zweiten trapezförmigen Bereich („2TZR”), der an das andere Ende des Bereichs mit konstanter Breite angrenzt, umfassen. Die Zusammensetzungen des Substrats 10, der Schicht von leitfähigem Material 20L und der Schicht von dielektrischem Material 30L können die gleichen wie bei der ersten Ausführungsform sein. Bei der zweiten Ausführungsform ist die Schicht von dielektrischem Material 30L optional und die Templatschicht 130 kann in manchen Fällen bei fehlender Schicht von dielektrischem Material 30L direkt auf der Schicht von leitfähigem Material 20L hergestellt werden. Die Templatschicht 130 umfasst typischerweise ein dielektrisches Material, wie z. B. Siliciumnitrid, Siliciumoxid, Siliciumoxynitrid oder andere dielektrische Materialien, die in der Technologie der Halbleiterherstellung bekannt sind.
  • Die Blockcopolymerschicht 140, die zwei oder mehr nichtmischbare polymere Blockkomponenten umfasst, ist zur Selbstorganisation zu Mustern auf dem Nanometermaßstab fähig. Zusätzlich umfasst die Blockcopolymerschicht 140 wenigstens ein „Homopolymer”, das die Entstehung von sublithographischen Mustern mit variierendem Abstand zwischen den Polymerblocklinien 40 ermöglicht. Ein Homopolymer ist eine Chemikalie, die zu zwei oder mehr nichtmischbaren polymeren Blockkomponenten zugegeben werden kann, um den Bereich der Selbstorganisation in einer Geometrie mit einem nichtkonstanten Rasterabstand zu fördern. Beispielsweise ist ein trapezförmiger Bereich in einer Aussparung eine Geometrie mit einem nicht-konstanten Rasterabstand. Nicht-beschränkende Beispiele von Homopolymeren umfassen PS 45K und PMMA 46.5K.
  • Bezugnehmend auf 15A und 15B wird die Blockcopolymerschicht 140 einem Zustand unterworfen, der die Auftrennung und Selbstorganisation der nichtmischbaren polymeren Blockkomponenten induziert. Beispielsweise kann die Blockcopolymerschicht 140 bei einer erhöhten Temperatur wärmebehandelt werden. Die Abmessungen der so gebildeten Struktureinheiten liegen typischerweise im Bereich von 5 bis 30 nm, der sublithographisch ist.
  • Unter geeigneten Bedingungen trennt sich die Blockcopolymerschicht 140 in eine Vielzahl von Polymerblocklinien 140A auf, die eine erste Polymerblockkomponente enthalten, und eine Blockkomponentenmatrix 140B, die eine zweite Polymerblockkomponente enthält. Der Abschnitt der Vielzahl von Polymerblocklinien 140A innerhalb des Bereichs mit konstanter Breite CWR weist einen ersten Rasterabstand ph1 auf, der ein sublithographischer Rasterabstand ist. Der erste Rasterabstand ph1 kann ein sublithographischer Rasterabstand sein, d. h. ein Rasterabstand, der kleiner ist als der kritische Rasterabstand für ein wie oben beschriebenes periodisches Feld von Mustern mit parallelen Linien. Vorzugsweise beträgt der erste Rasterabstand ph1 von 8 nm bis 60 nm, bevorzugter von 16 nm bis 40 nm, obwohl auch kleinere und größere Abmessungen für den ersten Rasterabstand ph1 verwendet werden können. Der Rasterabstand des Abschnitts der Vielzahl von Polymerblocklinien 140A in dem ersten und dem zweiten trapezförmigen Bereich (1TZR, 2TZR) nimmt mit dem Abstand von dem Bereich mit konstanter Breite CWR zu, bis die Vielzahl von Polymerblocklinien 140A ein Zufallsmuster bildet.
  • Bezugnehmend auf 16A und 16B werden die Blockkomponentenmatrix 140B und die Templatschicht 130 selektiv gegenüber der Vielzahl von Polymerblocklinien 140A und der Schicht von dielektrischem Material 30L entfernt. Die Vielzahl von Polymerblocklinien 140A weist in dem Bereich mit konstanter Breite CWR den ersten Rasterabstand ph1 auf, und innerhalb des ersten Bereichs mit variierendem Abstand 1VSR und des zweiten Bereichs mit variierendem Abstand 2VSR einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien. Der erste Bereich mit variierendem Abstand 1VSR ist der Abschnitt des ersten trapezförmigen Bereichs 1TZR (siehe 15A), in dem die Vielzahl von Polymerblocklinien 140A nicht-parallele divergente Linien mit einem variierenden Abstand zwischen einem benachbarten Paar von Polymerblocklinien 140A bildet. Entsprechend ist der zweite Bereich mit variierendem Abstand 2VSR der Abschnitt des zweiten trapezförmigen Bereichs 2TZR (siehe 15A), in dem die Vielzahl von Polymerblocklinien 140A nicht-parallele divergente Linien mit einem variierenden Abstand zwischen einem benachbarten Paar von Polymerblocklinien 140A bildet. Im ersten und im zweiten Bereich mit variierendem Abstand (1VSR, 2VSR) nimmt der variierende Abstand mit dem lateralen Abstand vom Endabschnitt des Bereichs mit konstanter Breite CWR zu.
  • Bezugnehmend auf 17A und 17B wird das sublithographische Muster, d. h. ein Muster mit wenigstens einer sublithographischen Abmessung, in der Vielzahl von Polymerblocklinien 140A in den Stapel der Schicht von dielektrischem Material 30L und der Schicht von leitfähigem Material 20L übertragen, beispielsweise durch anisotropes Ionenätzen unter Verwendung der Vielzahl von Polymerblocklinien 140A als Ätzmaske. Die verbleibenden Abschnitte der Schicht von dielektrischem Material 30L bilden eine Vielzahl von Abschnitten von dielektrischem Material 30. Die verbleibenden Abschnitte der Schicht von leitfähigem Material 20L bilden eine erste Vielzahl von leitfähigen Linien 20 mit dem ersten Rasterabstand ph1. Die Seitenwände der ersten Vielzahl von leitfähigen Linien 20, der Vielzahl von Abschnitten von dielektrischem Material 30 und der Vielzahl von Polymerblocklinien 140A fallen vertikal zusammen.
  • Bezugnehmend auf 18A und 18B wird eine Fotolack-Schicht 147 auf dem senkrechten Stapel der Vielzahl von Polymerblocklinien 140A, der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 sowie auf den exponierten Abschnitten des Substrats 10 aufgetragen. Die Fotolack-Schicht 147 wird lithographisch strukturiert, um den gesamten Bereich mit konstanter Breite CWR und wesentliche Abschnitte des ersten und des zweiten Bereichs mit variierendem Abstand (1VSR, 2VSR) zu bedecken. Vorzugsweise werden wenigstens 50%, bevorzugter 80%, der Fläche von jedem von dem ersten und dem zweiten Bereich mit variierendem Abstand (1VSR, 2VSR) von der Fotolack-Schicht 147 bedeckt. Nach dem lithographischen Strukturieren der Fotolack-Schicht 147 weist die Vielzahl von Polymerblocklinien 140A an jeder Seitenwand der Fotolack-Schicht in dem ersten und dem zweiten Bereich mit variierendem Abstand (1VSR, 2VSR) einen lithographischen Rasterabstand auf. Die Abschnitte der Vielzahl von Polymerblocklinien 140A mit einem Zufallsmuster, die außerhalb des ersten und des zweiten Bereichs mit variierendem Abstand (1VSR, 2VSR) liegen, liegen außerhalb des von der Fotolack-Schicht 147 bedeckten Bereichs.
  • Bezugnehmend auf 19A und 19B werden die exponierten Abschnitte des Stapels der Vielzahl von Polymerblocklinien 140A, der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 entfernt, beispielsweise durch anisotropes Ätzen, das die Fotolack-Schicht 147 als Ätzmaske verwendet. Anschließend werden die Fotolack-Schicht 147 und die verbleibenden Abschnitte der Vielzahl von Polymerblocklinien 140A innerhalb des Bereichs der Fotolack-Schicht 147 selektiv gegenüber der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und dem Substrat 10 entfernt.
  • Der senkrechte Stapel der Vielzahl von Abschnitten von dielektrischem Material 30 und der ersten Vielzahl von leitfähigen Linien 20 umfasst den Bereich mit konstanter Breite CWR, den ersten Bereich mit variierendem Abstand 1VSR und den zweiten Bereich mit variierendem Abstand 2VSR. Die erste Vielzahl von leitfähigen Linien 20 weist in dem Bereich mit konstanter Breite CWR einen konstanten ersten Rasterabstand ph1 auf, und in dem ersten Bereich mit variierendem Abstand 1VSR und in dem zweiten Bereich mit variierendem Abstand 2VSR einen variierenden Abstand vd zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien 20. Der variierende Abstand vd nimmt mit dem lateralen Abstand ld von dem Endabschnitt des Bereichs mit konstanter Breite CWR zu.
  • Bezugnehmend auf 20A und 20B wird eine erste dielektrische Schicht 50 über der Vielzahl von Abschnitten von dielektrischem Material 30, der ersten Vielzahl von leitfähigen Linien 20 und dem Substrat 10 hergestellt und planarisiert, beispielsweise durch chemisch-mechanische Planarisierung (CMP) oder durch Selbstplanarisierung. Die erste dielektrische Schicht 50 kann das gleiche Material wie bei der ersten Ausführungsform der vorliegenden Erfindung umfassen.
  • Es wird eine Vielzahl von Durchkontaktierungslöchern mit einem zweiten Rasterabstand ph2 so hergestellt, dass in jedem Durchkontaktierungsloch die obere Oberfläche und die Seitenwand-Oberfläche von einer aus der Vielzahl von leitfähigen Linien 20 exponiert ist. Die Vielzahl von Durchkontaktierungslöchern kann in jedem von dem ersten Bereich mit variierendem Abstand 1VSR und dem zweiten Bereich mit variierendem Abstand 2VSR gebildet werden, oder nur in einem von dem ersten Bereich mit variierendem Abstand 1VSR und dem zweiten Bereich mit variierendem Abstand 2VSR. In die Vielzahl von Durchkontaktierungslöchern wird ein leitfähiges Material gefüllt, um eine Vielzahl von leitfähigen Durchkontaktierungen 60 zu bilden, die in einer Linie ausgerichtet sein können und die Periodizität des zweiten Rasterabstands ph2 aufweisen können. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen 60 kontaktiert einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien 20 und ist in der ersten dielektrischen Schicht 50 eingebettet. Der zweite Rasterabstand ph2 ist ein lithographischer Rasterabstand, d. h. ein Rasterabstand, der gleich oder größer als der kleinste Rasterabstand ist, der mit lithographischen Verfahren erzeugt werden kann. Beispielsweise kann der lithographische Rasterabstand gleich oder größer als 70 nm sein. Die Vielzahl von Abschnitten von dielektrischem Material 30 wird in 20A mit gestrichelten Linien dargestellt, um die räumliche Ausrichtung der Vielzahl von Abschnitten von dielektrischem Material 30 und der Vielzahl von leitfähigen Durchkontaktierungen 60 deutlich zu machen.
  • Bezugnehmend auf 21A und 21B wird auf die gleiche Weise wie bei der ersten Ausführungsform eine zweite dielektrische Schicht 70 über der ersten dielektrischen Schicht 50 hergestellt. In der zweiten dielektrischen Schicht 70 wird eine Vielzahl von Linienfurchen mit einem lithographischen Rasterabstand gebildet. Vorzugsweise ist der lithographische Rasterabstand der Vielzahl von Furchen der gleiche wie der zweite Rasterabstand ph2. In der Vielzahl von Linienfurchen wird durch Abscheidung eines leitfähigen Materials und Planarisierung eine zweite Vielzahl von leitfähigen Linien 72 gebildet. Die zweite Vielzahl von leitfähigen Linien 72 kann jedes der Materialien umfassen, die als erste Vielzahl von leitfähigen Linien 20 eingesetzt werden können. Vorzugsweise weist die zweite Vielzahl von leitfähigen Linien 72 den zweiten Rasterabstand ph2 auf.
  • Die Längsrichtung d. h. die horizontale Richtung in der Ebene, die die Seitenwände einschließt, der zweiten Vielzahl von leitfähigen Linien 80 kann die gleiche sein wie die Längsrichtung der ersten Vielzahl von leitfähigen Linien 20. Eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien 80 grenzt an eine aus der Vielzahl von leitfähigen Durchkontaktierungen 60 an.
  • Alternativ können die erste dielektrische Schicht 50 und die zweite dielektrische Schicht 70 bei dem gleichen Abscheidungsschritt als eine einzige dielektrische Schicht gebildet werden und die Vielzahl von leitfähigen Durchkontaktierungen 60 und die zweite Vielzahl von leitfähigen Linien 80 können integral durch das gleiche Abscheidungs- und Planarisierungsverfahren hergestellt werden.
  • Bezugnehmend auf 22A und 22B umfasst eine dritte Beispielstruktur gemäß einer dritten Ausführungsform der vorliegenden Erfindung ein Substrat 10 und eine dielektrische Schicht 210, einschließlich einer ersten Vielzahl von Linienfurchen 212 mit einem ersten Rasterabstand ph1. Das Substrat 10 kann das Gleiche sein wie bei der ersten und der zweiten Ausführungsform. Die dielektrische Schicht 210 kann das gleiche Material umfassen, das als erste dielektrische Schicht 50 bei der ersten und der zweiten Ausführungsform verwendet wurde.
  • Die erste Vielzahl von Linienfurchen 212 kann unter Verwendung selbstorganisierender Blockcopolymere hergestellt werden. Ein Muster in der Vielzahl von Polymerblocklinien wird durch anisotrope Ätzung in die dielektrische Schicht 210 übertragen. Beispielsweise wird eine Templatschicht (nicht gezeigt) auf die obere Oberfläche der dielektrischen Schicht 210 aufgetragen. Die Templatschicht wird so strukturiert, dass sie einen ausgesparten Bereich umfasst, innerhalb dessen die obere Oberfläche der dielektrischen Schicht 210 exponiert ist. Der ausgesparte Bereich der Templatschicht weist zwei parallele Kanten in Längsrichtung auf. Eine Blockcopolymerschicht (nicht gezeigt), die selbstorganisierende Blockcopolymere umfasst, wird in den ausgesparten Bereich aufgetragen und wie bei der ersten und der zweiten Ausführungsform zur Selbstorganisation induziert. Sobald sich die Blockcopolymerschicht in eine Anordnung einer Vielzahl von Polymerblocklinien (nicht gezeigt), die eine erste Polymerblockkomponente enthalten, und eine Polymerblockmatrix (nicht gezeigt), die eine zweite Polymerblockkomponente enthält, umgewandelt hat, wird die Vielzahl von Polymerblocklinien selektiv gegenüber der Polymerblockmatrix und der Templatschicht entfernt. Das Muster der Öffnungen in der Polymerblockmatrix wird in die dielektrische Schicht 210 übertragen, um die erste Vielzahl von Linienfurchen 212 zu bilden. Die Polymerblockmatrix und die Templatschicht werden selektiv gegenüber der dielektrischen Schicht 210 entfernt, um die dritte Beispielstruktur von 22A und 22B zu bilden.
  • Der erste Rasterabstand ph1 kann ein sublithographischer Rasterabstand sein. Vorzugsweise beträgt der erste Rasterabstand ph1 von 8 nm bis 60 nm, bevorzugter von 16 nm bis 40 nm, obwohl auch kleinere und größere Abmessungen für den ersten Rasterabstand ph1 verwendet werden können.
  • Bezugnehmend auf 23A und 23B wird mit lithographischen Mitteln eine zweite Vielzahl von Linienfurchen 214 an den Endabschnitten der ersten Vielzahl von Linienfurchen 212 hergestellt. Beispielsweise kann eine Fotolack-Schicht (nicht gezeigt) aufgetragen und lithographisch strukturiert werden, um Öffnungen darin zu bilden. Das Muster der Öffnungen in der Fotolack-Schicht wird in die dielektrische Schicht 210 übertragen, um die zweite Vielzahl von Linienfurchen 214 zu bilden. Die zweite Vielzahl von Linienfurchen 214 weist einen zweiten Rasterabstand ph2 auf, der ein lithographischer Rasterabstand ist. Jede aus der zweiten Vielzahl von Linienfurchen 214 grenzt lateral an wenigstens eine aus der ersten Vielzahl von Linienfurchen 212 an und ist mit dieser verbunden. Wenigstens eine aus der zweiten Vielzahl von Linienfurchen 214 grenzt lateral an wenigstens zwei aus der ersten Vielzahl von Linienfurchen 212 an und ist mit diesen verbunden.
  • Bezugnehmend auf 24A und 24B wird ein leitfähiges Material gleichzeitig in der ersten Vielzahl von Linienfurchen 212 und der zweiten Vielzahl von Linienfurchen 214 abgeschieden. Das leitfähige Material kann ein beliebiges Material sein, das für die erste Vielzahl von leitfähigen Linien 20 bei der ersten und der zweiten Ausführungsform verwendet werden kann. Das überschüssige leitfähige Material wird durch Planarisieren von der oberen Oberfläche der dielektrischen Schicht 210 entfernt. Die verbleibenden Abschnitte des leitfähigen Materials in der ersten Vielzahl von Linienfurchen 212 bildet eine erste Vielzahl von leitfähigen Linien 222, und die verbleibenden Abschnitte des leitfähigen Materials in der zweiten Vielzahl von Linienfurchen 214 bildet eine zweite Vielzahl von leitfähigen Linien 224.
  • Die erste Vielzahl von leitfähigen Linien 222 ist in der dielektrischen Schicht 210 eingebettet und weist den ersten Rasterabstand ph1 auf, die zweite Vielzahl von leitfähigen Linien 224 ist in der dielektrischen Schicht 210 eingebettet und weist den zweiten Rasterabstand ph2 auf. Der zweite Rasterabstand ph2 ist ein lithographischer Rasterabstand und ist größer als der erste Rasterabstand ph1, der ein sublithographischer Rasterabstand ist. Jede aus der ersten Vielzahl von leitfähigen Linien 222 ist durch die integrale Bauweise, d. h. aufgrund der Herstellung als einziges, durchgehendes Stück, mit wenigstens einer aus der zweiten Vielzahl von leitfähigen Linien 224 resistiv verbunden. Wenigstens eine aus der zweiten Vielzahl von leitfähigen Linien 224 ist durch die integrale Bauweise mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien 222 resistiv verbunden. Die erste Vielzahl von leitfähigen Linien 222 und die zweite Vielzahl von leitfähigen Linien 224 weisen das gleiche leitfähige Material auf. Die erste Vielzahl von leitfähigen Linien 222 und die zweite Vielzahl von leitfähigen Linien 224 weisen obere Oberflächen auf, die miteinander koplanar sind. Die Seitenwand-Oberflächen der ersten Vielzahl von leitfähigen Linien 222 und die Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224 sind zueinander parallel. Die horizontale Richtung der Seitenwand-Oberflächen der ersten Vielzahl von leitfähigen Linien 222 und der Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224 ist die Längsrichtung der ersten Vielzahl von leitfähigen Linien 222 und der Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224.
  • Bezugnehmend auf 25A und 25B wird eine erste Variation der dritten Beispielstruktur aus der dritten Beispielstruktur von 22A und 22B abgeleitet, indem ein erstes leitfähiges Material in der ersten Vielzahl von Linienfurchen 212 abgeschieden und der Überschuss des ersten leitfähigen Materials durch Planarisieren von der oberen Oberfläche der dielektrischen Schicht 210 entfernt wird. Die verbleibenden Abschnitte des ersten leitfähigen Materials in der ersten Vielzahl von Linienfurchen 212 bildet eine erste Vielzahl von leitfähigen Linien 222. Die erste Vielzahl von leitfähigen Linien 222 ist in der dielektrischen Schicht 210 eingebettet und weist einen ersten Rasterabstand ph1 auf, der ein sublithographischer Rasterabstand ist.
  • Bezugnehmend auf 26A und 26B wird mit lithographischen Mitteln eine zweite Vielzahl von Linienfurchen 214 an den Endabschnitten der ersten Vielzahl von leitfähigen Linien 222 hergestellt. Beispielsweise kann eine Fotolack-Schicht (nicht gezeigt) aufgetragen und lithographisch strukturiert werden, um Öffnungen darin zu bilden. Das Muster der Öffnungen in der Fotolack-Schicht wird in die dielektrische Schicht 210 übertragen, um die zweite Vielzahl von Linienfurchen 214 zu bilden. Die zweite Vielzahl von Linienfurchen 214 weist einen zweiten Rasterabstand ph2 auf, der ein lithographischer Rasterabstand ist. In jeder aus der zweiten Vielzahl von Linienfurchen 214 ist wenigstens eine Endwand aus der ersten Vielzahl von leitfähigen Linien 222 exponiert. Wenigstens eine aus der zweiten Vielzahl von Linienfurchen 214 grenzt lateral an wenigstens zwei aus der ersten Vielzahl von Linienfurchen 212 und ist mit diesen verbunden.
  • Bezugnehmend auf 27A und 27B wird ein zweites leitfähiges Material in der zweiten Vielzahl von Linienfurchen 214 abgeschieden. Der Überschuss des zweiten leitfähigen Materials wird durch Planarisierung von der oberen Oberfläche der dielektrischen Schicht 210 entfernt. Die verbleibenden Abschnitte des zweiten leitfähigen Materials in der zweiten Vielzahl von Linienfurchen 214 bilden eine zweite Vielzahl von leitfähigen Linien 224. Die zweite Vielzahl von leitfähigen Linien 224 ist in der dielektrischen Schicht 210 eingebettet und weist den zweiten Rasterabstand ph2 auf. Der zweite Rasterabstand ph2 ist ein lithographischer Rasterabstand und ist größer als der Rasterabstand ph1, der ein sublithographischer Rasterabstand ist. Jede aus der ersten Vielzahl von leitfähigen Linien 222 ist mit wenigstens einer aus der zweiten Vielzahl von leitfähigen Linien 224 durch direkten Kontakt resistiv verbunden. Wenigstens eine aus der zweiten Vielzahl von leitfähigen Linien 224 ist mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien 222 durch direkten Kontakt resistiv verbunden. Die erste Vielzahl von leitfähigen Linien 222 und die zweite Vielzahl von leitfähigen Linien 224 können das gleiche leitfähige Material aufweisen oder sie können unterschiedliche leitfähige Materialien aufweisen. Jedes von dem ersten und dem zweiten leitfähigen Material kann ein beliebiges Material sein, das als die erste Vielzahl von leitfähigen Linien 20 bei der ersten und der zweiten Ausführungsform verwendet werden kann. Die erste Vielzahl von leitfähigen Linien 222 und die zweite Vielzahl von leitfähigen Linien 224 weisen obere Oberflächen auf, die miteinander koplanar sind. Die Seitenwand-Oberflächen der ersten Vielzahl von leitfähigen Linien 222 und die Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224 sind zueinander parallel. Die horizontale Richtung der Seitenwand-Oberflächen der ersten Vielzahl von leitfähigen Linien 222 und der Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224 ist die Längsrichtung der ersten Vielzahl von leitfähigen Linien 222 und der Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224.
  • Bezugnehmend auf 28A und 28B wird eine zweite Variation der dritten Beispielstruktur aus der ersten Variation der dritten Beispielstruktur von 25A und 25B abgeleitet, indem eine erste dielektrische Schicht 50 über der dielektrischen Schicht 210 hergestellt wird. In der ersten dielektrischen Schicht 50 und gegebenenfalls in darunter liegenden Abschnitten der dielektrischen Schicht 210 wird eine Vielzahl von Durchkontaktierungslöchern mit einem zweiten Rasterabstand ph2 gebildet, so dass in jedem Durchkontaktierungsloch die obere Oberfläche von wenigstens einer aus der ersten Vielzahl von leitfähigen Linien 222 exponiert ist. Gegebenenfalls kann der darunter liegende Bereich der ersten dielektrischen Schicht 210 entfernt werden, um auch Seitenwände der ersten Vielzahl von leitfähigen Linien 222 zu exponieren. In die Vielzahl von Durchkontaktierungslöchern wird ein leitfähiges Material gefüllt, um eine Vielzahl von leitfähigen Durchkontaktierungen 60 zu bilden, die in einer Reihe liegen und eine Periodizität mit dem zweiten Rasterabstand ph2 aufweisen können. Der zweite Rasterabstand ph2 ist ein lithographischer Rasterabstand, d. h. ein Rasterabstand, der gleich oder größer als der kleinste Rasterabstand ist, der mit lithographischen Verfahren erzeugt werden kann. Beispielsweise kann der lithographische Rasterabstand gleich oder größer als 70 nm sein.
  • Eine zweite dielektrische Schicht 70 wird über der ersten dielektrischen Schicht 50 auf die gleiche Weise wie bei der ersten Ausführungsform der vorliegenden Erfindung abgeschieden. In der zweiten dielektrischen Schicht 70 wird mit lithographischen Mitteln eine zweite Vielzahl von Linienfurchen hergestellt. Beispielsweise kann eine Fotolack-Schicht (nicht gezeigt) aufgetragen und lithographisch strukturiert werden, um Öffnungen darin zu bilden. Das Muster der Öffnungen in der Fotolack-Schicht wird in die zweite dielektrische Schicht 70 übertragen, um die zweite Vielzahl von Linienfurchen zu bilden. Die zweite Vielzahl von Linienfurchen wird mit einem zweiten leitfähigen Material gefüllt und planarisiert, um eine zweite Vielzahl von leitfähigen Linien 224 zu bilden, die den zweiten Rasterabstand ph2 aufweist.
  • Jede aus der ersten Vielzahl von leitfähigen Linien 222 ist mit wenigstens einer aus der zweiten Vielzahl von leitfähigen Linien 224 durch direkten Kontakt resistiv verbunden. Wenigstens eine aus der zweiten Vielzahl von leitfähigen Linien 224 ist mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien 222 durch eine aus der Vielzahl von leitfähigen Durchkontaktierungen 60 resistiv verbunden. Jedes von dem ersten und dem zweiten leitfähigen Material kann ein beliebiges Material sein, das bei der ersten und der zweiten Ausführungsform für die erste Vielzahl von leitfähigen Linien 20 verwendet werden kann. Die erste Vielzahl von leitfähigen Linien 222 ist von der zweiten Vielzahl von leitfähigen Linien 224 senkrecht um einen Abstand d getrennt, und jede aus der zweiten Vielzahl von leitfähigen Linien 224 kontaktiert eine leitfähige Durchkontaktierung 60, die wenigstens eine aus der ersten Vielzahl von leitfähigen Linien 222 kontaktiert. Wenigstens eine aus der Vielzahl von leitfähigen Durchkontaktierungen 60 kontaktiert wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien 222. Einige aus der ersten Vielzahl von leitfähigen Linien 222 können mit nur einer aus der Vielzahl von leitfähigen Durchkontaktierungen 60 und nur einer aus der zweiten Vielzahl von leitfähigen Linien 224 resistiv verbunden sein. Wenigstens eine aus der Vielzahl von leitfähigen Durchkontaktierungen 60 ist mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien 222 resistiv verbunden. Jede aus der Vielzahl von leitfähigen Durchkontaktierungen 60 kann mit nur einer aus der zweiten Vielzahl von leitfähigen Linien 224 resistiv verbunden sein. Die Seitenwand-Oberflächen der ersten Vielzahl von leitfähigen Linien 222 und die Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224 sind zueinander parallel. Die horizontale Richtung der Seitenwand-Oberflächen der ersten Vielzahl von leitfähigen Linien 222 und der Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224 ist die Längsrichtung der ersten Vielzahl von leitfähigen Linien 222 und der Seitenwand-Oberflächen der zweiten Vielzahl von leitfähigen Linien 224.
  • Die Erfindung wurde anhand spezifischer Ausführungsformen beschrieben, in Hinblick auf die vorstehende Beschreibung ist aber klar, dass dem Fachmann zahlreiche andere Ausführungsformen, Modifikationen und Variationen nahe liegen werden. Demgemäß soll die Erfindung alle derartigen anderen Ausführungsformen, Modifikationen und Variationen umfassen, die in den Umfang und den Geist der Erfindung und der nachstehenden Ansprüche fallen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • Nealey et al., „Self-assembling resists for nanolithography,” IEDM Technical Digest, Dez. 2005, Digital Object Identifier 10.1109/IEDM.2005.1609349 [0027]

Claims (26)

  1. Struktur, umfassend: eine erste Vielzahl von leitfähigen Linien, die einen ersten Rasterabstand aufweist und in wenigstens einer dielektrischen Schicht eingebettet ist, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden aufweist, die parallel zu einer ersten Vertikalebene sind, und eine Endwand, die in einer zweiten Vertikalebene liegt, wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; und eine Vielzahl von leitfähigen Durchkontaktierungen, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, und wobei die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet.
  2. Struktur nach Anspruch 1, ferner umfassend eine zweite Vielzahl von leitfähigen Linien, die einen zweiten Rasterabstand aufweist und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien an eine aus der Vielzahl von leitfähigen Durchkontaktierungen angrenzt.
  3. Struktur nach Anspruch 2, wobei der erste Rasterabstand ein sublithographischer Rasterabstand ist und der zweite Rasterabstand ein lithographischer Rasterabstand ist.
  4. Struktur nach Anspruch 1, ferner umfassend eine Vielzahl von Abschnitten von dielektrischem Material mit dem ersten Rasterabstand, wobei jede Seitenwand der Vielzahl von Abschnitten von dielektrischem Material mit der Ebene einer Seitenwand der ersten Vielzahl von leitfähigen Linien zusammenfällt und jede Endwand der Vielzahl von Abschnitten von dielektrischem Material gegenüber der zweiten Vertikalebene um einen konstanten Abstand versetzt ist.
  5. Struktur nach Anspruch 4, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen eine obere Oberfläche und eine Endwand von einer aus der ersten Vielzahl von leitfähigen Linien kontaktiert.
  6. Struktur nach Anspruch 1, ferner umfassend ein Halbleitersubstrat, das wenigstens eine Halbleitereinheit umfasst und unterhalb der wenigstens einen dielektrischen Schicht angeordnet ist.
  7. Struktur, umfassend: eine erste Vielzahl von leitfähigen Linien, die in wenigstens einer dielektrischen Schicht eingebettet ist und einen Bereich mit konstanter Breite und wenigstens einen Bereich mit variierendem Abstand, der an den Bereich mit konstanter Breite angrenzt, aufweist, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten ersten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Abstand zwischen einem benachbarten Paar aus der ersten Vielzahl von leitfähigen Linien aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; und eine Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der ersten Vielzahl von leitfähigen Linien kontaktiert und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist.
  8. Struktur nach Anspruch 7, ferner umfassend eine zweite Vielzahl von leitfähigen Linien, die einen zweiten Rasterabstand aufweist und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei eine untere Oberfläche von jeder aus der zweiten Vielzahl von leitfähigen Linien an eine aus der Vielzahl von leitfähigen Durchkontaktierungen angrenzt, wobei die zweite Vielzahl von leitfähigen Linien einen Rasterabstand aufweist, der gleich wie der zweite Rasterabstand ist.
  9. Struktur nach Anspruch 8, wobei der erste Rasterabstand ein sublithographischer Rasterabstand ist und der zweite Rasterabstand ein lithographischer Rasterabstand ist.
  10. Struktur, umfassend: eine erste Vielzahl von leitfähigen Linien, die einen ersten Rasterabstand aufweist und in wenigstens einer dielektrischen Schicht eingebettet ist; und eine zweite Vielzahl von leitfähigen Linien, die einen zweiten Rasterabstand aufweist und in der wenigstens einen dielektrischen Schicht eingebettet ist, wobei der zweite Rasterabstand größer ist als der erste Rasterabstand und wenigstens eine aus der zweiten Vielzahl von leitfähigen Linien mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien resistiv verbunden ist.
  11. Struktur nach Anspruch 10, wobei der erste Rasterabstand ein sublithographischer Rasterabstand ist und der zweite Rasterabstand ein lithographischer Rasterabstand ist.
  12. Struktur nach Anspruch 10, wobei die erste Vielzahl von leitfähigen Linien und die zweite Vielzahl von leitfähigen Linien obere Oberflächen aufweisen, die miteinander koplanar sind.
  13. Struktur nach Anspruch 10, wobei die erste Vielzahl von leitfähigen Linien von der zweiten Vielzahl von leitfähigen Linien durch einen Abstand vertikal getrennt ist und jede aus der zweiten Vielzahl von leitfähigen Linien eine leitfähige Durchkontaktierung kontaktiert, die wenigstens eine aus der ersten Vielzahl von leitfähigen Linien kontaktiert.
  14. Verfahren zum Herstellen einer Struktur, umfassend: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand auf einem Substrat, wobei jede aus der ersten Vielzahl von leitfähigen Linien ein Paar von Seitenwänden aufweist, die parallel zu einer ersten Vertikalebene sind; Strukturieren der ersten Vielzahl von leitfähigen Linien unter Verwendung eines Fotolacks, der eine Seitenwand entlang einer zweiten Vertikalebene aufweist, wobei eine Endwand von jeder aus der strukturierten ersten Vielzahl von leitfähigen Linien in der zweiten Vertikalebene gebildet wird, wobei der Winkel zwischen der ersten Vertikalebene und der zweiten Vertikalebene weniger als 45 Grad beträgt; Herstellen einer dielektrischen Schicht über der strukturierten ersten Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen in der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert und die zweite Vertikalebene jede aus der Vielzahl von leitfähigen Durchkontaktierungen schneidet.
  15. Verfahren nach Anspruch 14, ferner umfassend das Herstellen einer zweiten Vielzahl von leitfähigen Linien mit einem zweiten Rasterabstand in der dielektrischen Schicht, wobei jede aus der zweiten Vielzahl von leitfähigen Linien direkt auf einer aus der Vielzahl von leitfähigen Durchkontaktierungen gebildet wird.
  16. Verfahren nach Anspruch 14, ferner umfassend: Herstellen einer Vielzahl von Polymerblocklinien mit dem ersten Rasterabstand unter Verwendung einer selbstorganisierenden Copolymerschicht; und Übertragen eines Musters in der Vielzahl von Polymerblocklinien in eine Schicht von leitfähigem Material auf dem Substrat, wobei verbleibende Abschnitte der Schicht von leitfähigem Material nach dem Übertragen die erste Vielzahl von leitfähigen Linien bilden.
  17. Verfahren nach Anspruch 16, ferner umfassend: Herstellen einer Schicht von dielektrischem Material auf der Schicht von leitfähigem Material vor dem Herstellen der Vielzahl von Polymerblocklinien, wobei die Schicht von dielektrischem Material während des Übertragens des Musters strukturiert wird, um Abschnitte von dielektrischem Material zu bilden; und laterales Zurücksetzen der Abschnitte von dielektrischem Material relativ zu der zweiten Vertikalebene.
  18. Verfahren nach Anspruch 17, ferner umfassend das Herstellen einer Vielzahl von Durchkontaktierungslöchern in der dielektrischen Schicht entlang der zweiten Vertikalebene durch lithographisches Strukturieren der dielektrischen Schicht, wobei Seitenwände der Abschnitte von dielektrischem Material und obere Oberflächen der ersten Vielzahl von leitfähigen Linien innerhalb der Vielzahl von Durchkontaktierungslöchern exponiert sind.
  19. Verfahren zum Herstellen einer Struktur, umfassend: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem Bereich mit konstanter Breite und wenigstens einem Bereich mit variierendem Abstand, der an den Bereich mit konstanter Breite angrenzt, wobei die erste Vielzahl von leitfähigen Linien in dem Bereich mit konstanter Breite einen konstanten Rasterabstand und in dem wenigstens einen Bereich mit variierendem Abstand einen variierenden Rasterabstand aufweist, wobei der variierende Abstand mit dem lateralen Abstand von dem Endabschnitt des Bereichs mit konstanter Breite zunimmt; Herstellen einer dielektrischen Schicht auf der Vielzahl von leitfähigen Linien; und Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen mit einem zweiten Rasterabstand innerhalb der dielektrischen Schicht, wobei jede aus der Vielzahl von leitfähigen Durchkontaktierungen einen Endabschnitt von einer aus der Vielzahl von leitfähigen Linien kontaktiert, wobei der zweite Rasterabstand größer als der erste Rasterabstand ist.
  20. Verfahren nach Anspruch 19, ferner umfassend das Herstellen einer zweiten Vielzahl von leitfähigen Linien mit dem zweiten Rasterabstand in der dielektrischen Schicht, wobei jede aus der zweiten Vielzahl von leitfähigen Linien direkt auf einer aus der Vielzahl von leitfähigen Durchkontaktierungen gebildet wird.
  21. Verfahren nach Anspruch 19, ferner umfassend: Herstellen einer Vielzahl von Polymerblocklinien mit dem ersten Rasterabstand unter Verwendung einer selbstorganisierenden Copolymerschicht, umfassend ein Homopolymer; und Übertragen eines Musters in der Vielzahl von Polymerblocklinien in eine Schicht von leitfähigem Material auf dem Substrat, wobei verbleibende Abschnitte der Schicht von leitfähigem Material nach dem Übertragen die erste Vielzahl von leitfähigen Linien bilden.
  22. Verfahren nach Anspruch 21, ferner umfassend: Herstellen einer Templatschicht über der Schicht von leitfähigem Material; Herstellen eines ausgesparten Bereichs in der Templatschicht, wobei der ausgesparte Bereich einen Bereich mit konstanter Breite und einen trapezförmigen Bereich, der an den Bereich mit konstanter Breite angrenzt und eine variierende Breite aufweist, umfasst, wobei der Bereich mit konstanter Breite innerhalb des Bereichs gebildet wird, der die konstante Breite aufweist, und der wenigstens eine Bereich mit variierendem Abstand innerhalb des trapezförmigen Bereichs gebildet wird.
  23. Verfahren zum Herstellen einer Struktur, umfassend: Herstellen einer ersten Vielzahl von leitfähigen Linien mit einem ersten Rasterabstand in wenigstens einer dielektrischen Schicht; und Herstellen einer zweiten Vielzahl von leitfähigen Linien mit einem zweiten Rasterabstand in der wenigstens einen dielektrischen Schicht, wobei der zweite Rasterabstand größer ist als der erste Rasterabstand und wenigstens eine aus der zweiten Vielzahl von leitfähigen Linien mit wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien resistiv verbunden ist.
  24. Verfahren nach Anspruch 23, wobei der erste Rasterabstand ein sublithographischer Rasterabstand ist und der zweite Rasterabstand ein lithographischer Rasterabstand ist.
  25. Verfahren nach Anspruch 23, ferner umfassend: Herstellen einer ersten Vielzahl von Furchen, die sich von einer Oberfläche der wenigstens einen dielektrischen Schicht abwärts erstrecken, wobei die erste Vielzahl von Furchen den ersten Rasterabstand aufweist; und Herstellen einer zweiten Vielzahl von Furchen, die sich von der Oberfläche der wenigstens einen dielektrischen Schicht abwärts erstrecken, wobei die zweite Vielzahl von Furchen den zweiten Rasterabstand aufweist.
  26. Verfahren nach Anspruch 23, ferner umfassend das Herstellen einer Vielzahl von leitfähigen Durchkontaktierungen mit dem zweiten Rasterabstand in der wenigstens einen dielektrischen Schicht, wobei wenigstens eine aus der Vielzahl von leitfähigen Durchkontaktierungen wenigstens zwei aus der ersten Vielzahl von leitfähigen Linien kontaktiert.
DE112010003269.6T 2009-08-13 2010-08-04 Struktur mit kopplung zwischen strukturen mit sublithographischem rasterabstand und strukturen mit lithographischem rasterabstand und verfahren zur herstellung der struktur Expired - Fee Related DE112010003269B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/540,759 US8247904B2 (en) 2009-08-13 2009-08-13 Interconnection between sublithographic-pitched structures and lithographic-pitched structures
US12/540,759 2009-08-13
PCT/US2010/044326 WO2011019552A1 (en) 2009-08-13 2010-08-04 Interconnection between sublithographic-pitched structures and lithographic-pitched structures

Publications (2)

Publication Number Publication Date
DE112010003269T5 true DE112010003269T5 (de) 2013-04-25
DE112010003269B4 DE112010003269B4 (de) 2014-05-15

Family

ID=43586394

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112010003269.6T Expired - Fee Related DE112010003269B4 (de) 2009-08-13 2010-08-04 Struktur mit kopplung zwischen strukturen mit sublithographischem rasterabstand und strukturen mit lithographischem rasterabstand und verfahren zur herstellung der struktur

Country Status (7)

Country Link
US (1) US8247904B2 (de)
JP (1) JP5559329B2 (de)
CN (1) CN102473649B (de)
DE (1) DE112010003269B4 (de)
GB (1) GB2485493B (de)
TW (1) TWI527154B (de)
WO (1) WO2011019552A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7405147B2 (en) * 2004-01-30 2008-07-29 International Business Machines Corporation Device and methodology for reducing effective dielectric constant in semiconductor devices
US9105590B2 (en) * 2011-08-10 2015-08-11 United Microelectronics Corp. Semiconductor structure having material layers which are level with each other and manufacturing method thereof
US20130320451A1 (en) * 2012-06-01 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd., ("Tsmc") Semiconductor device having non-orthogonal element
US9581899B2 (en) * 2012-11-27 2017-02-28 International Business Machines Corporation 2-dimensional patterning employing tone inverted graphoepitaxy
US9136168B2 (en) * 2013-06-28 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive line patterning
JP6522662B2 (ja) * 2014-06-13 2019-05-29 インテル・コーポレーション 電子ビームによる一方向の層上金属
US9306164B1 (en) 2015-01-30 2016-04-05 International Business Machines Corporation Electrode pair fabrication using directed self assembly of diblock copolymers
KR20180068653A (ko) 2016-12-14 2018-06-22 삼성전자주식회사 반도체 장치
US10361158B2 (en) 2017-08-29 2019-07-23 Micron Technology, Inc. Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU610249B2 (en) * 1987-09-29 1991-05-16 Microelectronics And Computer Technology Corporation Customizable circuitry
US5886410A (en) * 1996-06-26 1999-03-23 Intel Corporation Interconnect structure with hard mask and low dielectric constant materials
US6262487B1 (en) 1998-06-23 2001-07-17 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device, semiconductor integrated circuit wiring method, and cell arranging method
US6194667B1 (en) 1998-08-19 2001-02-27 International Business Machines Corporation Receptor pad structure for chip carriers
US6795367B1 (en) * 2000-05-16 2004-09-21 Micron Technology, Inc. Layout technique for address signal lines in decoders including stitched blocks
JP2001352053A (ja) * 2000-06-08 2001-12-21 Nikon Corp 固体撮像装置
JP3964608B2 (ja) * 2000-08-17 2007-08-22 株式会社東芝 半導体装置
US6531357B2 (en) * 2000-08-17 2003-03-11 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
JP2003330385A (ja) * 2002-05-17 2003-11-19 Dainippon Printing Co Ltd 電極パターンおよびその検査方法
JP2004048032A (ja) * 2002-07-12 2004-02-12 Sharp Corp 配線構造、表示装置および能動素子基板
DE10259634B4 (de) 2002-12-18 2008-02-21 Qimonda Ag Verfahren zur Herstellung von Kontakten auf einem Wafer
JP4498088B2 (ja) * 2004-10-07 2010-07-07 株式会社東芝 半導体記憶装置およびその製造方法
JP2006173186A (ja) * 2004-12-13 2006-06-29 Toshiba Corp 半導体装置、パターンレイアウト作成方法および露光マスク
JP4936659B2 (ja) * 2004-12-27 2012-05-23 株式会社東芝 半導体装置の製造方法
DE602005023597D1 (de) * 2005-07-08 2010-10-28 St Microelectronics Srl Verfahren zur Realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten
US8618221B2 (en) 2005-10-14 2013-12-31 Wisconsin Alumni Research Foundation Directed assembly of triblock copolymers
JP2007194496A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 半導体集積回路
US20080085600A1 (en) * 2006-10-10 2008-04-10 Toshiharu Furukawa Method of forming lithographic and sub-lithographic dimensioned structures
US7553760B2 (en) * 2006-10-19 2009-06-30 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
TWM314988U (en) * 2006-12-29 2007-07-01 Innolux Display Corp Flexible printed circuit board
US7767099B2 (en) 2007-01-26 2010-08-03 International Business Machines Corporaiton Sub-lithographic interconnect patterning using self-assembling polymers
US7964107B2 (en) * 2007-02-08 2011-06-21 Micron Technology, Inc. Methods using block copolymer self-assembly for sub-lithographic patterning
US8018070B2 (en) * 2007-04-20 2011-09-13 Qimonda Ag Semiconductor device, method for manufacturing semiconductor devices and mask systems used in the manufacturing of semiconductor devices
US20090001045A1 (en) * 2007-06-27 2009-01-01 International Business Machines Corporation Methods of patterning self-assembly nano-structure and forming porous dielectric
US7741721B2 (en) * 2007-07-31 2010-06-22 International Business Machines Corporation Electrical fuses and resistors having sublithographic dimensions
JP2009042660A (ja) * 2007-08-10 2009-02-26 Renesas Technology Corp 半導体装置、フォトマスク、半導体装置の製造方法およびパターンレイアウト方法
JP2008047904A (ja) * 2007-08-10 2008-02-28 Hitachi Ltd 半導体装置
US8043964B2 (en) * 2009-05-20 2011-10-25 Micron Technology, Inc. Method for providing electrical connections to spaced conductive lines

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nealey et al., "Self-assembling resists for nanolithography," IEDM Technical Digest, Dez. 2005, Digital Object Identifier 10.1109/IEDM.2005.1609349

Also Published As

Publication number Publication date
DE112010003269B4 (de) 2014-05-15
JP2013502072A (ja) 2013-01-17
JP5559329B2 (ja) 2014-07-23
TW201123351A (en) 2011-07-01
GB2485493A (en) 2012-05-16
US20110037175A1 (en) 2011-02-17
US8247904B2 (en) 2012-08-21
GB2485493B (en) 2014-01-15
GB201200163D0 (en) 2012-02-15
WO2011019552A1 (en) 2011-02-17
TWI527154B (zh) 2016-03-21
CN102473649A (zh) 2012-05-23
CN102473649B (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
DE112010003269B4 (de) Struktur mit kopplung zwischen strukturen mit sublithographischem rasterabstand und strukturen mit lithographischem rasterabstand und verfahren zur herstellung der struktur
DE112012005734B4 (de) Lithographieprozess und Lithographische Struktur mit doppelter Hartmaske
DE102007026372B4 (de) Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung
DE102016123943A1 (de) Halbleiterverfahren und -vorrichtungen
EP1696477B1 (de) Verfahren zur Herstellung von sublithographischen Strukturen
DE102019106763A1 (de) Vergrabene stromschiene und ausbildungsverfahren
DE102005029313B4 (de) Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102017110443B4 (de) Halbleitervorrichtung, die einen nichtflüchtigen Speicher umfasst, und Verfahren zur Herstellung einer solchen Halbleitervorrichtung
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102017118345B4 (de) Kontaktöffnungen und verfahren zu deren herstellung
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
DE102019203224B4 (de) Selbstausgerichtete Mehrfachstrukturierungsprozesse mit geschichteten Dornen
DE102013103976A1 (de) Halbleiterbauelement mit selbstausgerichteten Verbindungen und Sperrabschnitten
DE102020115241A1 (de) Vertikale halbleitervorrichtungen
DE102018220751A1 (de) Middle-of-line strukturen
DE102018205693B4 (de) Verfahren zum bilden von selbstausgerichteten schnitten
DE102007035898B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112012002648B4 (de) Lokale Zwischenverbindung mit einem niedrigen Profil und Verfahren zum Herstellen derselben
DE102020115239A1 (de) Vertikale Speichervorrichtung
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019204838A1 (de) Halbleiterbauelemente mit selbstausgerichteten aktiven Gebieten für eine ebene Transistorarchitektur

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021440000

Ipc: H01L0029423000

Effective date: 20130606

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029423000

Ipc: H01L0023535000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029423000

Ipc: H01L0023535000

Effective date: 20140127

R084 Declaration of willingness to licence
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150217

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee