DE102019126921A1 - Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung - Google Patents

Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung Download PDF

Info

Publication number
DE102019126921A1
DE102019126921A1 DE102019126921.0A DE102019126921A DE102019126921A1 DE 102019126921 A1 DE102019126921 A1 DE 102019126921A1 DE 102019126921 A DE102019126921 A DE 102019126921A DE 102019126921 A1 DE102019126921 A1 DE 102019126921A1
Authority
DE
Germany
Prior art keywords
trench
layer
substrate
semiconductor
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019126921.0A
Other languages
English (en)
Inventor
Yun-Wei Cheng
Chun-Hao Chou
Kuo-Cheng Lee
Ying-Hao Chen
Chun-Wei CHIA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102019126921A1 publication Critical patent/DE102019126921A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Eine Halbleiterstruktur umfasst einen Sensorwafer, der eine Vielzahl von Sensorchips auf und innerhalb eines Substrats umfasst. Jeder der mehreren Sensorchips weist einen Pixel-Anordnung-Bereich, einen Bonding-Pad-Bereich und einen Peripherie-Bereich auf. Der Peripherie-Bereich liegt angrenzend zu einem Ritzbereich und der Ritzbereich liegt zwischen benachbarten Sensorchips der Vielzahl von Sensorchips. Jeder der Vielzahl von Sensorchips weist ferner eine spannungsabbauende Grabenstruktur auf, die in dem Substrat eingebettet ist, wobei die spannungsabbauende Grabenstruktur im Peripherie-Bereich angeordnet ist, und wobei die spannungsabbauende Grabenstruktur einen Umfang des Pixel-Anordnung-Bereiches und des Bonding-Pad-Bereiches eines entsprechenden Sensorchips der Vielzahl von Sensorchips vollständig umgibt.

Description

  • HINTERGRUND
  • Halbleiterbildsensoren dienen der Erfassung von Licht- oder Strahlungswellen. Bildsensoren für komplementäre Metalloxid-Halbleiter (CMOS) (CIS) werden häufig in verschiedenen Anwendungen wie Digitalkameras oder Kameras für Mobiltelefone eingesetzt. Ein CIS weist eine Anordnung von Pixeln auf. Jedes der Pixel weist eine Fotodiode auf, die einfallendes Licht in ein elektrisches Signal umwandelt.
  • Rückseitig beleuchtete (BSI) Bildsensoren sind CIS, bei denen Licht eher von einer Rückseite als von einer Vorderseite eines Halbleiterwafers eintritt. Da die Rückseite eines BSI-CMOS-Bildsensors durch dielektrische und/oder Metallschichten, die bei den CMOS-Prozessen auf der Vorderseite des Halbleiterwafers gebildet werden, relativ unbehindert ist, wird die Gesamtempfindlichkeit des CMOS-Bildsensors verbessert.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung sind am besten aus der folgenden detaillierten Beschreibung verständlich, wenn sie mit den beiliegenden Figuren gelesen wird. Es sei angemerkt, dass gemäß der Standardpraxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. In der Tat können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erläuterung willkürlich vergrößert oder verkleinert werden.
    • 1 ist eine Draufsicht auf einen Wafer, der Sensorchips mit spannungsabbauenden Grabenstrukturen gemäß einigen Ausführungsformen aufweist.
    • 2 ein Flussdiagramm eines Verfahrens zur Herstellung eines Sensorchips mit spannungsabbauenden Grabenstrukturen, gemäß einigen Ausführungsformen.
    • 3 bis 12 sind Querschnittsansichten eines Abschnitts eines Sensorchips mit spannungsabbauenden Grabenstrukturen in verschiedenen Herstellungsstufen, gemäß einigen Ausführungsformen.
    • 13 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines Sensorchips mit spannungsabbauenden Grabenstrukturen, gemäß einigen Ausführungsformen.
    • 14 bis 22 sind Querschnittsansichten eines Abschnitts eines Sensorchips mit spannungsabbauenden Grabenstrukturen in verschiedenen Herstellungsstufen, gemäß einigen Ausführungsformen.
    • 23 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines Sensorchips mit spannungsabbauenden Grabenstrukturen, gemäß einigen Ausführungsformen.
    • 24 bis 29 sind Querschnittsansichten eines Abschnitts eines Sensorchips mit spannungsabbauenden Grabenstrukturen in verschiedenen Herstellungsstufen, gemäß einigen Ausführungsformen.
    • 30 ist ein Flussdiagramm eines Verfahrens zur Herstellung eines Sensorchips mit spannungsabbauenden Grabenstrukturen, gemäß einigen Ausführungsformen.
    • 31 bis 35 sind Querschnittsansichten eines Abschnitts eines Sensorchips mit spannungsabbauenden Grabenstrukturen in verschiedenen Herstellungsstufen, gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele für Komponenten, Materialien, Werte, Schritte, Vorgänge, Materialien, Anordnungen oder dergleichen werden nachfolgend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Dies sind natürlich nur Beispiele und sollen nicht einschränkend sein. Andere Komponenten, Werte, Vorgänge, Materialien, Anordnungen oder dergleichen werden in Betracht gezogen. Beispielsweise kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet sein können, so dass das erste und zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen erläuterten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können räumlich relative Ausdrücke wie „unter“, „unterhalb“, „unterer“, „über“, „oberer“ und dergleichen hier zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sollen zusätzlich zu der in den Figuren dargestellten Ausrichtung verschiedene Ausrichtungen der verwendeten oder betriebenen Bauelementen umfassen. Die Einrichtung kann anders orientiert sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Hunderte oder in einigen Fällen Tausende von Halbleiterchips oder Dies (z. B. Bildsensorchips) werden auf einem einzelnen Halbleiterwafer hergestellt. Die einzelnen Dies werden durch Sägen entlang nicht funktioneller Bereiche des Halbleiterwafers, sogenannte Ritzbereichen, voneinander getrennt. Ein BSI-Bildsensor weist eine Pixel-Anordnung auf, die auf einer Vorderseite eines Halbleiterwafers hergestellt ist, jedoch Licht durch eine Rückseite des Halbleiterwafers empfängt. Die Rückseite des Halbleiterwafers ist eine Seite des Wafers, die einer Verbindungsstruktur gegenüberliegt. Während der Herstellung eines BSI-Bildsensors werden zuerst Bildsensorchips oder -dies auf einem Sensorwafer hergestellt, und nachdem die erforderlichen Elemente in oder auf dem Sensorwafer ausgebildet wurden, wird der Sensorwafer an einen Trägerwafer oder einem Logikvorrichtungswafer zur Weiterverarbeitung gebunden. Der gestapelte Wafer enthält mehrere gestapelte Schichten, die eine erhebliche Spannung auf den Wafer ausüben. Während des Waferschneidprozesses, wenn ein Sägeblatt durch den Wafer-Stapel schneidet, erhöht die Spannung im Wafer-Stapel das Risiko, Risse an den Die-Rändern zu erzeugen. An den Rändern erzeugte Risse können sich in den aktiven Chipbereich ausbreiten, die Chipschaltung beschädigen und die Zuverlässigkeit des Bildsensors verringern.
  • Um den Spannungsabbau zu unterstützen und dadurch die Bildung von Rissen zu verhindern oder zu minimieren oder eine Ausbreitung von Rissen in Richtung des aktiven Bereichs eines Chips während des Stanzprozesses zu begrenzen, wird eine spannungsabbauende Grabenstruktur an einem Peripherie-Bereich jedes Chips gebildet, um einen aktiven Schaltungsbereich jedes Chips zu umgeben. Die spannungsabbauende Grabenstruktur weist ein Material auf, das sich von dem Material des Substrats unterscheidet, das die spannungsabbauende Grabenstruktur umgibt, wodurch der Spannungsabbau in dem gestapelten Wafer unterstützt wird. Die spannungsabbauende Grabenstruktur wird in der Phase der Bildung des Bonding-Pads oder in der Phase der Bildung der Tiefengrabenisolationsstruktur (DTI - Deep Trench Isolation) gebildet, so dass die Bildung der spannungsabbauenden Grabenstruktur vollständig mit dem CMOS-Herstellungsprozess kompatibel ist und keine zusätzlichen Prozesse und Masken erfordert.
  • 1 ist eine Draufsicht auf einen Wafer 100 mit Sensorchips 110 mit spannungsabbauenden Grabenstrukturen 130, gemäß einigen Ausführungsformen. In einigen Ausführungsformen Der Bildsensor ist ein BSI-CMOS-Bildsensor. Wie in 1 weist der Wafer 100 eine Vielzahl von Sensorchips 110 auf einem Substrat 102 auf. In einigen Ausführungsformen sind die Sensorchips 110 rechteckig und in Zeilen und Spalten angeordnet. Die Ritzbereichen 120 verlaufen zwischen den Sensorchips 110 und trennen die Sensorchips 110 voneinander. Zur Veranschaulichung sind in FIG: 1 nur vier Sensorchips 110 aufgenommen und voneinander durch Ritzbereichen 120 getrennt. Ein Durchschnittsfachmann würde erkennen, dass der Wafer 100 in einigen Ausführungsformen mehr als vier Sensorchips 110 aufweist. Die Vereinzelung der Sensorchips 110 erfolgt durch Auseinanderschneiden des Substrats 102 entlang der Ritzbereichen 120.
  • Jeder der Sensorchips 110 weist einen Pixel-Anordnung-Bereich 110a, einen Bonding-Pad-Bereich 110b und einen Peripherie-Bereich 110c auf, der den Pixel-Anordnung-Bereich 110a und den Bonding-Pad-Bereich 110b umgibt. Der Pixel-Anordnung-Bereich110a weist eine Anordnung von Pixeln 114 zum Erfassen und Aufzeichnen einer auf die Pixel 114 einfallenden Strahlungsintensität (wie Licht) auf. In einigen Ausführungsformen weist jedes Pixel 114 eine Fotodiode auf, die in der Lage ist, einfallendes Licht abhängig vom Betriebsmodus in ein elektrisches Signal wie Strom oder Spannung umzuwandeln. Der Bonding-Pad-Bereich 110b weist eine Vielzahl von Bonding-Pads 116 auf, so dass elektrische Verbindungen zwischen einem Sensorchip 110 und externe Vorrichtungen möglich sind. Der Pixel-Anordnung-Bereich 110a und der Bonding-Pad-Bereich 110b enthalten aktive Schaltungskomponenten und definieren zusammen einen aktiven Schaltungsbereich eines Sensorchips 110. Der Peripherie-Bereich 110c ist ein Bereich, in dem sich nicht aktive Schaltungskomponenten wie Dichtungsringe befinden. Eine spannungsabbauende Grabenstruktur 130 befindet sich im Peripherie-Bereich 110c um einen Umfang jedes Sensorchips 110. Die spannungsabbauende Grabenstruktur 130 weist ein Material auf, das sich von einem Material eines Substrats unterscheidet, das die spannungsabbauende Grabenstruktur 130 umgibt, und kann somit dazu beitragen, die Spannung im Wafer-Stapel zu verringern und zu verhindern, dass sich Risse in den aktiven Schaltungsbereich (110a, 110b) während des Stanzprozesses ausbreiten. Infolgedessen ist es weniger wahrscheinlich, dass die aktiven Vorrichtungen in jedem Sensorchip 110 beschädigt werden, und die Zuverlässigkeit des Bildsensors ist verbessert. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur 130 ein dielektrisches Material oder eine Luftspalte auf. In einigen Ausführungsformen befindet sich die spannungsabbauende Grabenstruktur 130 an derselben Stelle wie die Dichtungsringe in dem Peripherie-Bereich 110c. In einigen Ausführungsformen befindet sich die spannungsabbauende Grabenstruktur 130 an einer anderen Stelle als der Dichtungsring in dem Peripherie-Bereich 110c. In einigen Ausführungsformen liegt die spannungsabbauende Grabenstruktur 130 an dem Chiprand 112 an. In einigen Ausführungsformen ist die spannungsabbauende Grabenstruktur 130 von dem Chiprand 112 beabstandet. In einigen Ausführungsformen beträgt ein Abstand D zwischen einer äußersten Seitenwand der spannungsabbauenden Grabenstruktur 130 und dem Chiprand 112 weniger als ungefähr 100 µm. Ist der Abstand D zu groß, wird die Nutzfläche des Sensorchips 110 verschwendet. Ist der Abstand D zu klein ist, steigt das Risiko des Schneidens der spannungsabbauenden Grabenstruktur 130 während der Vereinzelung. Die spannungsabbauende Grabenstruktur 130 weist eine kontinuierliche oder eine nicht kontinuierliche Struktur auf. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur 130 eine einzelne kontinuierliche Struktur auf, die den aktiven Schaltungsbereich (110a, 110b) vollständig umgibt. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur 130 mehrere nicht kontinuierliche Segmente 130a und 130b auf, die zusammen den aktiven Schaltungsbereich (110a, 110b) vollständig umgeben. In einigen Ausführungsformen ist die spannungsabbauende Grabenstruktur 130 für jeden Sensorchip 110 auf dem Wafer 100 dieselbe. In einigen Ausführungsformen unterscheidet sich die spannungsabbauende Struktur 130 für mindestens einen Sensorchip 110 von einem separaten Sensorchip 110 auf demselben Wafer 100.
  • In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur 130 innere nicht kontinuierliche Segmente 130a und äußere nicht kontinuierliche Segmente 130b auf. Die äußeren nicht kontinuierlichen Segmente 130b sind in Bezug auf die inneren nicht kontinuierlichen Segmente 130a versetzt, so dass die äußeren nicht kontinuierlichen Segmente 130b zusammen mit den inneren nicht kontinuierlichen Segmenten 130a den aktiven Schaltungsbereich (110a, 110b) vollständig umgeben. In einigen Ausführungsformen beträgt der Abstand zwischen den inneren nicht kontinuierlichen Segmenten 130a und den äußeren nicht kontinuierlichen Segmenten 130b weniger als ungefähr 100 µm. Ist der Abstand zu groß, wird die Nutzfläche des Sensorchips 110 verschwendet.
  • 2 ist ein Flussdiagramm eines Verfahrens 200 zum Herstellen eines Sensorchips auf einem Wafer, z. B. dem Wafer 100, der spannungsabbauende Grabenstrukturen, d. h. spannungsabbauende Grabenstrukturen 130 aufweist, gemäß einigen Ausführungsformen. 3 bis 12 sind Querschnittsansichten des Sensorchips in verschiedenen Herstellungsstufen, die gemäß dem Verfahren 200 von 2 konstruiert sind. Das Verfahren 200 wird nachstehend unter Bezugnahme auf einen Sensorchip in 3 bis 12 ausführlich erläutert. In einigen Ausführungsformen werden zusätzliche Vorgänge vor, während und/oder nach dem Verfahren 200 ausgeführt, oder einige der beschriebenen Vorgänge werden ersetzt und/oder beseitigt. In einigen Ausführungsformen werden einem Sensorchip zusätzliche Merkmale hinzugefügt. In einigen Ausführungsformen werden einige der nachstehend beschriebenen Merkmale ersetzt oder beseitigt. Ein Durchschnittsfachmann würde verstehen, dass, obwohl einige Ausführungsformen mit Vorgängen erläutert werden, die in einer bestimmten Reihenfolge ausgeführt werden, diese Vorgänge in einer anderen logischen Reihenfolge ausgeführt werden können.
  • Bezugnehmend auf 2 und 3 weist das Verfahren 200 den Vorgang 202 auf, in dem ein Sensorwafer 400 an einen Vorrichtungswafer 300 gebondet wird, um einen Wafer-Stapel bereitzustellen. 3 ist eine Querschnittsansicht einer Halbleiterstruktur nach dem Bonden des Sensorwafers 400 an den Vorrichtungswafer 300, um den Wafer-Stapel gemäß einigen Ausführungsformen bereitzustellen.
  • Bezugnehmend auf 3 weist der Vorrichtungswafer 300 eine Vielzahl von Vorrichtungschips 302 auf. Aus Gründen der Einfachheit ist in 3 ein einzelner Vorrichtungschip 302 enthalten. In einigen Ausführungsformen ist jeder Vorrichtungschip 302 eine anwendungsspezifische integrierte Schaltung (ASIC) mit einer elektronischen Schaltung und elektronischen Verbindungen.
  • Die Vorrichtungschips 302 sind auf und in einem Substrat 304 ausgebildet. In einigen Ausführungsformen ist das Substrat 304 ein Bulk-Halbleitersubstrat, das ein oder mehrere Halbleitermaterialien aufweist. In einigen Ausführungsformen weist das Substrat 304 einen Elementhalbleiter wie Silizium oder Germanium, einen III-V-Verbindungshalbleiter wie Galliumarsenid, Gallium, Phosphid, Indiumphosphid, Indiumarsenid oder Indiumantimonid, einen Legierungshalbleiter wie Siliziumgermanium, Galliumarsenphosphid oder Galliumindiumphosphid oder Kombinationen davon auf. In einigen Ausführungsformen weist das Substrat 304 eine dotierte Epitaxieschicht, eine Gradientenhalbleiterschicht und/oder eine Halbleiterschicht auf, die über einer anderen Halbleiterschicht eines anderen Typs liegt, wie eine Siliziumschicht auf einer Siliziumgermaniumschicht. In einigen Ausführungsformen ist das Substrat 304 ein kristallines Siliziumsubstrat. In einigen Ausführungsformen ist das Substrat 304 eine aktive Schicht eines Halbleitersubstrats (SOI-Substrats). In einigen Ausführungsformen weist das Substrat 304 eine oder mehrere dotierte Bereiche auf. Zum Beispiel weist das Substrat 304 einen oder mehrere p-dotierte Bereiche, n-dotierte Bereiche oder Kombinationen davon auf. Beispielhafte p-Dotierstoffe in p-dotierten Bereichen weisen Bor, Gallium oder Indium auf, sind jedoch nicht darauf beschränkt. Beispielhafte Dotierstoffe vom n-Typ in n-dotierten Bereichen weisen Leuchtstoffe oder Arsen auf, sind jedoch nicht darauf beschränkt.
  • Jeder Vorrichtungschip 302 weist eine Logikschaltung 306 auf, die an einer Vorderseite 304A des Substrats 304 angeordnet ist. Die Logikschaltung 306 weist verschiedene Halbleitervorrichtungen wie Transistoren, Kondensatoren, Induktivitäten oder Widerstände auf und ist zum Steuern und/oder Betreiben der Pixel-Anordnung verwendbar. Aus Gründen der Einfachheit sind die in der Logikschaltung 306 ausgebildeten Halbleitervorrichtungen nicht speziell gezeigt.
  • Jeder Vorrichtungschip 302 weist ferner eine Verbindungsstruktur 310 über der Vorderseite 304A des Substrats 304 auf. Die Verbindungsstruktur 310 weist eine Zwischenschicht-Dielektrikum-(ILD)-Schicht 312 und Metallkontakte 313 in der ILD-Schicht 312 auf. Die Verbindungsstruktur 310 weist ferner eine Zwischenmetall-Dielektrikum-(IMD)-Schicht 314 und eine oder mehrere Verbindungsschichten innerhalb der IMD-Schicht 314 auf. Die Metallverbindungsschichten umfassen Metallleitungen 315 und Durchkontaktierungen 317, die aufeinander gestapelt sind. In einigen Ausführungsformen weist die ILD-Schicht 312 ein dielektrisches Material, zum Beispiel Siliziumdioxid, Siliziumkarbid, Siliziumnitrid oder Siliziumoxinitrid auf. Die IMD-Schicht 314 weist ein dielektrisches Material mit niedrigem k-Wert mit einer Dielektrizitätskonstante von weniger als 3,9 auf. Beispiele für dielektrische Materialien mit niedrigem k-Wert weisen Tetraethylorthosilikat-(TEOS)-Oxid, undotiertes Silikatglas und dotiertes Silikatglas wie Borphosphosilikatglas (BPSG), Fluorsilikatglas (FSG), Phosphosilikatglas (PSG) oder bordotiertes Siliziumglas (BSG) auf, sind jedoch nicht darauf beschränkt. Die IMD-Schicht 314 ist eine einzelne Schicht oder eine Verbundschicht, die eine Vielzahl von Schichten aus demselben Material oder verschiedenen Materialien umfasst. Die Metallkontakte 313, Metallleitungen 315 und Durchkontaktierungen 317 weisen unabhängig voneinander ein leitfähiges Material wie Kupfer, Aluminium, Wolfram, Kobalt, Legierungen davon oder Kombinationen davon auf.
  • Jeder Vorrichtungschip 302 weist ferner eine Umverteilungsschicht (RDL) 320 über der Verbindungsstruktur 310 auf. Die RDL 320 weist eine dielektrische Schicht 322 mit darin eingebetteten Umverteilungsstrukturen 323, wie Metallleitungen und/oder Durchkontaktierungen auf. Die dielektrische Schicht 322 weist ein dielektrisches Material auf, das sich von dem dielektrischen Material der darunterliegenden IMD-Schicht 314 unterscheidet. In einigen Ausführungsformen ist die dielektrische Schicht 322 eine Siliziumdioxidschicht. Die Umverteilungsstrukturen 323 erstrecken sich durch die dielektrische Schicht 322 und sind elektrisch mit einer obersten Metallleitung 315T der Verbindungsstruktur 310 verbunden. Die Umverteilungsstrukturen 323 weisen ein leitfähiges Material wie Kupfer, Aluminium, Wolfram, Legierungen davon oder Kombinationen davon auf.
  • Der Sensorwafer 400 weist eine Vielzahl von Sensorchips 402 auf. Jeder der Sensorchips 402 ist über einem entsprechenden Vorrichtungschip 302 gestapelt. Der Einfachheit halber ist nur ein einziger Sensorchip 402, der über einem entsprechenden Vorrichtungschip 302 gestapelt ist, in 3 aufgenommen und beschrieben. Jeder Sensorchip 402 weist einen Pixel-Anordnung-Bereich 402a, einen Bonding-Pad-Bereich 402b und einen Peripherie-Bereich 402c auf, der den Pixel-Anordnung-Bereich 402a und den Bonding-Pad-Bereich 402b umgibt. Der Pixel-Anordnung-Bereich 402a und der Bonding-Pad-Bereich 402b befinden sich in einem aktiven Schaltungsbereich jedes Sensorchips 402.
  • Die Sensorchips 402 befinden sich auf und in einem Substrat 404. In einigen Ausführungsformen ist das Substrat 404 ein kristallines Siliziumsubstrat oder ein Halbleitersubstrat, das aus anderen Halbleitermaterialien wie Germanium-SiliziumGermanium, III-V-Verbindungshalbleitern oder dergleichen gebildet ist. Das Substrat 404 hat eine Vorderseite (auch als vordere Oberfläche bezeichnet) 404A und eine Rückseite (auch als rückseitige Oberfläche bezeichnet) 404B.
  • Jeder Sensorchip 402 weist ferner eine Vielzahl von fotosensitiven Elementen 406 in der Vorderseite 404A des Substrats 404 auf. Die fotosensitiven Elemente 406 entsprechen Pixeln und können Strahlung erfassen, wie ein einfallendes Licht, das auf die Rückseite 404B des Substrats 404 projiziert wird, und Lichtsignale (Fotonen) in elektrische Signale umwandeln. In einigen Ausführungsformen sind die fotosensitiven Elemente 406 Fotodioden. In solchen Ausführungsformen weist jedes der fotosensitiven Elemente 406 einen ersten Bereich innerhalb des Substrats 404 mit einem ersten Dotierungstyp (z. B. n-Typ) und einen angrenzenden zweiten Bereich innerhalb des Substrats 404 mit einem zweiten Dotierungstyp (z. B. p-Typ) auf, der sich vom ersten Dotierungstyp unterscheidet. Die fotosensitiven Elemente 406 werden voneinander derart variiert, dass sie unterschiedliche Übergangstiefen, Dicken und Breiten aufweisen. Der Einfachheit halber sind in 3 nur zwei fotosensitive Elemente 406 enthalten, wobei ein Durchschnittsfachmann verstehen würde, dass eine beliebige Anzahl von fotosensitiven Elementen 406 in dem Substrat 404 implementiert sind. Die fotosensitiven Elemente 406 befinden sich in dem Pixel-Anordnung-Bereich 402a und sind in einer Anordnung angeordnet, die Zeilen und/oder Spalten umfasst.
  • Jeder Sensorchip 402 weist ferner eine Vielzahl von STI-(Shallow Trench Isolation)-Strukturen an der Vorderseite 404A des Substrats 404 auf. In einigen Ausführungsformen weist die Vielzahl von STI-Strukturen eine erste STI-Struktur 408a in dem Bonding-Pad-Bereich 402b und eine zweite STI-Struktur 408b in dem Peripherie-Bereich 402c auf. In einigen Ausführungsformen weist der Pixel-Anordnung-Bereich 402a auch eine oder mehrere STI-Strukturen auf, um die fotosensitiven Elemente 406 voneinander zu isolieren. Die STI-Strukturen erstrecken sich von der Vorderseite 404A des Substrats 404 in das Substrat 404. In einigen Ausführungsformen weisen die STI-Strukturen ein oder mehrere dielektrische Materialien auf. In einigen Ausführungsformen weisen die STI-Strukturen ein dielektrisches Oxid, beispielsweise Siliziumdioxid auf. Die STI-Strukturen werden gebildet, indem Öffnungen von der Vorderseite 404A in das Substrat 404 geätzt werden und danach die Öffnungen mit dem dielektrischen Material (den dielektrischen Materialien) gefüllt werden.
  • Jeder Sensorchip 402 weist ferner eine Verbindungsstruktur 410 über der Vorderseite 404A des Substrats 404 auf. Die Verbindungsstruktur 410 weist eine ILD-Schicht 412 und Metallkontakte 413 in der ILD-Schicht 412 auf. Die Verbindungsstruktur 410 weist ferner eine IMD-Schicht 414 und eine oder mehrere Metallverbindungsschichten innerhalb der IMD-Schicht 414 auf. Die Metallverbindungsschichten umfassen alternierende Metallleitungen 415 und Durchkontaktierungen 417, die aufeinander gestapelt sind. In einigen Ausführungsformen weist die ILD-Schicht 412 ein dielektrisches Material, zum Beispiel Siliziumdioxid, Siliziumkarbid, Siliziumnitrid oder Siliziumoxinitrid auf. Die IMD-Schicht 414 weist ein dielektrisches Material mit niedrigem k-Wert mit einer Dielektrizitätskonstante von weniger als 3,9 auf. In einigen Ausführungsformen weist die IMD-Schicht 414 TEOS-Oxid, undotiertes Silikatglas oder dotiertes Silikatglas wie BPSG, FSG, PSG oder BSG auf. Die IMD-Schicht 414 ist eine einzelne Schicht oder eine Verbundschicht, die eine Vielzahl von Schichten aus demselben Material oder verschiedenen Materialien umfasst. Die Metallkontakte 413, Metallleitungen 415 und Durchkontaktierungen 417 weisen unabhängig voneinander ein leitfähiges Material wie Kupfer, Aluminium, Wolfram, Kobalt, Legierungen davon oder Kombinationen davon auf.
  • Ein Abschnitt der Verbindungsstruktur 410 in dem Peripherie-Bereich 402c fungiert als ein Dichtungsring 410s. Die Dichtungsringe 410s in dem Sensorwafer 400 tragen dazu bei, zu verhindern, dass Feuchtigkeit und schädliche Chemikalien in die Sensorchips 402 eindringen und die Vorrichtungen und Verbindungsstrukturen erreichen, die sich in dem aktiven Schaltungsbereich (402a, 402b) befinden.
  • Jeder Sensorchip 402 weist ferner eine Umverteilungsschicht (RDL) 420 über der Verbindungsstruktur 410 auf. Die RDL 420 weist eine dielektrische Schicht 422 mit darin eingebetteten Umverteilungsstrukturen 423, wie Metallleitungen und/oder Durchkontaktierungen auf. Die dielektrische Schicht 422 weist dielektrisches Material auf, das sich von dem dielektrischen Material der darunterliegenden IMD-Schicht 414 unterscheidet. In einigen Ausführungsformen ist die dielektrische Schicht 422 eine Siliziumdioxidschicht. Die Umverteilungsstrukturen 423 erstrecken sich durch die dielektrische Schicht 422 und sind elektrisch mit einer obersten Metallleitung 415T der Verbindungsstruktur 410 verbunden. Die Umverteilungsstrukturen 423 weisen ein leitfähiges Material wie Kupfer, Aluminium, Wolfram, Legierungen davon oder Kombinationen davon auf.
  • Der Sensorwafer 400 wird umgedreht und in einer einander zugewandten Konfiguration auf den Vorrichtungswafer 300 gestapelt, so dass die RDL 420 in jedem Sensorchip 402 mit der RDL 320 in jedem Vorrichtungschip 302 ausgerichtet ist. Der Sensorwafer 400 und der Vorrichtungswafer 300 sind durch einen direkten Bonding-Prozess aneinander gebondet. In einigen Ausführungsformen wird der direkte Bonding-Prozess unter Verwendung einer Metall-Metall-Bindung, einer Dielektrikum-Dielektrikum-Bindung oder einer Hybridbindung mit einer Metall-Metall-Bindung und einer Dielektrikum-Dielektrikum-Bindung implementiert. Zum Beispiel wird die Metall-Metall-Bindung zwischen den Umverteilungsstrukturen 323 und den Umverteilungsstrukturen 423 derart implementiert, dass nach dem Bonden die Umverteilungsstrukturen 323 in der RDL 320 und die entsprechenden Umverteilungsstrukturen 423 in der RDL 420 in direktem Kontakt zueinander stehen. In einigen Ausführungsformen ist die Metall-Metall-Bindung eine Kupfer-Kupfer-Bindung. Die Dielektrikum-Dielektrikum-Bindung ist zwischen der dielektrischen Schicht 322 und der dielektrischen Schicht 422 derart implementiert, dass die dielektrische Schicht 322 und die dielektrische Schicht 422 nach dem Bonden in direktem Kontakt miteinander stehen. In einigen Ausführungsformen ist die Dielektrikum-Dielektrikum-Bindung eine Oxid-Oxid-Bindung. In einigen Ausführungsformen wird ein anderer Bonding-Prozess verwendet, beispielsweise das Bonden unter Verwendung von Lötperlen oder Kupfersäulen.
  • Nachdem der Sensorwafer 400 an den Vorrichtungswafer 300 gebondet ist, wird ein Dünnungsprozess durchgeführt, um das Substrat 404 von der Rückseite 404B zu dünnen, so dass Licht leichter durch das Substrat 404 hindurchtreten und die fotosensitiven Elemente 406 kontaktieren kann, ohne von dem Substrat 404 absorbiert zu werden. Der Dünnungsprozess weist mechanisches Schleifen, chemisch-mechanisches Polieren (CMP), Ätzen oder Kombinationen davon auf. In einigen Ausführungsformen wird zuerst eine wesentliche Menge an Substratmaterial durch mechanisches Schleifen von dem Substrat 404 entfernt. Danach wird ein Nassätzen durchgeführt, um das Substrat 404 weiter auf eine Dicke zu dünnen, die für das einfallende Licht transparent ist. Nach dem Dünnungsprozess hat das Substrat 404 eine Dicke von ungefähr 1 µm bis ungefähr 5 µm. Wenn die Dicke des Substrats 404 nach dem Dünnungsprozess zu groß ist, wird einfallendes Licht absorbiert und erreicht in einigen Fällen nicht die fotosensitiven Elemente 406. Wenn die Dicke des Substrats 404 nach dem Dünnungsprozess zu gering ist, erhöht die anschließende Bearbeitung des Substrats 404 in einigen Fällen das Risiko einer Beschädigung der fotosensitiven Elemente 406.
  • Bezugnehmend auf 2 und 4 geht das Verfahren 200 zu Vorgang 204 weiter, in dem das Substrat 404 selektiv von der Rückseite 404B geätzt wird, um tiefe Gräben 432 innerhalb des Substrats 404 in dem Pixel-Anordnung-Bereich 402a auszubilden. 4 ist eine Querschnittsansicht der Halbleiterstruktur von 3 nach dem Ätzen der tiefen Gräben 432 innerhalb der Rückseite 404B des Substrats 404 in dem Pixel-Anordnung-Bereich 402a.
  • Bezugnehmend auf 4 erstrecken sich die tiefen Gräben 432 von der Rückseite des Substrats 404 in das Substrat 404. Die tiefen Gräben 432 trennen die fotosensitiven Elemente 406 voneinander, so dass die nachfolgend darin ausgebildeten tiefen Grabenisolationsstrukturen (DTI-Strukturen) 434 (5) das Übersprechen und die Interferenz zwischen benachbarten fotosensitiven Elementen 406 verringern können. Wie hierin verwendet, sind tiefe Gräben Gräben mit einem Aspektverhältnis (d. h. einem Tiefen/Breiten-Verhältnis) von mehr als etwa 5. In einigen Ausführungsformen haben die tiefen Gräben 432 eine Tiefe von ungefähr 0,5 µm bis ungefähr 2 µm und eine Breite von ungefähr 0,25 µm oder weniger. Wenn die Tiefe und Breite der tiefen Gräben 432 zu klein ist, steigt in einigen Fällen die Gefahr des Übersprechens zwischen Pixeln. Wenn die Tiefe der tiefen Gräben 432 zu groß ist, wird das Füllen der tiefen Gräben 432 schwieriger. Wenn die Breite der tiefen Gräben 432 zu groß ist, steigt in einigen Ausführungsformen das Risiko, dass der Graben einfallendes Licht blockiert. In einigen Ausführungsformen weist ein Querschnitt von mindestens einem tiefen Graben 432 eine Trapezform mit geneigten Seitenwänden auf. In einer solchen Konfiguration nimmt eine Breite von mindestens einem der tiefen Gräben 432 mit zunehmendem Abstand von der Rückseite 404B des Substrats 404 ab. In einigen Ausführungsformen weist ein Querschnitt von mindestens einem tiefen Graben 432 eine rechteckige Form mit im Wesentlichen vertikalen Seitenwänden auf.
  • Die tiefen Gräben 432 werden durch Lithographie- und Ätzprozesse gebildet. In einigen Ausführungsformen wird zuerst eine Fotoresistschicht (nicht gezeigt) durch Schleuderbeschichtung auf die Rückseite 404B des Substrats 404 aufgebracht. Die Fotoresistschicht wird dann unter Verwendung eines Fotolithographieprozesses strukturiert, der Aussetzen, Ausheizen und Entwickeln des Fotoresists umfasst, um eine strukturierte Fotoresistschicht mit Öffnungen darin zu bilden. Die Öffnungen legen Abschnitte des Substrats 404 frei, in denen anschließend die tiefen Gräben 432 ausgebildet werden. Die Öffnungen in der strukturierten Fotoresistschicht werden in das Substrat 404 übertragen, um die tiefen Gräben 432 auszubilden, beispielsweise unter Verwendung eines anisotropen Ätzens. In einigen Ausführungsformen weist das anisotrope Ätzen ein Trockenätzen, wie beispielsweise ein reaktives Ionenätzen (RIE) oder ein Plasmaätzen, ein Nassätzen oder eine Kombination davon auf. Nach der Bildung tiefer Gräben 432 wird die strukturierte Fotoresistschicht beispielsweise durch Nassabstreifen oder Plasmaveraschung entfernt. Alternativ wird in einigen Ausführungsformen eine Hartmaskenschicht mit einem Nitrid (z. B. Siliziumnitrid) verwendet, so dass das Grabenmuster durch ein erstes anisotropes Ätzen von der Fotoresistschicht auf die Hartmaskenschicht übertragen und dann durch ein zweites anisotropes Ätzen auf das Substrat 404 übertragen wird.
  • Bezugnehmend auf 2 und 5 geht das Verfahren 200 weiter zu Vorgang 206, in dem DTI-Strukturen 434 innerhalb der tiefen Gräben 432 durch Abscheiden einer dielektrischen Deckschicht 436 entlang Seitenwänden und Bodenoberflächen der tiefen Gräben 432 gebildet werden, woraufhin eine dielektrische Füllschicht 438 über der dielektrische Deckschicht 436 abgeschieden wird, um die tiefen Gräben 432 zu füllen. 5 ist eine Querschnittsansicht der Halbleiterstruktur von 4 nach dem Ausbilden der DTI-Strukturen 434 in den tiefen Gräben 432 gemäß einigen Ausführungsformen.
  • Bezugnehmend auf 5 wird die dielektrische Deckschicht 436 zuerst entlang der Seitenwände und Bodenoberflächen der tiefen Gräben 432 und über der Rückseite des Substrats 404 abgeschieden. Die dielektrische Deckschicht 436 weist eine Einzelschicht- oder eine Mehrschichtstruktur auf. In einigen Ausführungsformen weist die dielektrische Deckschicht 436 ein oder mehrere dielektrische Materialien mit hohem k-Wert und einer Dielektrizitätskonstante von mehr als 3,9 auf. Beispielhafte dielektrische Materialien mit hohem k-Wert weisen auf, ohne darauf beschränkt zu sein, Hafniumoxid (HfO2), Zirkoniumoxid (ZrO2), Lanthanoxid (La2O3), Aluminiumoxid (Al2O3), Titanoxid (TiO2), Strontiumtitanoxid (SrTiO3), Lanthanaluminiumoxid (LaAlO3) und Yttriumoxid (Y2O3). In einigen Ausführungsformen weist die dielektrische Deckschicht 436 eine Doppelschicht aus Al2O3 und Ta2O5 auf. In einigen Ausführungsformen wird die dielektrische Deckschicht 436 unter Verwendung eines konformen Abscheidungsprozesses abgeschieden, wie beispielsweise chemischer Dampfabscheidung (CVD), plasmaunterstützender chemischer Dampfabscheidung (PECVD) oder Atomlagenabscheidung (ALD).
  • Die dielektrische Füllschicht 438 wird dann über der dielektrischen Deckschicht 436 abgeschieden, um die tiefen Gräben 432 zu füllen. In einigen Ausführungsformen führt die Abscheidung der dielektrischen Füllschicht 438 aufgrund des hohen Aspektverhältnisses der tiefen Gräben 432 zu Leerräumen oder Nähten im Inneren der tiefen Gräben 432. In einigen Ausführungsformen weist die dielektrische Füllschicht 438 ein dielektrisches Material mit einer guten Spaltfülleigenschaft auf. In einigen Ausführungsformen weist die dielektrische Füllschicht 438 ein dielektrisches Oxid wie Siliziumdioxid, ein dielektrisches Nitrid wie Siliziumnitrid oder ein dielektrisches Karbid wie Siliziumkarbid auf. In einigen Ausführungsformen wird die dielektrische Füllschicht 438 durch einen Abscheidungsprozess wie CVD, PECVD oder physikalische Gasphasenabscheidung (PVD) abgeschieden. In einigen Ausführungsformen wird ein Planarisierungsprozess wie zum Beispiel CMP nach dem Ausbilden der dielektrischen Füllschicht 438 durchgeführt, um eine planare Oberfläche bereitzustellen. Nach der Planarisierung befindet sich die planare Oberfläche der dielektrischen Füllschicht 438 über der rückseitigen Oberfläche des Substrats 404.
  • Abschnitte der dielektrischen Deckschicht 436 an Seitenwänden und Bodenflächen der tiefen Gräben 432 und Abschnitte einer dielektrischen Füllschicht 438 in den tiefen Gräben 432 bilden die DTI-Strukturen 434. Die DTI-Strukturen 434 trennen benachbarte fotosensitive Elemente 406 voneinander, wodurch das Übersprechen und die Interferenz zwischen benachbarten fotosensitiven Elementen 406 verringert werden. In einigen Ausführungsformen enthalten die DTI-Strukturen 434 einen Hohlraum oder eine Naht.
  • Bezugnehmend auf 2 und 6 geht das Verfahren 200 weiter zu Vorgang 208, in dem eine Hartmaskenschicht 440 über der Rückseite 404B des Substrats 404 abgeschieden wird. 6 ist eine Querschnittsansicht der Halbleiterstruktur von 5 nach dem Abscheiden der Hartmaskenschicht 440 über der Rückseite 404B des Substrats 404 gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen steht die Hartmaskenschicht 440 in direktem Kontakt mit der dielektrischen Füllschicht 438. In einigen Ausführungsformen weist die Hartmaskenschicht 440 ein dielektrisches Nitrid wie Siliziumnitrid auf. In einigen Ausführungsformen wird die Hartmaskenschicht 440 beispielsweise durch CVD, PVD oder PECVD abgeschieden.
  • Bezugnehmend auf 2 und 7 geht das Verfahren 200 weiter zu Vorgang 210, in dem der Bonding-Pad-Bereich 402b und der Peripherie-Bereich 402c geöffnet werden, um mehrere Pad-Öffnungen 442 in dem Bonding-Pad-Bereich 402b und einen Graben 444 in dem Peripherie-Bereich 402c jedes Sensorchips 402 auszubilden. 7 ist eine Querschnittsansicht der Halbleiterstruktur von 6 nach dem Ausbilden der Vielzahl von Pad-Öffnungen 442 in dem Bonding-Pad-Bereich 402b und dem Graben 444 in dem Peripherie-Bereich 402c jedes Sensorchips 402 gemäß einigen Ausführungsformen.
  • Die Pad-Öffnungen 442 in dem Bonding-Pad-Bereich 402b erstrecken sich durch die Hartmaskenschicht 440, die Grabenfüllschicht 438, die dielektrische Deckschicht 436 und das Substrat 404, um die erste STI-Struktur 408a in dem Bonding-Pad-Bereich 402b freizulegen.
  • Der Graben 444 in dem Peripherie-Bereich 402c erstreckt sich durch die Hartmaskenschicht 440, die dielektrische Füllschicht 438, die dielektrische Deckschicht 436 und das Substrat 404, um die zweite STI-Struktur 408b in dem Peripherie-Bereich 404c freizulegen. In einigen Ausführungsformen hat der Graben 444 eine kontinuierliche Struktur, die den aktiven Schaltungsbereich (402a, 402b) jedes Sensorchips 402 vollständig umgibt. In einigen Ausführungsformen weist der Graben 444 mehrere Grabensegmente auf, die entlang des Umfangs des aktiven Schaltungsbereichs (402a, 402b) angeordnet sind und zusammen den aktiven Schaltungsbereich (402a, 402b) jedes Sensorchips 402 vollständig umgeben. In einigen Ausführungsformen beträgt ein Abstand zwischen gegenüberliegenden Enden benachbarter Grabensegmente weniger als ungefähr 100 µm. Obwohl sich der Graben 444 in 7 über dem Dichtungsring 410s befindet, befindet sich in einigen Ausführungsformen der Graben 444 an einer Stelle des Peripherie-Bereichs 402c, der den Dichtungsring 410s nicht enthält.
  • Die Pad-Öffnungen 442 und der Graben 444 werden durch Lithographie- und Ätzprozesse gebildet. In einigen Ausführungsformen wird zuerst eine Fotolackschicht (nicht gezeigt) auf die Hartmaskenschicht 440 aufgebracht, beispielsweise durch Schleuderbeschichtung. Die Fotoresistschicht wird dann unter Verwendung eines Fotolithographieprozesses strukturiert, der Aussetzen, Ausheizen und Entwickeln des Fotoresists umfasst, um eine strukturierte Fotoresistschicht mit Öffnungen darin zu bilden. Die Öffnungen legen Bereiche des Substrats 404 frei, in denen anschließend die Pad-Öffnungen 442 und der Graben 444 ausgebildet werden. Die Öffnungen in der strukturierten Fotoresistschicht werden dann in die Hartmaskenschicht 440, die dielektrische Füllschicht 438, die dielektrische Deckschicht 436 und das Substrat 404 übertragen, um die Pad-Öffnungen 442 und den Graben 444 durch mindestens ein anisotropes Ätzen auszubilden. In einigen Ausführungsformen weist das mindestens eine anisotrope Ätzen ein Trockenätzen wie beispielsweise RIE oder ein Plasmaätzen, ein Nassätzen oder Kombinationen davon auf. Das mindestens eine anisotrope Ätzen entfernt Abschnitte der Hartmaskenschicht 440, der dielektrischen Füllschicht 438, der dielektrischen Deckschicht 436 und des Substrats 404 in dem Bonding-Pad-Bereich 402b und dem Peripherie-Bereich, bis die STI-Strukturen 408a und 408b freigelegt sind. In einigen Ausführungsformen werden die Hartmaskenschicht 440, die dielektrische Füllschicht 438, die dielektrische Deckschicht 436 und das Substrat 404 durch ein einzelnes anisotropes Ätzen geätzt. In einigen Ausführungsformen werden die Hartmaskenschicht 440, die dielektrische Füllschicht 438, die dielektrische Deckschicht 436 und das Substrat 404 durch mehrfache anisotrope Ätzungen geätzt. Nach der Bildung der Pad-Öffnungen 442 und des Grabens 444 wird die gemusterte Fotoresistschicht beispielsweise durch Nassabstreifen oder Plasmaveraschen entfernt. In einigen Ausführungsformen bilden die Lithografie- und Ätzprozesse, die bei der Bildung der Pad-Öffnungen 442 und des Grabens 444 angewendet werden, auch Ritzbereichen in dem Substrat 404 zwischen benachbarten Sensorchips 402. In einigen Ausführungsformen werden die Pad-Öffnungen 442 und der Graben 444 gleichzeitig gebildet. In einigen Ausführungsformen werden die Pad-Öffnungen 442 und der Graben 444 nacheinander ausgebildet.
  • In einigen Ausführungsformen ist ein Querschnitt von mindestens einer der Pad-Öffnungen 442 und des Grabens 444 so ausgebildet, dass er eine rechteckige Form mit im Wesentlichen vertikalen Seitenwänden aufweist. In anderen Ausführungsformen ist ein Querschnitt von mindestens einer der Pad-Öffnungen 442 und des Grabens 444 so ausgebildet, dass er eine Trapezform mit geneigten Seitenwänden aufweist. In einigen Ausführungsformen ist mindestens eine der Pad-Öffnungen 442 und des Grabens 444 so ausgebildet, dass er eine Breite aufweist, die mit zunehmendem Abstand von der Hartmaskenschicht 440 abnimmt. In einigen Ausführungsformen ist der Graben 444 so ausgebildet, dass er Seitenwände mit einer breiteren Breite oben und einer schmaleren Breite unten aufweist. In einigen Ausführungsformen beträgt der Unterschied zwischen einer Breite des Grabens 444 an der Oberseite und einer Breite des Grabens 444 an der Unterseite etwa 0,01 µm bis etwa 10 µm.
  • Bezugnehmend auf 2 und 8 geht das Verfahren 200 weiter zu Vorgang 212, in dem eine Passivierungsschicht 450 entlang der Seitenwände und unteren Flächen der Pad-Öffnungen 442 und des Grabens 444 jedes Sensorchips 402 und über der Hartmaskenschicht 440 abgeschieden wird. 8 ist eine Querschnittsansicht der Halbleiterstruktur von 7 nach dem Abscheiden der Passivierungsschicht 450 entlang der Seitenwände und unteren Flächen der Pad-Öffnungen 442 und des Grabens 444 jedes Sensorchips 402 und über der Hartmaskenschicht 440 gemäß einigen Ausführungsformen.
  • Die Passivierungsschicht 450 wird über der oberen Oberfläche der Hartmaskenschicht 440 und über den oberen Oberflächen der STI-Strukturen 408a, 408b und den Seitenwandoberflächen des Substrats 404 abgeschieden, die durch die Pad-Öffnungen 442 und den Graben 444 freigelegt sind. In einigen Ausführungsformen weist die Passivierungsschicht 450 ein dielektrisches Oxid wie beispielsweise Siliziumdioxid auf. In einigen Ausführungsformen wird die Passivierungsschicht 450 durch einen konformen Abscheidungsprozess wie beispielsweise CVD oder ALD abgeschieden.
  • Bezugnehmend auf 2 und 9 geht das Verfahren 200 weiter zu Vorgang 214, in dem eine Vielzahl von Bonding-Pads 452 in dem Bonding-Pad-Bereich 402b jedes Sensorchips 402 ausgebildet wird und eine dielektrische Kappe 454 über jedem Bonding-Pad 452 ausgebildet wird. 9 ist eine Querschnittsansicht der Halbleiterstruktur von 8 nach dem Ausbilden der mehreren Bonding-Pads 452 in dem Bonding-Pad-Bereich 402b jedes Sensorchips 402 und Ausbilden einer dielektrischen Kappe 454 über jedem Bonding-Pad 452 gemäß einigen Ausführungsformen.
  • Die Bonding-Pads 452 sind in jeweiligen Pad-Öffnungen 442 an einer Position ausgebildet, die über der Passivierungsschicht 450 liegt. Jedes Bonding-Pad 452 erstreckt sich durch die Passivierungsschicht 450, die erste STI-Struktur 408a und die ILD-Schicht 412, um elektrisch mit einer Metallleitung 415a in der Verbindungsstruktur 410 zu koppeln. In einigen Ausführungsformen ist die Metallleitung 415a eine dem Substrat 404 am nächsten liegende Metallleitung. In anderen Ausführungsformen ist die Metallleitung 415a von dem Substrat 404 durch einen oder mehrere leitfähige Drähte (nicht gezeigt) getrennt. In einigen Ausführungsformen hat jedes Bonding-Pad 452 eine geschlitzte Struktur mit Basisabschnitten 456a, die über einem Abschnitt der Passivierungsschicht 450 am Boden der entsprechenden Pad-Öffnung 442 liegen, und Vorsprüngen 452b entlang Seitenwänden und unteren Flächen von Öffnungen 451, die sich durch die Passivierungsschicht 450, die erste STI-Struktur 408a und die ILD-Schicht 412 erstrecken. Jedes Bonding-Pad 452 weist ein leitfähiges Material wie beispielsweise Aluminium, Kupfer, Wolfram, eine Legierung davon oder Kombinationen davon auf.
  • Die dielektrische Kappe 454 befindet sich über einem Bonding-Pad 452, um die verbleibenden Volumina der Öffnungen 451 zu füllen. In einigen Ausführungsformen weist die dielektrische Kappe 454 ein Oxynitrid wie beispielsweise Siliziumoxynitrid auf. In einigen Ausführungsformen sind Seitenwände der dielektrischen Kappe 454 vertikal mit Seitenwänden der Basisabschnitte 452a eines Bonding-Pads 452 ausgerichtet.
  • Die Bonding-Pads 452 und die dielektrischen Kappen 454 werden ausgebildet, indem zuerst die Passivierungsschicht 450, die erste STI-Struktur 408a und die ILD-Schicht 412 geätzt werden, um Öffnungen 451 auszubilden. Die Öffnungen 451 erstrecken sich durch die Passivierungsschicht 450, die erste STI-Struktur 408a und die ILD-Schicht 412 und legen die Metallleitung 415a frei. In einigen Ausführungsformen werden die Öffnungen 451 unter Verwendung von Lithografie- und Ätzprozessen ausgebildet, einschließlich Aufbringen einer Fotolackschicht auf die Pufferschicht 456, Strukturieren der Fotolackschicht, Ätzen der Passivierungsschicht 450, der STI-Struktur 408a und der ILD-Schicht 412 unter Verwendung der strukturierten Fotolackschicht als Maske und dann Abziehen der strukturierten Fotoresistschicht. Nach dem Ausbilden der Öffnungen 451 wird eine Pad-Metallschicht entlang der Seitenwand und der unteren Flächen der Öffnungen 451 und über der Passivierungsschicht 450 ausgebildet. In einigen Ausführungsformen wird die Pad-Metallschicht unter Verwendung eines konformen Abscheidungsprozesses wie beispielsweise CVD, PVD, stromloses Plattieren oder Elektroplattieren ausgebildet. Eine dielektrische Kappenschicht wird dann über der Pad-Metallschicht abgeschieden, um die Öffnungen 451 zu füllen. In einigen Ausführungsformen wird die dielektrische Deckschicht beispielsweise durch CVD, PVD oder PECVD abgeschieden. Die dielektrische Kappenschicht und die Pad-Metallschicht werden anschließend geätzt, um Teile der dielektrischen Kappenschicht und der Pad-Metallschicht zu entfernen, die sich nicht im Bonding-Pad-Bereich 402b befinden. In einigen Ausführungsformen wird ein einzelnes Ätzen durchgeführt, um die unerwünschten Abschnitte der dielektrischen Kappenschicht und der Pad-Metallschicht zu entfernen. In einigen Ausführungsformen werden mehrere Ätzungen durchgeführt, um die unerwünschten Abschnitte der dielektrischen Kappenschicht und der Pad-Metallschicht nacheinander zu entfernen. Jede Ätzung ist eine Trockenätzung wie RIE oder eine Nassätzung. Der verbleibende Abschnitt der Pad-Metallschicht innerhalb der Pad-Öffnungen 442 bildet die Bonding-Pads 452. Der verbleibende Abschnitt der dielektrischen Kappenschicht innerhalb der Pad-Öffnungen 442 bildet die dielektrischen Kappen 454. In einigen Ausführungsformen entfernt der zum Ätzen der dielektrischen Kappenschicht und der Pad-Metallschicht verwendete Ätzprozess auch Abschnitte der Passivierungsschicht 450 innerhalb der Pad-Öffnungen 442, die an die Seitenwände der Pad-Öffnungen 442 angrenzen. Daher haben nach dem Ätzen Abschnitte der Passivierungsschicht 450 in den Pad-Öffnungen 442 eine abgestufte Form.
  • Bezugnehmend auf 2 und 10 geht das Verfahren 200 weiter zu Vorgang 216, in dem eine dielektrische Füllschicht 460 über der Rückseite 404B des Substrats 404 abgeschieden wird, um die Pad-Öffnungen 442 und den Graben 444 jedes Sensorchips 402 zu füllen. 10 ist eine Querschnittsansicht der Halbleiterstruktur von 9 nach dem Abscheiden der dielektrischen Füllschicht 460 über der Rückseite 404B des Substrats 404, um die Pad-Öffnungen 442 und den Graben 444 jedes Sensorchips 402 gemäß einigen Ausführungsformen zu füllen.
  • Die dielektrische Füllschicht 460 befindet sich über der Passivierungsschicht 450 und der dielektrischen Kappe 454, um die Pad-Öffnungen 442 und den Graben 444 zu überfüllen. Das heißt, eine obere Oberfläche der dielektrischen Füllschicht 460 ist höher als die oberste Oberfläche der Passivierungsschicht 450. Die dielektrische Füllschicht 460 weist ein dielektrisches Material wie beispielsweise Siliziumdioxid, Siliziumnitrid oder Siliziumkarbid auf. In einigen Ausführungsformen wird die dielektrische Füllschicht 460 beispielsweise durch CVD, PVD oder PECVD ausgebildet. In einigen Ausführungsformen erzeugt die Abscheidung der dielektrischen Füllschicht 460 aufgrund des hohen Aspektverhältnisses des Grabens 444 Leerräume oder Nähte in dem Graben 444.
  • Bezugnehmend auf 2 und 11 geht das Verfahren 200 weiter zu Vorgang 218, in dem erste dielektrische Füllstrukturen 462 in den Pad-Öffnungen 442 ausgebildet werden und eine zweite dielektrische Füllstruktur 464 in dem Graben 444 jedes Sensorchips 402 ausgebildet wird. 11 ist eine Querschnittsansicht der Halbleiterstruktur von 10 nach dem Ausbilden der ersten dielektrischen Füllstruktur 462 in den Pad-Öffnungen 442 und einer zweiten dielektrischen Füllstruktur 464 in dem Graben 444 jedes Sensorchips gemäß einigen Ausführungsformen.
  • Die dielektrischen Füllstrukturen 462 und 464 werden durch Ausführen eines Planarisierungsprozesses gebildet, der Abschnitte der dielektrischen Füllschicht 460, der Passivierungsschicht 450 und der Hartmaskenschicht 440, die über der dielektrischen Füllschicht 438 liegen, von der dielektrischen Füllschicht 438 entfernt. In einigen Ausführungsformen ist der Planarisierungsprozess ein CMP-Prozess. In anderen Ausführungsformen ist der Planarisierungsprozess beispielsweise ein Ätzprozess und/oder ein Schleifprozess. Nach dem Planarisierungsprozess bilden Abschnitte der dielektrischen Füllschicht 460, die in den Pad-Öffnungen 442 verbleiben, die ersten dielektrischen Füllstrukturen 462, und ein Abschnitt der dielektrischen Füllschicht 460, die in dem Graben 444 verbleibt, bildet die zweite dielektrische Füllstruktur 464. Die oberen Oberflächen der dielektrischen Füllstrukturen 462 und 464 sind über, unter oder koplanar mit der oberen Oberfläche der dielektrischen Füllschicht 438 ausgebildet. In einigen Ausführungsformen ist die Oberseite von mindestens einer ersten dielektrischen Füllstruktur 462 in der Pad-Öffnung 442 aufgrund der relativ großen Breite der Pad-Öffnung 442 im Wesentlichen gewölbt. In einigen Ausführungsformen weist die zweite dielektrische Füllstruktur 464 im Graben 444 Leerräume und Nähte auf. In einigen Ausführungsformen hat die zweite dielektrische Füllstruktur 464 eine planarere Oberfläche als die erste dielektrische Füllstruktur 462, da der Graben 444 schmaler als die Pad-Öffnungen 442 ist. In einigen Ausführungsformen weist die zweite dielektrische Füllstruktur 464 aufgrund des Vorhandenseins von Nähten eine nicht planare Oberfläche auf. In einigen Ausführungsformen weist die zweite dielektrische Füllstruktur 464 eine konkave Oberfläche auf.
  • Die zweite dielektrische Füllstruktur 464 in dem Graben 444 in dem Peripherie-Bereich 402c enthält ein dielektrisches Material, das sich von dem Halbleitermaterial des Substrats 404 unterscheidet, wobei die zweite dielektrische Füllstruktur 464 somit als eine Spannungsabbaustruktur fungiert, die dazu beiträgt, die Spannung im Wafer-Stapel abzubauen. Die zweite dielektrische Füllstruktur 464 trägt somit dazu bei, eine Rissbildung zu reduzieren und zu verhindern, dass sich Risse in den aktiven Schaltungsbereich (402a, 402b) jedes Sensorchips 402 ausbreiten. Infolgedessen wird die Zuverlässigkeit des Sensorchips 402 verbessert.
  • Bezugnehmend auf 2 und 12 geht das Verfahren 200 weiter zu Vorgang 220, in dem eine Gitterstruktur 470 über der Rückseite 404B des Substrats 404 ausgebildet wird und eine Vielzahl von Farbfiltern 482a-c in Hohlräumen 480 der Gitterstruktur 470 ausgebildet werden. 12 ist eine Querschnittsansicht der Halbleiterstruktur von 11 nach dem Ausbilden der Gitterstruktur 470 über der Rückseite 404B des Substrats 404 und Ausbilden der mehreren Farbfilter 480a-c in Hohlräumen 480 der Gitterstruktur 470 gemäß einigen Ausführungsformen.
  • Die Gitterstruktur 470 ist über einer Pufferschicht 468 ausgebildet. Die Gitterstruktur 470 ist mit den DTI-Strukturen 434 ausgerichtet, die benachbarte fotosensitive Elemente 406 trennen. Die Gitterstruktur 470 ist konfiguriert, zu verhindern, dass Licht Bereiche zwischen den fotosensitiven Elementen 406 erreicht, wodurch ein Übersprechen verringert wird. In einigen Ausführungsformen weist die Gitterstruktur 470 eine Stapelstruktur auf, die eine Metallgitterschicht 472 und eine dielektrische Gitterschicht 474 über der Metallgitterschicht 472 aufweist. Die Metallgitterschicht 472 ist über Durchkontaktierungen 476 mit der Rückseite des Substrats 404 gekoppelt. Die Durchkontaktierungen 476 tragen dazu bei, die auf der Gitterstruktur 470 auf dem Substrat 404 angesammelten Ladungen zu beseitigen, wodurch Rauschen und der Dunkelstrom des Sensorchips 402 verringert werden.
  • Eine Pufferschicht 468 ist über der dielektrischen Füllschicht 438 ausgebildet. In einigen Ausführungsformen weist die Pufferschicht 468 ein dielektrisches Material wie beispielsweise Siliziumdioxid, Siliziumnitrid oder Siliziumoxynitrid auf. In einigen Ausführungsformen wird die Pufferschicht 468 durch einen Abscheidungsprozess wie beispielsweise CVD, PVD oder PECVD abgeschieden.
  • Die Metallgitterschicht 472 befindet sich über der Pufferschicht 468. In einigen Ausführungsformen weist die Metallgitterschicht 472 ein leitfähiges Metall wie beispielsweise Kupfer, Wolfram, Aluminium oder eine Aluminiumkupferlegierung auf. In einigen Ausführungsformen hat die Metallgitterschicht 472 eine Doppelschichtstruktur mit einer ersten Metallgitterschicht 472a und einer zweiten Metallgitterschicht 472b, die über der ersten Metallgitterschicht 472a liegt. In einigen Ausführungsformen weist die erste Metallgitterschicht 472a Titannitrid auf und die zweite Metallgitterschicht 472b weist Wolfram auf. In einigen Ausführungsformen wird die Metallgitterschicht 472 durch einen oder mehrere Abscheidungsprozesse wie beispielsweise CVD, PVD, PECVD oder Plattieren ausgebildet.
  • Die dielektrische Gitterschicht 474 befindet sich über der Metallgitterschicht 472. In einigen Ausführungsformen weist die dielektrische Gitterschicht 474 ein dielektrisches Material wie Siliziumdioxid, Siliziumnitrid oder Siliziumoxynitrid auf. In einigen Ausführungsformen weist die dielektrische Gitterschicht 474 eine Doppelschichtstruktur mit einer ersten dielektrischen Gitterschicht 474a und einer zweiten dielektrischen Gitterschicht 474b auf, die über der ersten dielektrischen Gitterschicht 474a liegt. In einigen Ausführungsformen weist die erste dielektrische Gitterschicht 474a Siliziumdioxid auf, und die zweite Kappengitterschicht 474b weist Siliziumoxynitrid auf. In einigen Ausführungsformen wird die dielektrische Gitterschicht 474 durch einen oder mehrere Abscheidungsprozesse wie beispielsweise CVD, PVD oder PECVD ausgebildet.
  • Die Durchkontaktierungen 476 erstrecken sich durch die Pufferschicht 468, die dielektrische Füllschicht 438 und die dielektrische Deckschicht 436, um die Metallgitterschicht 472 mit der Rückseite des Substrats 404 elektrisch zu verbinden. In einigen Ausführungsformen weisen die Durchkontaktierungen 476 ein leitfähiges Material wie beispielsweise Kupfer, Wolfram, Aluminium oder eine Aluminiumkupferlegierung auf.
  • In einigen Ausführungsformen werden die Gitterstruktur 470 und die Durchkontaktierungen 476 ausgebildet, indem zuerst die Pufferschicht 468, die dielektrische Füllschicht 438 und die dielektrische Deckschicht 436 strukturiert werden, um Durchkontaktierungsöffnungen auszubilden, die Abschnitte der Rückseitenfläche des Substrats 404 freilegen, und dann eine Metallschicht über der Pufferschicht 468 abgeschieden wird, um die Durchkontaktierungsöffnungen zu füllen. Abschnitte der Metallschicht in den Durchkontaktierungsöffnungen bilden die Durchkontaktierungen 476. Anschließend wird eine dielektrische Schicht über der Metallschicht abgeschieden. Nach dem Abscheiden der dielektrischen Schicht werden die dielektrische Schicht und die Metallschicht unter Verwendung eines oder mehrerer anisotroper Ätzungen geätzt, um die Gitterstruktur 470 bereitzustellen. Jedes anisotrope Ätzen weist ein Trockenätzen wie RIE oder ein Nassätzen auf. Die Gitterstruktur 470 ist so ausgebildet, dass sie eine Vielzahl von Hohlräumen 480 aufweist, die mit den darunterliegenden fotosensitiven Elementen 406 im Substrat 404 ausgerichtet sind.
  • Die Farbfilter 482a-c befinden sich jeweils in den Hohlräumen 480. Die Farbfilter 482a-c sind in den durch die Gitterstruktur 470 definierten Hohlräumen 480 vergraben oder eingebettet und werden daher als vergrabene Farbfilter (oder eine vergrabene Farbfilteranordnung) bezeichnet. Die vergrabene Farbfilterkonfiguration führt zu verkürzten optischen Wegen zwischen den Farbfiltern 482a-c und den fotosensitiven Elementen 406, was dazu beiträgt, die Aufnahme des Lichts in den fotosensitiven Elementen 406 zu verbessern.
  • Die Farbfilter 482a-c sind verschiedenen Farben zugeordnet. Zum Beispiel ist der Farbfilter 482a ein roter Farbfilter, der so konfiguriert ist, dass rotes Licht durchgelassen werden kann, aber alle anderen Lichtfarben herausgefiltert werden, und der Farbfilter 482b ist ein grüner Farbfilter, das so konfiguriert ist, dass grünes Licht durchgelassen werden kann, aber alle anderen Lichtfarben herausgefiltert werden, und der Farbfilter 482c ist ein blauer Farbfilter, der so konfiguriert ist, dass er ein blaues Licht durchlässt, aber alle anderen Lichtfarben herausgefiltert werden. In einigen Ausführungsformen weisen die Farbfilter 482a-482c ein organisches Material auf und werden zum Beispiel durch Schleuderbeschichtung ausgebildet.
  • 13 ist ein Flussdiagramm eines Verfahrens 1300 zum Herstellen eines Bildsensorwafers, z. B. einer Bildsensorvorrichtung 100, die spannungsabbauende Grabenstrukturen, z. B. spannungsabbauende Grabenstrukturen 130 aufweist, gemäß einigen Ausführungsformen. Im Vergleich zu dem Verfahren 200, bei dem die Gräben zur Ausbildung von spannungsabbauenden Grabenstrukturen in der Pad-Öffnungsphase gebildet werden, werden in dem Verfahren 1300 die Gräben zur Bildung von spannungsabbauenden Grabenstrukturen in der Tiefgrabenätzphase gebildet.
  • 14 bis 22 sind Querschnittsansichten von Zwischenstadien bei der Herstellung der Bildsensorvorrichtung 100 gemäß einigen Ausführungsformen. Sofern nicht anderweitig angegeben, sind die Materialien und die Herstellungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen die gleichen wie ihre ähnlichen Komponenten, die in den Ausführungsformen, die in 2 bis 12 dargestellt sind, mit ähnlichen Bezugszeichen bezeichnet sind. Die Angaben zu den Ausbildungsprozessen und den Materialien der in 14 bis 22 dargestellten Komponenten sind somit in der Erläuterung der in 2 bis 12 gezeigten Ausführungsformen zu finden.
  • Bezugnehmend auf 13 weist das Verfahren 1300 den Vorgang 1302 auf, in dem ein Sensorwafer 400 an einen Vorrichtungswafer 300 gebondet wird, um einen Wafer-Stapel bereitzustellen. Der Sensorwafer 400 und der Vorrichtungswafer 300 weisen in einigen Ausführungsformen Strukturen und Zusammensetzungen auf, die den in 3 beschriebenen ähnlich sind, und werden daher nicht im Detail erörtert.
  • Bezugnehmend auf 13 und 14 geht das Verfahren 1300 weiter zu Vorgang 1304, in dem eine Vielzahl erster tiefer Gräben 432 in dem Pixel-Anordnung-Bereich 402a ausgebildet werden und ein zweiter tiefer Graben 433 in dem Peripherie-Bereich 402c jedes Sensorchips 402 ausgebildet wird. 14 ist eine Querschnittsansicht der Halbleiterstruktur von 3 nach Ausbilden der Vielzahl von ersten tiefen Gräben 432 in dem Pixel-Anordnung-Bereich 402a und des zweiten tiefen Grabens 433 in dem Peripherie-Bereich 402c jedes Sensorchips 402, gemäß einigen Ausführungsformen. In 14 erstrecken sich die ersten tiefen Gräben 432 teilweise in das Substrat 404 hinein, um die fotosensitiven Elemente 406 voneinander zu trennen. Der zweite tiefe Graben 433 erstreckt sich durch das Substrat 404 und legt einen Abschnitt der zweiten STI-Struktur 408b im Peripherie-Bereich 402c jedes Sensorchips 402 frei. Der zweite tiefe Graben 433 ist so ausgebildet, dass er sich um einen Umfang jedes Sensorchips 402 erstreckt. In einigen Ausführungsformen weist der zweite tiefe Graben 433 eine kontinuierliche Struktur auf, die den aktiven Schaltungsbereich (402a, 402b) jedes Sensorchips 402 vollständig umgibt. In einigen Ausführungsformen weist der zweite tiefe Graben 433 mehrere Grabensegmente auf, die entlang des Umfangs des aktiven Schaltungsbereichs (402a, 402b) angeordnet sind und zusammen den aktiven Schaltungsbereich (402a, 402b) jedes Sensorchips 402 vollständig umgeben. In einigen Ausführungsformen beträgt ein Abstand zwischen gegenüberliegenden Enden benachbarter Grabensegmente weniger als ungefähr 100 µm. Die Ausbildungsprozesse für die tiefen Gräben 432, 433 sind den Prozessen ähnlich, die oben in Bezug auf die Ausbildung der tiefen Gräben 432 in 4 beschrieben sind, und werden daher nicht im Detail beschrieben. In einigen Ausführungsformen werden die ersten tiefen Gräben 432 gleichzeitig mit dem zweiten tiefen Graben 433 ausgebildet. In einigen Ausführungsformen werden die ersten tiefen Gräben vor oder nach dem zweiten tiefen Graben 433 ausgebildet.
  • Bezugnehmend auf 13 und 15 geht das Verfahren 1300 weiter zu Vorgang 1306, in dem eine Vielzahl erster DTI-Strukturen 434 in jeweiligen ersten tiefen Gräben 432 ausgebildet werden und eine zweite DTI-Struktur 435 in dem zweiten tiefen Graben 433 jedes Sensorchips 402 ausgebildet wird. 15 ist eine Querschnittsansicht der Halbleiterstruktur von 14 nach dem Ausbilden der Vielzahl von ersten DTI-Strukturen 434 in jeweiligen ersten tiefen Gräben 432 und der zweiten DTI-Struktur 435 in dem zweiten tiefen Graben 433 jedes Sensorchips 402, gemäß einigen Ausführungsformen.
  • Die erste und die zweite DTI-Struktur 434 und 435 werden durch Abscheiden einer dielektrischen Deckschicht 436 entlang der Seitenwände und der unteren Flächen der ersten tiefen Gräben 432 und des zweiten tiefen Grabens 433 und über der Rückseite des Substrats 404 gebildet, gefolgt vom Abscheiden einer dielektrischen Füllschicht 438 über der dielektrischen Deckschicht 436, um die verbleibenden Volumina der ersten und der zweiten tiefen Gräben 432 und 433 aufzufüllen. Ein Abschnitt der dielektrischen Deckschicht 536 und ein Abschnitt der dielektrischen Füllschicht 438 in jedem ersten tiefen Graben 432 bilden eine entsprechende erste DTI-Struktur 434 in dem Pixel-Anordnung-Bereich 402a jedes Sensorchips 402. Die ersten DTI-Strukturen 434 trennen benachbarte fotosensitive Elemente 406 voneinander, wodurch das Übersprechen zwischen benachbarten fotosensitiven Elementen 406 verringert wird. Ein Abschnitt der dielektrischen Deckschicht 436 und ein Abschnitt der dielektrischen Füllschicht 438 in dem zweiten tiefen Graben 433 bilden die zweite DTI-Struktur 435 in dem Peripherie-Bereich 402c jedes Sensorchips 402. In 15 erstrecken sich die ersten DTI-Strukturen 434 teilweise in das Substrat 404, während sich die zweite DTI-Struktur 435 durch das Substrat 404 erstreckt, um die STI-Struktur 408b zu kontaktieren. In einigen Ausführungsformen enthalten die DTI-Strukturen 434 und 435 aufgrund des unvollständigen Füllens der tiefen Gräben 432 und 433 Leerräume für Nähte darin. Die Zusammensetzung der DTI-Strukturen 434 und 435 und die Ausbildungsprozesse für die DTI-Strukturen 434 und 435 sind denen ähnlich, die oben in Bezug auf die DTI-Strukturen 434 in 5 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Die zweite DTI-Struktur 435 in dem Peripherie-Bereich 402c jedes Sensorchips 402 enthält dielektrische Materialien, die sich von dem Halbleitermaterial des Substrats 404 unterscheiden, und kann dazu beitragen, die Spannung abzubauen, die während des Wafer-Schneidprozesses erzeugt wird. Die DTI-Struktur 435 fungiert somit als eine spannungsabbauende Struktur, die dazu beiträgt, die Spannung in dem Wafer-Stapel abzubauen und zu verhindern, dass sich die während des Stanzprozesses erzeugten Risse in den aktiven Schaltungsbereich (402a, 402b) jedes Sensorchips 402 ausbreiten. Das Einführen der DTI-Struktur 435 in den Peripherie-Bereich 402c jedes Sensorchips 402 trägt somit dazu bei, die Zuverlässigkeit des Sensorchips 402 zu verbessern.
  • Bezugnehmend auf 13 und 16 geht das Verfahren 1300 weiter mit Vorgang 1308, in dem eine Hartmaskenschicht 440 über der dielektrischen Füllschicht 438 ausgebildet wird. 16 ist eine Querschnittsansicht der Halbleiterstruktur von 15 nach dem Ausbilden der Hartmaskenschicht 440 über der dielektrischen Füllschicht 438, gemäß einigen Ausführungsformen. Die Hartmaskenschicht 440 bedeckt die erste und die zweite DTI-Struktur 434 und 435. Der Zusammensetzungs- und Ausbildungsprozess für die Hartmaskenschicht 440 ist den oben in Bezug auf die Hartmaskenschicht 440 in 6 beschriebenen ähnlich, und daher werden sie nicht im Detail beschrieben.
  • Bezugnehmend auf 13 und 17 geht das Verfahren 1300 weiter mit Vorgang 1310, in dem der Bonding-Pad-Bereich 402b jedes Sensorchips 402 geöffnet wird, um eine Vielzahl von Pad-Öffnungen 442 auszubilden. 17 ist eine Querschnittsansicht der Halbleiterstruktur von 16 nach dem Ausbilden der Vielzahl von Pad-Öffnungen 442 in jedem Sensorchip 402, gemäß einigen Ausführungsformen. Die Ausbildungsprozesse für die Pad-Öffnungen 442 sind denen ähnlich, die oben in Bezug auf die Bildung der Pad-Öffnung 442 in 7 beschrieben sind und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 13 und 18 geht das Verfahren 1300 weiter zu Vorgang 1312, in dem eine Passivierungsschicht 450 über Seitenwände und unteren Flächen der Pad-Öffnungen 442 in jedem Sensorchip 402 und über der Hartmaskenschicht 440 ausgebildet wird. 18 ist eine Querschnittsansicht der Halbleiterstruktur von 17 nach dem Ausbilden einer Passivierungsschicht 450 über Seitenwänden und der unteren Fläche der Pad-Öffnungen 442 in jedem Sensorchip 402 und über der Hartmaskenschicht 440, gemäß einigen Ausführungsformen. Die Zusammensetzung der Passivierungsschicht 450 und der Ausbildungsprozess für die Passivierungsschicht 450 sind denen ähnlich, die oben in Bezug auf die Passivierungsschicht 450 in 8 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 13 und 19 geht das Verfahren 1300 weiter zu Vorgang 1314, in dem die Bonding-Pads 452 und die dielektrischen Kappen 454 nacheinander in den jeweiligen Pad-Öffnungen 442 jedes Sensorchips 402 ausgebildet werden. 19 ist eine Querschnittsansicht der Halbleiterstruktur von 18 nach dem sequentiellen Ausbilden von Bonding-Pads 452 und dielektrischen Kappen 454 in jeweiligen Pad-Öffnungen 442 jedes Sensorchips 402, gemäß einigen Ausführungsformen. Die Zusammensetzungs-Ausbildungsprozesse für Bonding-Pads 452 und dielektrische Kappen 454 sind denen ähnlich, die oben in Bezug auf die Bonding-Pads 452 und die dielektrischen Kappen 454 in 9 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 13 und 20 geht das Verfahren 1300 weiter zu Vorgang 1316, in dem eine dielektrische Füllschicht 460 abgeschieden wird, um die Pad-Öffnungen 442 jedes Sensorchips 402 zu füllen. 20 ist eine Querschnittsansicht der Halbleiterstruktur von 19 nach dem Ausbilden der dielektrischen Füllschicht 460, um die Pad-Öffnungen 442 jedes Sensorchips 402 zu füllen, gemäß einigen Ausführungsformen. Die Zusammensetzung der dielektrischen Füllschicht 460 und die Ausbildungsprozesse für die dielektrische Füllschicht 460 sind denen ähnlich, die oben in Bezug auf die dielektrische Füllschicht 460 in 10 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 13 und 21 geht das Verfahren 1300 weiter zu Vorgang 1318, in dem eine Vielzahl dielektrischer Füllstrukturen 462 in jeweiligen Pad-Öffnungen 442 jedes Sensorchips 402 ausgebildet wird. 21 ist eine Querschnittsansicht der Halbleiterstruktur von 20 nach dem Ausbilden dielektrischer Füllstrukturen 462 in jeweiligen Pad-Öffnungen 442 jedes Sensorchips 402, gemäß einigen Ausführungsformen. Die dielektrischen Füllstrukturen 462 füllen verbleibende Volumina der jeweiligen Pad-Öffnungen 442. Die Zusammensetzung der dielektrischen Füllstrukturen 462 und die Ausbildungsprozesse für die dielektrische Füllstrukturen 462 sind denen ähnlich, die oben in Bezug auf die dielektrische Füllstrukturen 462 in 11 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 13 und 22 geht das Verfahren 1300 weiter zu Vorgang 1320, in dem eine Gitterstruktur 470 und eine Vielzahl von Farbfiltern 482a-c in jedem Sensorchip 402 ausgebildet werden. 21 ist eine Querschnittsansicht der Halbleiterstruktur von 21 nach dem Ausbilden einer Gitterstruktur 470 und einer Vielzahl von Farbfiltern 482a-c in jedem Sensorchip 402, gemäß einigen Ausführungsformen. Die Ausbildungsprozesse sind dem Prozess ähnlich, der oben in Bezug auf die Ausbildung der Gitterstruktur 470 und der Farbfilter 482a-c in 12 beschrieben ist, und werden daher nicht im Detail beschrieben.
  • 23 ist ein Flussdiagramm eines Verfahrens 2300 zum Herstellen eines Bildsensorwafers, z. B. einer Bildsensorvorrichtung 100, die spannungsabbauende Grabenstrukturen, z. B. spannungsabbauende Grabenstrukturen 130 aufweist, gemäß einigen Ausführungsformen. 24 bis 29 veranschaulichen Querschnittsansichten der Bildsensorvorrichtung 100 in verschiedenen Herstellungsstufen, die gemäß dem Verfahren 2300 von 23 konstruiert sind. Das Verfahren 2300 wird nachstehend unter Bezugnahme auf die Bildsensorvorrichtung 100 in 24 bis 29 ausführlich erläutert. In einigen Ausführungsformen werden zusätzliche Vorgänge vor, während und/oder nach dem Verfahren 2300 ausgeführt, oder einige der beschriebenen Vorgänge werden ersetzt und/oder beseitigt. In einigen Ausführungsformen werden der Bildsensorvorrichtung 100 zusätzliche Merkmale hinzugefügt. In einigen Ausführungsformen werden einige der nachstehend beschriebenen Merkmale ersetzt oder beseitigt. Ein Durchschnittsfachmann würde verstehen, dass, obwohl einige Ausführungsformen mit Vorgängen erläutert werden, die in einer bestimmten Reihenfolge ausgeführt werden, diese Vorgänge in einer anderen logischen Reihenfolge ausgeführt werden können.
  • Bezugnehmend auf 23 und 24 weist das Verfahren 2300 den Vorgang 2302 auf, in dem ein Sensorwafer 500 an ein Trägersubstrat 501 (auch als Trägerwafer bezeichnet) gebondet wird, um einen Wafer-Stapel bereitzustellen. 24 ist eine Querschnittsansicht einer Halbleiterstruktur nach dem Bonden eines Sensorwafers 500 an ein Trägersubstrat 501, um einen Wafer-Stapel gemäß einigen Ausführungsformen bereitzustellen.
  • Bezugnehmend auf 24 weist der Sensorwafer 500 eine Vielzahl von Sensorchips 502 auf, die in Zeilen und Spalten angeordnet sind. Jeder Sensorchip 502 weist einen Pixel-Anordnung-Bereich 502a, einen Logikbereich 502b, einen Bonding-Pad-Bereich 502c und einen Peripherie-Bereich 502d auf. Der Pixel-Anordnung-Bereich 502a weist eine Anordnung von fotosensitiven Elementen 406 auf, die in Zeilen und Spalten angeordnet sind. Der Logikbereich 502b weist Logikvorrichtungen zum Unterstützen des Betriebs der Pixel-Anordnung, beispielsweise Logikvorrichtungen zum Unterstützen des Auslesens des Pixel-Anordnungen auf. In einigen Ausführungsformen weist der Logikbereich 502b Transistoren, Kondensatoren, Induktivitäten oder Widerstände auf. Der Bonding-Pad-Bereich 502c weist eine Vielzahl von Bonding-Pads zum Verbinden der Pixel-Anordnung mit externen Vorrichtungen auf. Der Pixel-Anordnung-Bereich 502a, der Logikbereich 502b und der Bonding-Pad-Bereich 502c bilden einen aktiven Schaltungsbereich jedes Sensorchips 502. Der Peripherie-Bereich 502d grenzt an die Ritzbereichen zwischen den Sensorchips 502 an und umgibt den Pixel-Anordnung-Bereich 502a, den Logikbereich 503b und den Bonding-Pad-Bereich 502c seitlich.
  • Die Sensorchips 502 befinden sich auf/in einem Substrat 504. In einigen Ausführungsformen ist das Substrat 504 ein kristallines Siliziumsubstrat oder ein Halbleitersubstrat, das aus anderen Halbleitermaterialien wie Germanium-Silizium-Germanium, III-V-Verbindungshalbleitern oder dergleichen gebildet ist. Das Substrat 504 hat eine Vorderseite (auch als vordere Oberfläche bezeichnet) 504A und eine Rückseite (auch als rückseitige Oberfläche bezeichnet) 504B.
  • Jeder Sensorchip 502 weist ferner eine Vielzahl von lichtempfindlichen Elementen 506 in der Vorderseite 504A des Substrats 504 auf. Die fotosensitiven Elemente 506 entsprechen Pixeln und können Strahlung erfassen, wie ein einfallendes Licht, das auf die Rückseite 504B des Substrats 504 projiziert wird, und Lichtsignale (Fotonen) in elektrische Signale umwandeln. In einigen Ausführungsformen sind die fotosensitiven Elemente 506 Fotodioden. In solchen Ausführungsformen weist jedes der fotosensitiven Elemente 506 einen ersten Bereich innerhalb des Substrats 504 mit einem ersten Dotierungstyp (z. B. n-Typ) und einen angrenzenden zweiten Bereich innerhalb des Substrats 504 mit einem zweiten Dotierungstyp (z. B. p-Typ) auf, der sich vom ersten Dotierungstyp unterscheidet. Die fotosensitiven Elemente 506 werden voneinander derart variiert, dass sie unterschiedliche Übergangstiefen, Dicken und Breiten aufweisen. Der Einfachheit halber sind in 24 nur zwei fotosensitive Elemente 506 gezeigt. Es versteht sich jedoch, dass eine beliebige Anzahl von fotosensitiven Elementen 506 in dem Substrat 504 implementiert ist. Die fotosensitiven Elemente 506 befinden sich in dem Pixel-Anordnung-Bereich 502a und sind in einer Anordnung angeordnet, die Zeilen und/oder Spalten umfasst.
  • Jeder Sensorchip 502 weist ferner eine Vielzahl von STI-(Shallow Trench Isolation)-Strukturen 508 an der Vorderseite 504A des Substrats 504 auf. Eine STI-Struktur 508 ist in dem Bonding-Pad-Bereich 5020 gezeigt. Die STI-Strukturen 508 erstrecken sich von der Vorderseite 504A des Substrats 504 in das Substrat 504. In einigen Ausführungsformen weisen die STI-Strukturen 508 ein oder mehrere dielektrische Materialien auf. In einigen Ausführungsformen weisen die STI-Strukturen 508 ein dielektrisches Oxid wie beispielsweise Siliziumdioxid auf. Die STI-Strukturen 508 werden gebildet, indem Öffnungen von der Vorderseite 504A in das Substrat 504 geätzt werden und danach die Öffnungen mit dem dielektrischen Material (den dielektrischen Materialien) gefüllt werden.
  • Jeder Sensorchip 502 weist ferner eine Verbindungsstruktur 510 über der Vorderseite 504A des Substrats 504 auf. Die Verbindungsstruktur 510 weist eine ILD-Schicht 512 und Metallkontakte 513 in der ILD-Schicht 512 auf. Die Verbindungsstruktur 410 weist ferner eine IMD-Schicht 514 und eine oder mehrere Metallverbindungsschichten mit abwechselnden Metallleitungen 515 und Durchkontaktierungen 517 in der IMD-Schicht 514 auf. In einigen Ausführungsformen weist die ILD-Schicht 512 ein dielektrisches Material wie zum Beispiel Siliziumdioxid, Siliziumkarbid, Siliziumnitrid oder Siliziumoxinitrid auf. Die IMD-Schicht 514 weist dielektrische Materialien mit niedrigem k-Wert mit einer Dielektrizitätskonstante von weniger als 3,9 auf. In einigen Ausführungsformen weist die IMD-Schicht 514 TEOS-Oxid, undotiertes Silikatglas oder dotiertes Silikatglas wie BPSG, FSG, PSG oder BSG auf. Die IMD-Schicht 514 ist eine einzelne Schicht oder eine Verbundschicht, die eine Vielzahl von Schichten aus demselben Material oder verschiedenen Materialien umfasst. Die Metallkontakte 513, Metallleitungen 515 und Durchkontaktierungen 517 weisen unabhängig voneinander ein leitfähiges Material wie Kupfer, Aluminium, Wolfram, Titan, Legierungen davon oder Kombinationen davon auf.
  • Eine Passivierungsschicht 520 ist über der zweiten Verbindungsstruktur 510 abgeschieden. Die Passivierungsschicht 520 hilft, die darunterliegenden Schichten vor physikalischen und chemischen Beschädigungen zu schützen. Die Passivierungsschicht 520 weist ein oder mehrere dielektrische Materialien wie Siliziumdioxid oder Siliziumnitrid auf. In einigen Ausführungsformen wird die Passivierungsschicht 520 unter Verwendung eines Abscheidungsprozesses wie CVD, PVD oder PECV ausgebildet. Nach der Abscheidung wird die Passivierungsschicht 520 zum Beispiel durch CMP planarisiert, um eine planare Oberfläche auszubilden.
  • Danach wird das Trägersubstrat 501 durch die Passivierungsschicht 520 an den Sensorwafer 500 gebondet. Das Trägersubstrat 501 stellt eine mechanische Unterstützung bereit, so dass der Sensorwafer 500 bei der Ausbildung von Strukturen auf der Rückseite 504B des Substrats 504 nicht bricht. In einigen Ausführungsformen ist das Trägersubstrat 501 ein Siliziumsubstrat. Alternativ ist das Trägersubstrat 501 ein Glassubstrat oder ein Quarzsubstrat. In einigen Ausführungsformen ist das Trägersubstrat 501 unter Verwendung einer Klebstoffschicht an die Passivierungsschicht 520 gebondet. In einigen Ausführungsformen ist das Trägersubstrat 501 unter Verwendung eines Oxid-zu-Oxid-Bondings an die Passivierungsschicht 520 gebunden.
  • Nachdem der Sensorwafer 500 an das Trägersubstrat 501 gebondet ist, wird ein Dünnungsprozess durchgeführt, um das Substrat 504 von der Rückseite 504B zu dünnen, so dass Licht durch das Substrat 504 auf die fotosensitiven Elemente 506 auftreffen kann, ohne von dem Substrat 504 absorbiert zu werden. Der Dünnungsprozess weist mechanisches Schleifen, CMP, Ätzen oder Kombinationen davon auf. In einigen Ausführungsformen wird zuerst eine wesentliche Menge an Substratmaterial durch mechanisches Schleifen von dem Substrat 504 entfernt. Danach wird ein Nassätzen durchgeführt, um das Substrat 504 weiter auf eine Dicke zu dünnen, die für das einfallende Licht transparent ist. Nach dem Dünnungsprozess hat das Substrat 504 eine Dicke von ungefähr 1 µm bis ungefähr 5 µm. Wenn das Substrat 504 nach dem Dünnungsprozess zu dick ist, wird zu viel einfallendes Licht absorbiert. Wenn das Substrat 504 nach dem Dünnungsprozess zu dünn ist, steigt das Risiko einer Beschädigung der darunter liegenden Elemente während der nachfolgenden Verarbeitung.
  • Bezugnehmend auf 23 und 25 geht das Verfahren 2300 weiter zu Vorgang 2304, in dem das Substrat 504 von der Rückseite 504B geätzt wird, um tiefe Gräben 532 innerhalb des Substrats 504 in dem Pixel-Anordnung-Bereich 502a jedes Sensorchips 502 auszubilden. 25 ist eine Querschnittsansicht der Halbleiterstruktur von 24 nach dem Ätzen der tiefen Gräben 532 innerhalb der Rückseite 504B des Substrats 504 in dem Pixel-Anordnung-Bereich 502a jedes Sensorchips 502.
  • Bezugnehmend auf 25 erstrecken sich die tiefen Gräben 532 von der Rückseite des Substrats 504 in das Substrat 504. Die tiefen Gräben 532 trennen die lichtempfindlichen Elemente 506 voneinander, so dass die nachfolgend darin ausgebildeten tiefen Grabenisolationsstrukturen (DTI-Strukturen) 534 (26) das Übersprechen und die Interferenz zwischen benachbarten lichtempfindlichen Elementen 506 verringern können. In einigen Ausführungsformen haben die tiefen Gräben 532 eine Tiefe von ungefähr 0,5 µm bis ungefähr 2 µm und eine Breite von ungefähr 0,25 µm oder weniger. Die Abmessungen der tiefen Gräben 532 werden ausgewählt, um ein Übersprechen zwischen Pixeln zu vermeiden und einfallendes Licht zu maximieren, das die fotosensitiven Elemente 506 erreicht. In einigen Ausführungsformen weist ein Querschnitt von mindestens einem tiefen Graben 532 eine Trapezform mit geneigten Seitenwänden auf. In einer solchen Konfiguration nimmt eine Breite von mindestens einem der tiefen Gräben 532 mit zunehmendem Abstand von der Rückseite 504B des Substrats 504 ab. In einigen Ausführungsformen weist ein Querschnitt von mindestens einem tiefen Graben 532 eine rechteckige Form mit im Wesentlichen vertikalen Seitenwänden auf.
  • Die tiefen Gräben 532 werden durch Lithographie- und Ätzprozesse gebildet. In einigen Ausführungsformen wird zuerst eine Fotoresistschicht (nicht gezeigt) durch Schleuderbeschichtung auf die Rückseite 504B des Substrats 504 aufgebracht. Die Fotoresistschicht wird dann unter Verwendung eines Fotolithographieprozesses strukturiert, der Aussetzen, Ausheizen und Entwickeln des Fotoresists beinhaltet, um eine strukturierte Fotoresistschicht mit Öffnungen darin zu bilden. Die Öffnungen legen Abschnitte des Substrats 504 frei, in denen anschließend die tiefen Gräben 532 ausgebildet werden. Die Öffnungen in der strukturierten Fotoresistschicht werden in das Substrat 504 übertragen, um die tiefen Gräben 532 auszubilden, beispielsweise unter Verwendung eines anisotropen Ätzens. In einigen Ausführungsformen weist das anisotrope Ätzen ein Trockenätzen, wie beispielsweise ein reaktives Ionenätzen (RIE) oder ein Plasmaätzen, ein chemisches Nassätzen oder Kombinationen davon auf. Nach der Bildung tiefer Gräben 532 wird die strukturierte Fotoresistschicht beispielsweise durch Nassabstreifen oder Plasmaveraschung entfernt. Alternativ wird in einigen Ausführungsformen eine Hartmaskenschicht mit einem Nitrid (z. B. Siliziumnitrid) verwendet, so dass das Grabenmuster durch ein erstes anisotropes Ätzen von der Fotoresistschicht auf die Hartmaskenschicht übertragen und dann durch ein zweites anisotropes Ätzen auf das Substrat 504 übertragen wird.
  • Bezugnehmend auf 23 und 26 geht das Verfahren 2300 weiter zu Vorgang 2306, in dem DTI-Strukturen 534 innerhalb der tiefen Gräben 532 durch Abscheiden einer dielektrischen Deckschicht 536 entlang Seitenwänden und Bodenoberflächen der tiefen Gräben 532 gebildet werden, woraufhin eine dielektrische Füllschicht 538 über der dielektrische Deckschicht 436 abgeschieden wird, um die tiefen Gräben 432 zu füllen. 26 ist eine Querschnittsansicht der Halbleiterstruktur von 25 nach dem Ausbilden der DTI-Strukturen 434 in den tiefen Gräben 432 gemäß einigen Ausführungsformen.
  • Bezugnehmend auf 26 wird die dielektrische Deckschicht 536 zuerst entlang der Seitenwände und Bodenoberflächen der tiefen Gräben 532 und über der Rückseite des Substrats 504 abgeschieden. Die dielektrische Deckschicht 536 weist eine Einzelschicht- oder eine Mehrschichtstruktur auf. In einigen Ausführungsformen weist die dielektrische Deckschicht 536 ein oder mehrere dielektrische Materialien mit hohem k-Wert und einer Dielektrizitätskonstante von mehr als 3,9 auf. Beispiele von dielektrischen Materialien mit hohem k-Wert weisen auf, sind jedoch nicht beschränkt auf HfO2, ZrO2, La2O3, Al2O3, TiO2, SrTiOg3 LaAlO3 und Y2O3. In einigen Ausführungsformen weist die dielektrische Deckschicht 536 eine Doppelschicht aus Al2O3 und Ta2O5 auf. In einigen Ausführungsformen wird die dielektrische Deckschicht 536 unter Verwendung eines konformen Abscheidungsprozesses wie beispielsweise CVD, PECVD oder ALD abgeschieden.
  • Die dielektrische Füllschicht 538 wird dann über der dielektrischen Deckschicht 536 abgeschieden, um die tiefen Gräben 532 zu füllen. In einigen Ausführungsformen weist die dielektrische Füllschicht 538 ein dielektrisches Material mit guten Spaltfülleigenschaften auf. In einigen Ausführungsformen weist die dielektrische Füllschicht 538 ein dielektrisches Oxid wie Siliziumdioxid, ein dielektrisches Nitrid wie Siliziumnitrid oder ein dielektrisches Carbid wie Siliziumcarbid auf. In einigen Ausführungsformen wird die dielektrische Füllschicht 538 durch einen Abscheidungsprozess wie CVD, PECVD oder PVD abgeschieden. In einigen Ausführungsformen wird ein Planarisierungsprozess wie zum Beispiel CMP nach dem Ausbilden der dielektrischen Füllschicht 538 durchgeführt, um eine planare Oberfläche bereitzustellen. Nach der Planarisierung befindet sich die planare Oberfläche der dielektrischen Füllschicht 538 über der rückseitigen Oberfläche des Substrats 504.
  • Abschnitte der dielektrischen Deckschicht 536 an Seitenwänden und Bodenflächen der tiefen Gräben 532 und Abschnitte einer dielektrischen Füllschicht 538 in den tiefen Gräben 532 bilden die DTI-Strukturen 534. Die DTI-Strukturen 534 trennen benachbarte fotosensitive Elemente 506 voneinander, wodurch das Übersprechen und die Interferenz zwischen benachbarten fotosensitiven Elementen 506 verringert werden.
  • Bezugnehmend auf 23 und 27 geht das Verfahren 2300 weiter zu Vorgang 2308, in dem eine Gitterstruktur 540 über der Rückseite 504B des Substrats 504 für jeden Sensorchip 502 ausgebildet wird. 27 ist eine Querschnittsansicht der Halbleiterstruktur von 26 nach dem Ausbilden der Gitterstruktur 540 über der Rückseite 504B des Substrats 504 für jeden Sensorchip 502 gemäß einigen Ausführungsformen.
  • Bezugnehmend auf 27 befindet sich die Gitterstruktur 540 über der dielektrischen Füllschicht 538 und weist eine Vielzahl von Metallgittern 542 und eine Vielzahl von Hohlräumen 544 auf, die die Metallgitter 542 voneinander trennen. Die Metallgitter 542 in dem Pixel-Anordnung-Bereich 502a sind mit DTI-Strukturen 534 ausgerichtet und so konfiguriert, dass sie Licht daran hindern, Bereiche zwischen den fotosensitiven Elementen 506 zu erreichen, wodurch das Übersprechen der fotosensitiven Elemente 506 verringert wird. Ein Metallgitter 542 in dem Logikbereich 502b ist über Durchkontaktierungen 546 elektrisch mit der rückseitigen Oberfläche des Substrats 504 gekoppelt, um zu helfen, die in der Gitterstruktur 540 angesammelten Ladungen für das Substrat 504 zu beseitigen. Infolgedessen werden das Rauschen und der Dunkelstromeffekt jedes Sensorchips 502 verringert. Die Metallgitter 542 weisen ein leitfähiges Metall wie beispielsweise Kupfer, Wolfram, Aluminium oder eine Aluminiumkupferlegierung auf. Die Gitterstruktur 540 und die Durchkontaktierungen 546 werden ausgebildet, indem zuerst die dielektrische Füllschicht 538 geätzt wird, um Durchkontaktierungsöffnungen zu bilden, in denen die Durchkontaktierungen 546 anschließend ausgebildet werden.
  • In einigen Ausführungsformen wird ein anisotropes Ätzen durchgeführt, um die dielektrische Füllschicht 538 zu ätzen. Das anisotrope Ätzen ist ein Trockenätzen wie RIE oder ein Nassätzen. Eine Metallschicht wird dann durch beispielsweise CVD, PVD, PECVD oder Plattieren über der dielektrischen Füllschicht 538 abgeschieden. Die Metallschicht füllt die Durchkontaktierungsöffnungen, um die Durchkontaktierungen 546 bereitzustellen. Ein Abschnitt der Metallschicht, der sich über der dielektrischen Füllschicht 538 befindet, wird dann geätzt, um die Metallgitter 542 unter Verwendung eines anisotropen Ätzens einschließlich eines Trockenätzens oder eines Nassätzens bereitzustellen. In einigen Ausführungsformen ätzt das zum Ätzen der Metallschicht verwendete anisotrope Ätzen auch die dielektrische Füllschicht 538, wodurch dielektrische Säulen unter den Metallgittern 542 in dem Pixel-Anordnung-Bereich 502a gebildet werden.
  • Bezugnehmend auf 23 und 28 geht das Verfahren 2300 weiter zu Vorgang 2310, in dem eine Pufferschicht 550 über der Gitterstruktur 540 und der dielektrischen Füllschicht 538 in jedem Sensorchip 502 ausgebildet wird. 28 ist eine Querschnittsansicht der Halbleiterstruktur von 27 nach dem Ausbilden der Pufferschicht 550 über der Gitterstruktur 540 und der dielektrischen Füllschicht 538 in jedem Sensorchip 502 gemäß einigen Ausführungsformen.
  • Bezugnehmend auf 28 befindet sich die Pufferschicht 550 über den Metallgittern 542 und der dielektrischen Füllschicht 538, so dass eine obere Oberfläche der Pufferschicht 550 über den oberen Oberflächen der Metallgitter 542 liegt. Die Pufferschicht 550 füllt die Hohlräume 544 zwischen den Metallgittern 542. In einigen Ausführungsformen weist die Pufferschicht 550 ein dielektrisches Oxid wie beispielsweise Siliziumdioxid auf. In einigen Ausführungsformen wird die Pufferschicht 550 durch PECVD abgeschieden. Nach der Abscheidung wird in einigen Ausführungsformen ein Planarisierungsprozess wie CMP auf der Pufferschicht 550 durchgeführt, um eine planarisierte Oberfläche bereitzustellen.
  • Bezugnehmend auf 23 und 29 geht das Verfahren 2300 weiter zu Vorgang 2312, in dem eine Vielzahl von Pad-Öffnungen 552 und ein Graben 554 in dem jeweiligen Bonding-Pad-Bereich 502c und dem Peripherie-Bereich 502d ausgebildet werden, gefolgt von dem Ausbilden einer Vielzahl von Bonding-Pads 570 in den jeweiligen Pad-Öffnungen 552. 29 ist eine Querschnittsansicht der Halbleiterstruktur von 28 nach dem Ausbilden der Vielzahl von Pad-Öffnungen 552 und des Grabens 554 in dem jeweiligen Bonding-Pad-Bereich 502c und dem Peripherie-Bereich 502d und Ausbilden der Vielzahl von Bonding-Pads 570 in den jeweiligen Pad-Öffnungen 552 gemäß einigen Ausführungsformen.
  • Bezugnehmend auf 29 erstreckt sich jede Pad-Öffnung 552 in dem Bonding-Pad-Bereich 502c durch die Pufferschicht 550, die Grabenfüllschicht 538, die dielektrische Deckschicht 536 und das Substrat 504, um die STI-Struktur 508 in dem Bonding-Pad-Bereich 5020 freizulegen.
  • Der Graben 554 in dem Peripherie-Bereich 502d erstreckt sich in einigen Ausführungsformen durch die Pufferschicht 550, die Grabenfüllschicht 538, die dielektrische Deckschicht 536 und das Substrat 504, um einen Abschnitt der ILD-Schicht 512 freizulegen. In einigen Ausführungsformen weist der Graben 554 eine kontinuierliche Struktur auf, die den aktiven Schaltungsbereich jedes Sensorchips 502 einschließlich des Pixel-Anordnung-Bereichs 502a, des Logikbereichs 502b und des Bonding-Pad-Bereichs 502c vollständig umgibt. In einigen Ausführungsformen weist der Graben 554 mehrere Grabensegmente auf, die entlang des Umfangs des aktiven Schaltungsbereichs (502a, 502b und 502c) angeordnet sind und zusammen den aktiven Schaltungsbereich (502a, 502b und 5020) jedes Sensorchips 502 vollständig umgeben. In einigen Ausführungsformen beträgt ein Abstand zwischen gegenüberliegenden Enden benachbarter Grabensegmente weniger als ungefähr 100 µm. Wenn der Abstand zwischen gegenüberliegenden Enden benachbarter Grabensegmente zu groß ist, wird in einigen Fällen ein Spannungsentlastungsaspekt der Grabensegmente verringert.
  • Die Pad-Öffnungen 552 und der Graben 554 werden durch Lithographie- und Ätzprozesse gebildet. In einigen Ausführungsformen wird zuerst eine Fotolackschicht (nicht gezeigt) auf die Pufferschicht 550 aufgebracht, beispielsweise durch Schleuderbeschichtung. Die Fotoresistschicht wird dann unter Verwendung eines Fotolithographieprozesses strukturiert, der Aussetzen, Ausheizen und Entwickeln des Fotoresists umfasst, um eine strukturierte Fotoresistschicht mit Öffnungen darin zu bilden. Die Öffnungen legen Bereiche des Substrats 504 frei, in denen anschließend die Pad-Öffnungen 552 und der Graben 554 ausgebildet werden. Die Öffnungen in der strukturierten Fotoresistschicht werden dann in die Pufferschicht 550, die dielektrische Füllschicht 538, die dielektrische Deckschicht 536 und das Substrat 504 übertragen, um die Pad-Öffnungen 552 und den Graben 554 durch mindestens ein anisotropes Ätzen auszubilden. In einigen Ausführungsformen weist das mindestens eine anisotrope Ätzen ein Trockenätzen wie beispielsweise RIE oder ein Plasmaätzen, ein Nassätzen oder Kombinationen davon auf. In einigen Ausführungsformen werden die Pufferschicht 550, die dielektrische Füllschicht 538, die dielektrische Deckschicht 536 und das Substrat 504 durch ein einzelnes anisotropes Ätzen geätzt. In einigen Ausführungsformen werden die Pufferschicht 550, die dielektrische Füllschicht 538, die dielektrische Deckschicht 536 und das Substrat 504 durch mehrfache anisotrope Ätzungen geätzt. Nach der Bildung der Pad-Öffnungen 552 und des Grabens 554 wird die gemusterte Fotoresistschicht beispielsweise durch Nassabstreifen oder Plasmaveraschen entfernt. In einigen Ausführungsformen bilden die Lithografie- und Ätzprozesse, die bei der Bildung der Pad-Öffnungen 552 und des Grabens 554 angewendet werden, auch Ritzbereichen in dem Substrat 504 zwischen benachbarten Sensorchips 502. In einigen Ausführungsformen werden die Pad-Öffnungen 552 und der Graben 554 gleichzeitig gebildet. In einigen Ausführungsformen werden die Pad-Öffnungen 552 und der Graben 554 nacheinander ausgebildet.
  • In einigen Ausführungsformen ist ein Querschnitt von mindestens einer der Pad-Öffnungen 552 und des Grabens 554 so ausgebildet, dass er eine rechteckige Form mit im Wesentlichen vertikalen Seitenwänden aufweist. In anderen Ausführungsformen ist ein Querschnitt von mindestens einer der Pad-Öffnungen 552 und des Grabens 554 so ausgebildet, dass er eine Trapezform mit geneigten Seitenwänden aufweist. In einigen Ausführungsformen ist mindestens eine der Pad-Öffnungen 552 und des Grabens 554 so ausgebildet, dass er eine Breite aufweist, die mit zunehmendem Abstand von der Pufferschicht 550 abnimmt. In einigen Ausführungsformen beträgt der Unterschied zwischen einer Breite des Grabens 554 an der Oberseite und einer Breite des Grabens 554 an der Unterseite etwa 0,01 µm bis etwa 10 µm. Der Unterschied in der Breite des Grabens 554 unterstützt eine nachfolgende Abscheidung in den Graben 554, ohne eine Öffnung an der Oberseite des Grabens 554 zu verschließen.
  • Nach Ausbildung der Pad-Öffnungen und des Grabens 554 wird eine Passivierungsschicht 560 entlang der Seitenwände und unteren Flächen der Pad-Öffnungen 552 und des Grabens 554 jedes Sensorchips 502 und über der Pufferschicht 550 abgeschieden. In einigen Ausführungsformen weist die Passivierungsschicht 560 ein dielektrisches Oxid wie beispielsweise Siliziumdioxid auf. In einigen Ausführungsformen wird die Passivierungsschicht 560 durch einen konformen Abscheidungsprozess wie beispielsweise CVD oder ALD abgeschieden. Die Passivierungsschicht 560 entlang der Seitenwände und der unteren Fläche des Grabens 554 füllt den Graben 554 teilweise aus, wobei eine Luftspalte 555 in dem Graben 554 verbleibt.
  • Der einen Luftspalte enthaltende Graben 554 enthält kein Halbleitermaterial des Substrats 404 und kann dazu beitragen, Spannungen im Wafer-Stapel abzubauen. Der Luftspalte enthaltende Graben 554 fungiert somit als spannungsabbauende Struktur und hilft zu verhindern, dass sich die während des Stanzprozesses erzeugten Risse in den aktiven Schaltungsbereich (502a, 502b, 5020) jedes Sensorchips 502 ausbreiten. Das Einführen eines einen Luftspalte enthaltenden Grabens 554 in den Peripherie-Bereich 50d jedes Sensorchips 502 trägt somit dazu bei, die Zuverlässigkeit des Sensorchips 502 zu verbessern.
  • Anschließend wird in jeder Pad-Öffnung 552 eine Pad-Öffnung 570 ausgebildet. Das Bonding-Pad 570 erstreckt sich durch die Passivierungsschicht 560, die STI-Struktur 508 und die ILD-Schicht 512, um elektrisch mit einer Metallleitung 515a in der Verbindungsstruktur 510 zu koppeln. In einigen Ausführungsformen ist die Metallleitung 515a eine dem Substrat 504 am nächsten liegende Metallleitung. In anderen Ausführungsformen ist die Metallleitung 515a von dem Substrat 504 durch einen oder mehrere leitende Drähte (nicht gezeigt) getrennt. In einigen Ausführungsformen hat das Bonding-Pad 570 eine geschlitzte Struktur mit Basisabschnitten 570a, die über einem Abschnitt der Passivierungsschicht 560 am Boden der Pad-Öffnung 552 liegen, und Vorsprüngen 570b entlang Seitenwänden und unteren Flächen von Öffnungen 571, die sich durch die Passivierungsschicht 560, die STI-Struktur 508 und die ILD 512 erstrecken. Das Bonding-Pad 570 weist ein leitfähiges Material wie beispielsweise Aluminium, Kupfer, Wolfram, eine Legierung davon oder Kombinationen davon auf.
  • Das Bonding-Pad 570 wird ausgebildet, indem zuerst die Passivierungsschicht 560, die STI-Struktur 508 und die ILD-Schicht 512 geätzt werden, um Öffnungen 571 auszubilden, wodurch die Metallleitung 515a freigelegt wird. In einigen Ausführungsformen werden die Öffnungen 571 unter Verwendung von Lithografie- und Ätzprozessen ausgebildet, einschließlich Aufbringen einer Fotolackschicht auf die Passivierungsschicht 560, Strukturieren der Fotolackschicht, Ätzen der Passivierungsschicht 560, der STI-Struktur 508 und der ILD-Schicht 512 unter Verwendung der strukturierten Fotolackschicht als Maske und dann Abziehen der strukturierten Fotoresistschicht. Nach dem Ausbilden der Öffnungen wird eine Pad-Metallschicht entlang der Seitenwand und der unteren Flächen der Öffnungen 571 und über der Passivierungsschicht 560 ausgebildet. In einigen Ausführungsformen wird die Pad-Metallschicht unter Verwendung eines konformen Abscheidungsprozesses wie beispielsweise CVD, PVD oder Plattieren ausgebildet. Die Pad-Metallschicht wird dann geätzt, um das Bonding-Pad 570 in jeder Pad-Öffnung 552 auszubilden. Die Seitenwände des Bonding-Pads 570 sind von den Seitenwänden der Pad-Öffnung 552 entfernt.
  • 30 ist ein Flussdiagramm eines Verfahrens 3000 zum Herstellen einer Bildsensorvorrichtung, z. B. einer Bildsensorvorrichtung 100, die spannungsabbauende Grabenstrukturen, z. B. spannungsabbauende Grabenstrukturen 130 aufweist, gemäß einigen Ausführungsformen. Im Vergleich zu dem Verfahren 2300, bei dem die Gräben zur Ausbildung von spannungsabbauenden Grabenstrukturen in der Pad-Öffnungsphase gebildet werden, werden in dem Verfahren 3000 die Gräben zur Bildung von spannungsabbauenden Grabenstrukturen in der Tiefgrabenätzphase gebildet.
  • 31 bis 35 sind Querschnittsansichten von Zwischenstadien bei der Herstellung der Bildsensorvorrichtung 100 gemäß einigen Ausführungsformen. Sofern nicht anderweitig angegeben, sind die Materialien und die Herstellungsverfahren der Komponenten in diesen Ausführungsformen im Wesentlichen die gleichen wie ihre ähnlichen Komponenten, die in den Ausführungsformen, die in 24 bis 29 dargestellt sind, mit ähnlichen Bezugszeichen bezeichnet sind. Die Angaben zu den Ausbildungsprozessen und den Materialien der in 31 bis 35 dargestellten Komponenten sind somit in der Erläuterung der in 24 bis 29 gezeigten Ausführungsformen zu finden.
  • Bezugnehmend auf 30 weist das Verfahren 3000 den Vorgang 3002 auf, in dem ein Sensorwafer 500 an ein Trägersubstrat 501 gebondet wird, um einen Wafer-Stapel auszubilden. Der Sensorwafer 500 und das Trägersubstrat 501 weisen in einigen Ausführungsformen Strukturen und Zusammensetzungen auf, die den in 24 beschriebenen ähnlich sind, und werden daher nicht im Detail erörtert.
  • Bezugnehmend auf 30 und 31 geht das Verfahren 3000 weiter zu Vorgang 3004, in dem das Substrat 504 auf der Rückseite 504B geätzt wird, um eine Vielzahl von ersten tiefen Gräben 532 in dem Pixel-Anordnung-Bereich 502a und einen zweiten tiefen Graben 533 in dem Peripherie-Bereich 502d jedes Sensorchips 502 auszubilden. 31 ist eine Querschnittsansicht der Halbleiterstruktur von 24 nach dem Ätzen des Substrats 504 an der Rückseite 504B, um gemäß einigen Ausführungsformen die Vielzahl von ersten tiefen Gräben 532 in dem Pixel-Anordnung-Bereich 502a und den zweiten tiefen Graben 533 in dem Peripherie-Bereich 502d jedes Sensorchips 502 auszubilden.
  • In 32 sind der erste und der zweite tiefe Graben 532 und 533 so ausgebildet, dass sie sich durch die gesamte Dicke des Substrats 404 erstrecken. In einigen Ausführungsformen werden der erste und der zweite tiefe Graben 532 und 533 gleichzeitig ausgebildet. In einigen Ausführungsformen werden der erste und der zweite tiefe Graben 532 und 533 nacheinander ausgebildet. In einigen Ausführungsformen legen der erste und der zweite tiefe Graben 532 und 533 Abschnitte der ILD-Schicht 512 frei. In einigen Ausführungsformen legen der erste und der zweite tiefe Graben 532 und 533 jeweilige STI-Strukturen 508 frei, wenn STI-Strukturen 508 auf der Vorderseite 504A des Substrats 504 in dem Pixel-Anordnung-Bereich 502a und dem Peripherie-Bereich 502d vorhanden sind. Die ersten tiefen Gräben 532 erstrecken sich in Bereiche zwischen fotosensitiven Elementen 506, um benachbarte fotosensitive Elemente 506 zu trennen. Der zweite tiefe Graben 533 erstreckt sich um einen Umfang jedes Sensorchips 502. In einigen Ausführungsformen weist der zweite tiefe Graben 533 eine kontinuierliche Struktur auf, die den aktiven Schaltungsbereich (502a, 502b, 502c) jedes Sensorchips 502 vollständig umgibt. In einigen Ausführungsformen weist der zweite tiefe Graben 533 mehrere Grabensegmente auf, die entlang des Umfangs des aktiven Schaltungsbereichs (502a, 502b, 502c) angeordnet sind und zusammen den aktiven Schaltungsbereich (502a, 502b, 5020) jedes Sensorchips 502 vollständig umgeben. In einigen Ausführungsformen beträgt ein Abstand zwischen gegenüberliegenden Enden benachbarter Grabensegmente weniger als ungefähr 100 µm. Die Ausbildungsprozesse für die tiefen Gräben 532 und 533 sind den denjenigen ähnlich, die oben in Bezug auf die Ausbildung der tiefen Gräben 532 in 25 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 30 und 32 geht das Verfahren 3000 weiter zu Vorgang 3006, in dem eine Vielzahl erster DTI-Strukturen 534 in jeweiligen ersten tiefen Gräben 532 ausgebildet werden und eine zweite DTI-Struktur 535 in dem zweiten tiefen Graben 533 jedes Sensorchips 502 ausgebildet wird. 32 ist eine Querschnittsansicht der Halbleiterstruktur von 31 nach dem Ausbilden der Vielzahl von ersten DTI-Strukturen 534 in jeweiligen ersten tiefen Gräben 532 und Ausbilden der zweiten DTI-Struktur 535 in dem zweiten tiefen Graben 533 jedes Sensorchips 502, gemäß einigen Ausführungsformen.
  • Die erste und die zweite DTI-Struktur 534 und 535 werden durch Abscheiden einer dielektrischen Deckschicht 536 entlang der Seitenwände und der unteren Flächen der ersten tiefen Gräben 532 und des zweiten tiefen Grabens 533 und über der Rückseite des Substrats 504 gebildet, gefolgt vom Abscheiden einer dielektrischen Füllschicht 538 über der dielektrischen Deckschicht 436, um die verbleibenden Volumina der ersten und der zweiten tiefen Gräben 532 und 533 aufzufüllen. Ein Abschnitt der dielektrischen Deckschicht 536 und ein Abschnitt der dielektrischen Füllschicht 538 in jedem ersten tiefen Graben 532 bilden eine entsprechende erste DTI-Struktur 534 in dem Pixel-Anordnung-Bereich 502a jedes Sensorchips 502. Die ersten DTI-Strukturen 534 trennen benachbarte fotosensitive Elemente 506 voneinander, wodurch das Übersprechen zwischen benachbarten fotosensitiven Elementen 506 verringert wird. Ein Abschnitt der dielektrischen Deckschicht 536 und ein Abschnitt der dielektrischen Füllschicht 538 in dem zweiten tiefen Graben 533 bilden die zweite DTI-Struktur 535 in dem Peripherie-Bereich 502d jedes Sensorchips 502. In FIG. In 33 erstrecken sich die erste DTI-Struktur 534 und die zweite DTI-Struktur 535 durch die gesamte Dicke des Substrats 504. Die Zusammensetzungen der DTI-Strukturen 534 und 535 und die Ausbildungsprozesse für die DTI-Strukturen 534 und 535 sind denen ähnlich, die oben in Bezug auf die DTI-Strukturen 534 in 26 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Die zweite DTI-Struktur 535 in dem Peripherie-Bereich 502d jedes Sensorchips 502 enthält dielektrische Materialien, die sich von dem Halbleitermaterial des Substrats 504 unterscheiden, und kann dazu beitragen, die Spannung im Wafer-Stapel abzubauen. Die DTI-Struktur 535 fungiert somit als spannungsabbauende Struktur und hilft zu verhindern, dass sich die während des Stanzprozesses erzeugten Risse in den aktiven Schaltungsbereich (502a, 502b, 502c) jedes Sensorchips 502 ausbreiten. Das Einführen der DTI-Struktur 535 in den Peripherie-Bereich 502d jedes Sensorchips 502 trägt somit dazu bei, die Zuverlässigkeit des Sensorchips 502 zu verbessern.
  • Bezugnehmend auf 30 und 33 geht das Verfahren 3000 weiter zu Vorgang 3008, in dem eine Gitterstruktur 540 über der Rückseite 504B des Substrats 504 ausgebildet wird. 33 ist eine Querschnittsansicht der Halbleiterstruktur von 32 nach dem Ausbilden einer Gitterstruktur 540 über der Rückseite 504B des Substrats 504 gemäß einigen Ausführungsformen. Die Gitterstruktur 540 befindet sich über der dielektrischen Füllschicht 538 und weist eine Vielzahl von Metallgittern 542 und eine Vielzahl von Hohlräumen 544 auf, die die Metallgitter 542 voneinander trennen. Die Zusammensetzungen und der Ausbildungsprozess für die Gitterstruktur 540 sind denen ähnlich, die oben in Bezug auf die Gitterstruktur 540 in 27 beschrieben wurden, und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 30 und 34 geht das Verfahren 3000 weiter zu Vorgang 3010, in dem eine Pufferschicht 550 über der Gitterstruktur 540 und der dielektrischen Füllschicht 538 ausgebildet wird. 34 ist eine Querschnittsansicht der Halbleiterstruktur von 33 nach dem Ausbilden der Pufferschicht 550 über der Gitterstruktur 540 und der dielektrischen Füllschicht 538 gemäß einigen Ausführungsformen. Die Pufferschicht 550 bedeckt die zweite DTI-Struktur 535 in dem Peripherie-Bereich 502d jedes Sensorchips 502. Die Zusammensetzung der Pufferschicht 550 und die Ausbildungsprozesse für die Pufferschicht 550 sind denen ähnlich, die oben in Bezug auf die Pufferschicht 550 in 28 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Bezugnehmend auf 30 und 35 geht das Verfahren 3000 weiter zu Vorgang 3012, in dem eine Vielzahl von Bonding-Pads 570 in jeweiligen Pad-Öffnungen 552 in dem Bonding-Pad-Bereich 502c jedes Sensorchips 502 ausgebildet wird. 35 ist eine Querschnittsansicht der Halbleiterstruktur von 34 nach dem Ausbilden der Vielzahl von Bonding-Pads 570 in jeweiligen Pad-Öffnungen 552 in dem Bonding-Pad-Bereich 502c jedes Sensorchips 502 gemäß einigen Ausführungsformen. Die Strukturen der Bonding-Pads 570 und die Herstellungsprozesse für die Bonding-Pads 570 sind denen ähnlich, die oben in Bezug auf die Bonding-Pads 570 in 29 beschrieben sind, und werden daher nicht im Detail beschrieben.
  • Ein Aspekt dieser Beschreibung betrifft eine Halbleiterstruktur. Die Halbleiterstruktur umfasst einen Sensorwafer, der eine Vielzahl von Sensorchips auf und innerhalb eines Substrats umfasst. Jeder der mehreren Sensorchips weist einen Pixel-Anordnung-Bereich, einen Bonding-Pad-Bereich und einen Peripherie-Bereich auf. Der Peripherie-Bereich liegt angrenzend zu einem Ritzbereich und der Ritzbereich liegt zwischen benachbarten Sensorchips der Vielzahl von Sensorchips. Jeder der Vielzahl von Sensorchips weist ferner eine spannungsabbauende Grabenstruktur auf, die in das Substrat eingebettet ist, wobei die spannungsabbauende Grabenstruktur im Peripherie-Bereich angeordnet ist, und wobei die spannungsabbauende Grabenstruktur einen Umfang des Pixel-Anordnung-Bereiches und des Bonding-Pad-Bereiches eines entsprechenden Sensorchips der Vielzahl von Sensorchips vollständig umgibt. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur eine einzige kontinuierliche Struktur auf, die den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig umgibt. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur eine Vielzahl von nicht-kontinuierlichen Segmenten auf, die zusammen den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig umgeben. In einigen Ausführungsformen erstreckt sich eine erste Gruppe von nicht-kontinuierlichen Segmenten der Vielzahl von nicht-kontinuierlichen Segmenten um den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich, und eine zweite Gruppe von nicht-kontinuierlichen Segmenten der Vielzahl von nicht-kontinuierlichen Segmenten erstreckt sich um die erste Gruppe von nicht-kontinuierlichen Segmenten. In einigen Ausführungsformen sind die nicht-kontinuierlichen Segmente der ersten Gruppe von nicht-kontinuierlichen Segmenten in Bezug auf die nicht-kontinuierlichen Segmente der zweiten Gruppe von nicht-kontinuierlichen Segmenten versetzt. In einigen Ausführungsformen ist die spannungsabbauende Grabenstruktur von einem Rand eines entsprechenden Sensorchips der Vielzahl von Sensorchips um einen Abstand von weniger als 100 um beabstandet. In einigen Ausführungsformen liegt die spannungsabbauende Grabenstruktur an einem Rand eines entsprechenden Sensorchips der Vielzahl von Sensorchips an. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur ein Material auf, das sich von einem Halbleitermaterial des Substrats unterscheidet. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Hafniumoxid, Zirkonoxid, Lanthanoxid, Aluminiumoxid, Titanoxid, Strontiumtitanoxid, Lanthanaluminiumoxid, Yttriumoxid oder Kombinationen davon auf. In einigen Ausführungsformen weist die spannungsabbauende Grabenstruktur eine Luftspalte darin auf.
  • Ein Aspekt dieser Beschreibung betrifft eine Halbleiterstruktur. Die Halbleiterstruktur weist einen Sensorwafer mit einem ersten Halbleitersubstrat auf. Der Sensorwafer weist eine Vielzahl von fotosensitiven Elementen in einem Pixel-Anordnung-Bereich des ersten Halbleitersubstrats auf, wobei die Vielzahl von fotosensitiven Elementen innerhalb einer Vorderseite des ersten Halbleitersubstrats liegt. Der Sensorwafer weist ferner eine erste Verbindungsstruktur auf der Vorderseite des ersten Halbleitersubstrats auf. Der Sensorwafer weist ferner eine spannungsabbauende Grabenstruktur in einem Peripherie-Bereich des ersten Halbleitersubstrats auf, der den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich umgibt, wobei sich die spannungsabbauende Grabenstruktur innerhalb eines Grabens befindet, der sich von einer Rückseite des ersten Halbleitersubstrats durch das erste Halbleitersubstrat erstreckt, und wobei die Rückseite des ersten Halbleitersubstrats gegenüber der Vorderseite des ersten Halbleitersubstrats liegt. Die Halbleiterstruktur weist ferner einen Vorrichtungswafer auf, der an den Sensorwafer gebondet ist, wobei der Vorrichtungswafer eine aktive Vorrichtung aufweist. In einigen Ausführungsformen weist der Sensorwafer ferner Vielzahl von DTI-(Deep Trench Isolation)-Strukturen auf, die die Vielzahl von fotosensitiven Elementen voneinander trennen, wobei sich die Vielzahl von DTI-Strukturen von der Rückseite des ersten Halbleitersubstrats in das erste Halbleitersubstrat erstrecken. In einigen Ausführungsformen weist der Sensorwafer ferner eine Gitterstruktur über der Rückseite des ersten Halbleitersubstrats auf, wobei die Gitterstruktur mit den DTI-Strukturen ausgerichtet ist. In einigen Ausführungsformen weist der Sensorwafer ferner eine Vielzahl von Farbfiltern auf, die in Hohlräume der Gitterstruktur eingebettet sind. In einigen Ausführungsformen weist der Sensorwafer ferner eine Vielzahl von STI- (Shallow Trench Isolation)-Strukturen an der Vorderseite des ersten Halbleitersubstrats auf, wobei die spannungsabbauende Grabenstruktur im Peripherie-Bereich über einer STI-Struktur der Vielzahl von STI-Strukturen liegt.
  • Ein Aspekt dieser Beschreibung betrifft ein Verfahren zum Ausbilden einer Halbleiterstruktur. Das Verfahren weist das Bonden eines ersten Wafers an einen zweiten Wafer auf. Der erste Wafer weist ein Halbleitersubstrat auf. Der erste Wafer weist ferner eine Vielzahl von fotosensitiven Elementen in einem Pixel-Anordnung-Bereich des Halbleitersubstrats auf, wobei die Vielzahl von fotosensitiven Elementen in dem Halbleitersubstrat an einer Vorderseite des Halbleitersubstrats eingebettet ist. Der erste Wafer weist ferner eine Vielzahl von STI- (Shallow Trench Isolation)-Strukturen auf, die in dem Halbleitersubstrat an der Vorderseite des Halbleitersubstrats eingebettet sind. Der erste Wafer weist ferner eine Verbindungsstruktur über der Vorderseite der Halbleiterstruktur auf. Das Verfahren weist ferner das Ausbilden einer Vielzahl von Pad-Öffnungen auf, die sich von einer Rückseite des Halbleitersubstrats durch das Halbleitersubstrat erstrecken, wobei die Vielzahl von Pad-Öffnungen eine erste STI-Struktur der Vielzahl von STI-Strukturen in einem Bonding-Pad-Bereich des Halbleitersubstrats aussetzt. Das Verfahren weist ferner das Ausbilden eines Grabens auf, der sich von der Rückseite durch das Halbleitersubstrat erstreckt, wobei der Graben eine zweite STI-Struktur der Vielzahl von STI-Strukturen in einem Peripherie-Bereich des Halbleitersubstrats aussetzt, wobei der Graben den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig umgibt. Das Verfahren weist ferner das Abscheiden einer Passivierungsschicht entlang von Seitenwänden und unteren Flächen der Vielzahl von Pad-Öffnungen und des Grabens und über einer Rückseitenfläche des Halbleitersubstrats auf. In einigen Ausführungsformen weist das Ausbilden des Grabens das Ausbilden einer einzelnen kontinuierlichen Grabenstruktur auf, die den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich umgibt. In einigen Ausführungsformen weist das Ausbilden des Grabens das Ausbilden einer Vielzahl von nicht-kontinuierlichen Grabensegmenten auf, wobei die Vielzahl von nicht-kontinuierlichen Grabensegmenten in einer versetzten Konfiguration angeordnet ist, um den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig zu umgeben. In einigen Ausführungsformen weist das Verfahren ferner das Abscheiden einer dielektrischen Füllschicht auf, um die Vielzahl von Pad-Öffnungen und den Graben zu füllen. In einigen Ausführungsformen weist das Ausbilden des Grabens das Ausbilden des Grabens gleichzeitig mit dem Ausbilden der Vielzahl von Pad-Öffnungen auf.
  • Es ist für einen Fachmann ohne weiteres ersichtlich, dass eine oder mehrere der offenbarten Ausführungsformen einen oder mehrere der oben dargelegten Vorteile erfüllen. Nach dem Lesen der vorstehenden Beschreibung kann ein Durchschnittsfachmann verschiedene Änderungen, Ersetzungen von Äquivalenten und verschiedene andere Ausführungsformen, wie sie hierin allgemein offenbart sind, vornehmen. Daher soll der hierauf gewährte Schutz nur durch die Definition in den beigefügten Ansprüchen und deren Äquivalenten begrenzt sein.

Claims (20)

  1. Halbleiterstruktur, die Folgendes umfasst: einen Sensorwafer, der eine Vielzahl von Sensorchips auf und innerhalb eines Substrats umfasst, wobei jeder Sensorchip der Vielzahl von Sensorchips Folgendes umfasst: einen Pixel-Anordnung-Bereich, einen Bonding-Pad-Bereich und einen Peripherie-Bereich, wobei der Peripherie-Bereich angrenzend zu einem Ritzbereich liegt und der Ritzbereich zwischen benachbarten Sensorchips der Vielzahl von Sensorchips liegt; und eine spannungsabbauende Grabenstruktur, die in dem Substrat eingebettet ist, wobei die spannungsabbauende Grabenstruktur im Peripherie-Bereich angeordnet ist, und wobei die spannungsabbauende Grabenstruktur einen Umfang des Pixel-Anordnung-Bereiches und des Bonding-Pad-Bereiches eines entsprechenden Sensorchips der Vielzahl von Sensorchips vollständig umgibt.
  2. Halbleiterstruktur nach Anspruch 1, wobei die spannungsabbauende Grabenstruktur eine einzige kontinuierliche Struktur umfasst, die den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig umgibt.
  3. Halbleiterstruktur nach Anspruch 1, wobei die spannungsabbauende Grabenstruktur eine Vielzahl von nicht-kontinuierlichen Segmenten umfasst, die zusammen den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig umgeben.
  4. Halbleiterstruktur nach Anspruch 3, wobei sich eine erste Gruppe von nicht-kontinuierlichen Segmenten der Vielzahl von nicht-kontinuierlichen Segmenten um den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich erstreckt, und wobei sich eine zweite Gruppe von nicht-kontinuierlichen Segmenten der Vielzahl von nicht-kontinuierlichen Segmenten um die erste Gruppe von nicht-kontinuierlichen Segmenten erstreckt.
  5. Halbleiterstruktur nach Anspruch 4, wobei die nicht-kontinuierlichen Segmente der ersten Gruppe von nicht-kontinuierlichen Segmenten in Bezug auf die nicht-kontinuierlichen Segmente der zweiten Gruppe von nicht-kontinuierlichen Segmenten versetzt sind.
  6. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die spannungsabbauende Grabenstruktur von einem Rand eines entsprechenden Sensorchips der Vielzahl von Sensorchips um einen Abstand von weniger als 100 µm beabstandet ist.
  7. Halbleiterstruktur nach einem der Ansprüche 1 bis 5, wobei die spannungsabbauende Grabenstruktur an einem Rand eines entsprechenden Sensorchips der Vielzahl von Sensorchips anliegt.
  8. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die spannungsabbauende Grabenstruktur ein Material umfasst, das sich von einem Halbleitermaterial des Substrats unterscheidet.
  9. Halbleiterstruktur nach einem der vorstehenden Ansprüche, wobei die spannungsabbauende Grabenstruktur Siliziumoxid, Siliziumnitrid, Siliziumkarbid, Hafniumoxid, Zirkonoxid, Lanthanoxid, Aluminiumoxid, Titanoxid, Strontiumtitanoxid, Lanthanaluminiumoxid, Yttriumoxid oder Kombinationen davon umfasst.
  10. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die spannungsabbauende Grabenstruktur eine Luftspalte umfasst.
  11. Halbleiterstruktur, die Folgendes umfasst: einen Sensorwafer, umfassend: ein erstes Halbleitersubstrat; eine Vielzahl von fotosensitiven Elementen in einem Pixel-Anordnung-Bereich des ersten Halbleitersubstrats, wobei die Vielzahl von fotosensitiven Elementen innerhalb einer Vorderseite des ersten Halbleitersubstrats liegt; eine erste Verbindungsstruktur auf der Vorderseite des ersten Halbleitersubstrats; und eine spannungsabbauende Grabenstruktur in einem Peripherie-Bereich des ersten Halbleitersubstrats, der den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich umgibt, wobei sich die spannungsabbauende Grabenstruktur innerhalb eines Grabens befindet, der sich von einer Rückseite des ersten Halbleitersubstrats durch das erste Halbleitersubstrat erstreckt, und wobei die Rückseite des ersten Halbleitersubstrats gegenüber der Vorderseite des ersten Halbleitersubstrats liegt; und einen Vorrichtungswafer, der an den Sensorwafer gebondet ist, wobei der Vorrichtungswafer eine aktive Vorrichtung umfasst.
  12. Halbleiterstruktur nach Anspruch 11, wobei der Sensorwafer ferner eine Vielzahl von DTI- (Deep Trench Isolation)-Strukturen umfasst, die die Vielzahl der fotosensitiven Elemente voneinander trennen, wobei sich jede DTI-Struktur der Vielzahl von DTI-Strukturen von der Rückseite des ersten Halbleitersubstrats in das erste Halbleitersubstrat hinein erstreckt.
  13. Halbleiterstruktur nach Anspruch 12, wobei der Sensorwafer ferner eine Gitterstruktur über der Rückseite des ersten Halbleitersubstrats umfasst, wobei die Gitterstruktur mit der Vielzahl von DTI-Strukturen ausgerichtet ist.
  14. Halbleiterstruktur nach Anspruch 13, wobei der Sensorwafer ferner eine Vielzahl von Farbfiltern umfasst, wobei jeder Farbfilter der Vielzahl von Farbfiltern in einer entsprechenden Kavität der Gitterstruktur eingebettet ist.
  15. Halbleiterstruktur nach einem der Ansprüche 11 bis 14, wobei der Sensorwafer ferner eine Vielzahl von STI- (Shallow Trench Isolation)-Strukturen an der Vorderseite des ersten Halbleitersubstrats umfasst, wobei die spannungsabbauende Grabenstruktur im Peripherie-Bereich über einer STI-Struktur der Vielzahl von STI-Strukturen liegt.
  16. Verfahren zum Ausbilden einer Halbleiterstruktur, das Folgendes umfasst: Bonden eines ersten Wafers mit einem zweiten Wafer, wobei der erste Wafer Folgendes umfasst: ein Halbleitersubstrat; eine Vielzahl von fotosensitiven Elementen in einem Pixel-Anordnung-Bereich des Halbleitersubstrats, wobei die Vielzahl von fotosensitiven Elementen in dem Halbleitersubstrat an einer Vorderseite des Halbleitersubstrats eingebettet ist; eine Vielzahl von STI- (Shallow Trench Isolation)-Strukturen, die in dem Halbleitersubstrat an der Vorderseite des Halbleitersubstrats eingebettet sind; eine Verbindungsstruktur über der Vorderseite der Halbleiterstruktur; Ausbilden einer Vielzahl von Pad-Öffnungen, die sich von einer Rückseite des Halbleitersubstrats durch das Halbleitersubstrat erstrecken, wobei die Vielzahl von Pad-Öffnungen eine erste STI-Struktur der Vielzahl von STI-Strukturen in einem Bonding-Pad-Bereich des Halbleitersubstrats aussetzt; Ausbilden eines Grabens, der sich von der Rückseite durch das Halbleitersubstrat erstreckt, wobei der Graben eine zweite STI-Struktur der Vielzahl von STI-Strukturen in einem Peripherie-Bereich des Halbleitersubstrats aussetzt, wobei der Graben den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig umgibt; und Abscheiden einer Passivierungsschicht entlang von Seitenwänden und unteren Flächen der Vielzahl von Pad-Öffnungen und des Grabens und über einer Rückseitenfläche des Halbleitersubstrats.
  17. Verfahren nach Anspruch 16, wobei das Ausbilden des Grabens das Ausbilden einer einzelnen kontinuierlichen Grabenstruktur umfasst, die den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich umgibt.
  18. Verfahren nach Anspruch 16, wobei das Ausbilden des Grabens das Ausbilden einer Vielzahl von nicht-kontinuierlichen Grabensegmenten umfasst, wobei die Vielzahl von nicht-kontinuierlichen Grabensegmenten in einer versetzten Konfiguration angeordnet ist, um den Pixel-Anordnung-Bereich und den Bonding-Pad-Bereich vollständig zu umgeben.
  19. Verfahren nach einem der Ansprüche 16 bis 18, ferner umfassend das Abscheiden einer dielektrischen Füllschicht, um die Vielzahl von Pad-Öffnungen und den Graben zu füllen.
  20. Verfahren nach einem der Ansprüche 16 bis 19, wobei das Ausbilden des Grabens das Ausbilden des Grabens gleichzeitig mit dem Ausbilden der Vielzahl von Pad-Öffnungen umfasst.
DE102019126921.0A 2018-10-31 2019-10-08 Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung Pending DE102019126921A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753242P 2018-10-31 2018-10-31
US62/753,242 2018-10-31
US16/591,891 US10985199B2 (en) 2018-10-31 2019-10-03 Image sensor having stress releasing structure and method of forming same
US16/591,891 2019-10-03

Publications (1)

Publication Number Publication Date
DE102019126921A1 true DE102019126921A1 (de) 2020-04-30

Family

ID=70327343

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019126921.0A Pending DE102019126921A1 (de) 2018-10-31 2019-10-08 Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung

Country Status (5)

Country Link
US (4) US10985199B2 (de)
KR (1) KR102340576B1 (de)
CN (2) CN116779629A (de)
DE (1) DE102019126921A1 (de)
TW (1) TWI714329B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11201124B2 (en) * 2019-07-29 2021-12-14 Omnivision Technologies, Inc. Semiconductor devices, semiconductor wafers, and methods of manufacturing the same
KR20220009024A (ko) * 2020-07-15 2022-01-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20220029987A (ko) * 2020-09-02 2022-03-10 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치
CN112103304B (zh) * 2020-09-22 2024-02-09 武汉新芯集成电路制造有限公司 背照式传感器及其制造方法、版图结构
US11661337B2 (en) * 2020-10-19 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Comb electrode release process for MEMS structure
CN112885855B (zh) * 2021-01-15 2022-05-17 核芯光电科技(山东)有限公司 一种集成前置放大电路的深硅探测器模块

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5235378B2 (ja) 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
JP5684491B2 (ja) * 2010-04-27 2015-03-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP2012064709A (ja) * 2010-09-15 2012-03-29 Sony Corp 固体撮像装置及び電子機器
US8435824B2 (en) * 2011-07-07 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside illumination sensor having a bonding pad structure and method of making the same
JP2013197113A (ja) 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
US9196642B2 (en) 2012-09-10 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Stress release layout and associated methods and devices
US9252180B2 (en) * 2013-02-08 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad on a back side illuminated image sensor
US9640456B2 (en) * 2013-03-15 2017-05-02 Taiwan Semiconductor Manufacturing Company Limited Support structure for integrated circuitry
JP6685653B2 (ja) 2015-05-14 2020-04-22 キヤノン株式会社 固体撮像装置の製造方法
US9536810B1 (en) * 2015-06-12 2017-01-03 Taiwan Semiconductor Manufacturing Co., Ltd. Flat pad structure for integrating complementary metal-oxide-semiconductor (CMOS) image sensor processes
WO2017059777A1 (zh) * 2015-10-10 2017-04-13 苏州晶方半导体科技股份有限公司 影像传感芯片的封装方法以及封装结构
KR102646901B1 (ko) 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR102483548B1 (ko) * 2017-10-31 2023-01-02 삼성전자주식회사 이미지 센싱 장치

Also Published As

Publication number Publication date
TWI714329B (zh) 2020-12-21
US20210384247A1 (en) 2021-12-09
KR20200050389A (ko) 2020-05-11
US20200135789A1 (en) 2020-04-30
TW202021149A (zh) 2020-06-01
US20230163150A1 (en) 2023-05-25
CN116779629A (zh) 2023-09-19
KR102340576B1 (ko) 2021-12-21
CN111129046A (zh) 2020-05-08
US11569289B2 (en) 2023-01-31
US11569288B2 (en) 2023-01-31
US20210225920A1 (en) 2021-07-22
US10985199B2 (en) 2021-04-20

Similar Documents

Publication Publication Date Title
DE102018122789B4 (de) Rissbeständige tiefe Grabenisolationsstrukturen
DE102019126921A1 (de) Bildsensor mit spannungsabbauender struktur und verfahren zu seiner herstellung
DE102015105451B4 (de) Verfahren und Vorrichtung zum Ausbilden rückseitig beleuchteter Bildsensoren mit eingebetteten Farbfiltern
DE102017123338B4 (de) Verfahren zur qualitätssteigerung durch doppeiseitige multiabsorptionsstruktur
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102015109641B4 (de) Implantatsschadenfreier Bildsensor und diesbezügliches Verfahren
DE102011055736B4 (de) Halbleitervorrichtung mit einer Bonding-Fläche und einer Abschirmungsstruktur und Verfahren zur Herstellung derselben
DE102020112378A1 (de) Bsi-chip mit einer rückseitenausrichtmarke
DE102011000926A1 (de) Integrierte Schaltkreis-Anordnung und Verfahren zum Anfertigen derselben
DE102020124105A1 (de) Rückseitige tiefe grabenisolationsstruktur für einen bildsensor
DE102019117352B4 (de) Padstruktur zur verbesserten bondfähigkeit
DE102009044956A1 (de) Chipintegrierte HF-Abschirmungen mit Durch-Substrat-Leitern
DE102021119400A1 (de) Rückseitenstruktur für bildsensor
DE102019117664A1 (de) Verfahren zum Herstellen von selbstjustierten Gittern in einem BSI-Bildsensor
DE102016100108A1 (de) Halbleitervorrichtungsstruktur mit antisäureschicht und verfahren zu ihrer herstellung
DE102018124442A1 (de) Polarisatoren für Bildsensorvorrichtungen
DE102018108146A1 (de) Bildsensor mit padstruktur
US20150044810A1 (en) Backside Illumination Image Sensor Chips and Methods for Forming the Same
DE102016124298B4 (de) Bildsensoren und Verfahren zum Bilden von Bildsensoren
DE102018122621B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102008013901A1 (de) Bildsensor und Verfahren zu seiner Herstellung
DE102021113051A1 (de) Halbleitervorrichtung mit bildsensor und verfahren zu deren herstellung
DE102020121599A1 (de) Gitterstruktur mit niedrigem brechungsvermögen und verfahren zu ihrer herstellung
DE102018124337A1 (de) Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE102018126421A1 (de) Bandpassfilter für gestapelten sensor

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: TAIWAN SEMICONDUCTOR MANUFACTURING CO. LTD., TW

Free format text: FORMER OWNER: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD., HSINCHU, TW

R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R016 Response to examination communication