TWI671853B - 防止產生孔洞的半導體結構及其製造方法 - Google Patents

防止產生孔洞的半導體結構及其製造方法 Download PDF

Info

Publication number
TWI671853B
TWI671853B TW106114502A TW106114502A TWI671853B TW I671853 B TWI671853 B TW I671853B TW 106114502 A TW106114502 A TW 106114502A TW 106114502 A TW106114502 A TW 106114502A TW I671853 B TWI671853 B TW I671853B
Authority
TW
Taiwan
Prior art keywords
layer
gate structure
gate
preventing
item
Prior art date
Application number
TW106114502A
Other languages
English (en)
Other versions
TW201843767A (zh
Inventor
郭晉佳
蔡明樺
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW106114502A priority Critical patent/TWI671853B/zh
Priority to US15/614,075 priority patent/US10068793B1/en
Publication of TW201843767A publication Critical patent/TW201843767A/zh
Application granted granted Critical
Publication of TWI671853B publication Critical patent/TWI671853B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種防止產生孔洞的半導體結構，包括基底、隔離結構、第一閘極結構、第二閘極結構與保護層。隔離結構設置在基底上。第一閘極結構與第二閘極結構彼此相鄰且設置在隔離結構上。第一閘極結構與第二閘極結構分別包括導體層。保護層設置在第一閘極結構與第二閘極結構之間，且覆蓋第一閘極結構與第二閘極結構之間的隔離結構。

Description

防止產生孔洞的半導體結構及其製造方法
本發明是有關於一種半導體結構及其製造方法，且特別是有關於一種防止產生孔洞的半導體結構及其製造方法。
目前，在移除填充於閘極之間的膜層(如，緩衝氧化層或自對準金屬矽化物阻擋(Self-Aligned Silicide Block，SAB)層等)的製程及/或後續的清洗製程中，會移除閘極結構之間的部分隔離結構，而使得閘極結構之間的空間的深寬比變大。
如此一來，由於閘極結構之間的空間的深寬比變大，將會使得後續在閘極結構之間的隔離結構上形成接觸窗蝕刻中止層(contact etch stop layer，CESL)或介電層等膜層時，容易在上述膜層中產生孔洞(void)或裂縫(seam)。因此，在後續形成接觸窗的製程中，用於形成接觸窗的導體層會填入孔洞或裂縫中，而在接觸窗之間產生短路。
本發明提供一種防止產生孔洞的半導體結構及其製造方法，其可有效地防止在後續形成的膜層中產生孔洞或裂縫。
本發明提出一種防止產生孔洞的半導體結構，包括基底、隔離結構、第一閘極結構、第二閘極結構與保護層。隔離結構設置在基底上。第一閘極結構與第二閘極結構彼此相鄰且設置在隔離結構上。第一閘極結構與第二閘極結構分別包括導體層。保護層設置在第一閘極結構與第二閘極結構之間，且覆蓋第一閘極結構與第二閘極結構之間的隔離結構。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，隔離結構例如是淺溝渠隔離(STI)結構。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，第一閘極結構與第二閘極結構分別更包括介電層。介電層設置在導體層與隔離結構之間。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，第一閘極結構與第二閘極結構分別更包括間隙壁。間隙壁設置在導體層的側壁上。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，第一閘極結構與第二閘極結構分別更包括金屬矽化物層。金屬矽化物層設置在導體層上。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，保護層可為自對準金屬矽化物阻擋(Self-Aligned Silicide Block，SAB)層。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，保護層的材料例如是氮化矽(SiN)或氮氧化矽(SiON)。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，保護層的形狀例如是馬鞍狀(saddle shape)。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，被保護層所覆蓋的隔離結構的頂面例如是高於未被保護層所覆蓋的隔離結構的頂面。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，保護層更可覆蓋第一閘極結構的側壁與第二閘極結構的側壁。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，在預定形成金屬矽化物的半導體元件區域中，保護層例如是未覆蓋第一閘極結構的頂部與第二閘極結構的頂部。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，保護層的頂部例如是低於第一閘極結構的頂部與第二閘極結構的頂部。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，在預定形成金屬矽化物的半導體元件區域中，保護層例如是未覆蓋任何主動區。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構中，更包括緩衝層。緩衝層設置在保護層與隔離結構之間。
本發明提出一種防止產生孔洞的半導體結構的製造方法，包括以下步驟。在基底上形成隔離結構。在隔離結構上形成彼此相鄰的第一閘極結構與第二閘極結構。第一閘極結構與第二閘極結構分別包括導體層。在第一閘極結構與第二閘極結構之間形成保護層。保護層覆蓋第一閘極結構與第二閘極結構之間的隔離結構。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構的製造方法中，保護層的形成方法包括以下步驟。在第一閘極結構與第二閘極結構上共形地形成保護材料層。保護材料層覆蓋隔離結構。在第一閘極結構與第二閘極結構之間的保護材料層上形成圖案化光阻層。移除未被圖案化光阻層所覆蓋的保護材料層。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構的製造方法中，在預定形成金屬矽化物的半導體元件區域中，圖案化光阻層例如是未覆蓋任何主動區。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構的製造方法中，未被圖案化光阻層所覆蓋的保護材料層的移除方法例如是乾式蝕刻法。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構的製造方法中，更包括在形成保護材料層之前，在第一閘極結構與第二閘極結構上共形地形成緩衝材料層。緩衝材料層覆蓋隔離結構。
依照本發明的一實施例所述，在上述防止產生孔洞的半導體結構的製造方法中，更包括移除未被圖案化光阻層所覆蓋的緩衝材料層，而形成緩衝層。
基於上述，在本發明所提出的防止產生孔洞的半導體結構及其製造方法中，保護層設置在第一閘極結構與第二閘極結構之間，且覆蓋第一閘極結構與第二閘極結構之間的隔離結構。因此，可藉由保護層保護其下方的隔離結構，以防止第一閘極結構與第二閘極結構之間的隔離結構被移除。如此一來，保護層可有效地防止第一閘極結構與第二閘極結構之間的空間的深寬比變大，以防止後續形成在上述空間中的膜層產生孔洞或裂縫，進而可避免在接觸窗之間產生短路。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1D為本發明一實施例的半導體結構的製造流程剖面圖。
請參照圖1A，在基底100上形成隔離結構102。基底100例如是半導體基底，如矽基底。隔離結構102例如是淺溝渠隔離結構。隔離結構102的材料例如是氧化矽。隔離結構102的形成方法例如是進行淺溝渠隔離結構製程。
在隔離結構102上形成彼此相鄰的閘極結構104a與閘極結構104b。閘極結構104a與閘極結構104b分別包括導體層106。導體層106可用以作為閘極使用。導體層106的材料例如是摻雜多晶矽。導體層106的形成方法例如是化學氣相沉積法。
此外，閘極結構104a與閘極結構104b分別更可包括介電層108與間隙壁110中的至少一者。介電層108設置在導體層106與隔離結構102之間。介電層108可用以做為閘介電層使用。介電層108的材料例如是氧化矽。介電層108的形成方法例如是熱氧化法或化學氣相沉積法。
間隙壁110可為單層結構或多層結構。間隙壁110的材料例如是氮化矽、氧化矽或其組合。間隙壁110的形成方法例如是先形成覆蓋導體層106的間隙壁材料層，再對間隙壁材料層進行回蝕刻製程。間隙壁材料層的形成方法例如是化學氣相沉積法。
請參照圖1B，可選擇性地在閘極結構104a與閘極結構104b上共形地形成緩衝材料層112。緩衝材料層112覆蓋隔離結構102。緩衝材料層112的材料例如是氧化矽。緩衝材料層112的形成方法例如是化學氣相沉積法。
在緩衝材料層112上共形地形成保護材料層114。保護材料層114覆蓋隔離結構102。保護材料層114的材料包括氮化矽或氮氧化矽。保護材料層114的形成方法例如是化學氣相沉積法。
保護材料層114可為自對準金屬矽化物阻擋層。亦即，保護材料層114可整合到自對準金屬矽化物阻擋層的製程同時製作，以降低製程複雜度與製造成本，但本發明並不以此為限。在其他實施例中，保護材料層114亦可使用與自對準金屬矽化物阻擋層不同的製程來進行製作。
圖2A為圖1B的上視圖，且圖1B為沿著圖2A中的I-I’剖面線的剖面圖。在圖2A中，為了清楚地進行說明，僅繪示出隔離結構102、導體層106、圖案化光阻層116與主動區AA。
請同時參照圖1B與圖2A，在閘極結構104a與閘極結構104b之間的保護材料層114上形成圖案化光阻層116。圖案化光阻層116的材料例如是正光阻材料或負光阻材料。圖案化光阻層116的形成方法例如是進行微影製程。此外，在預定形成金屬矽化物的半導體元件區域中，圖案化光阻層116例如是未覆蓋任何主動區AA。
圖2B為圖1C的上視圖，且圖1C為沿著圖2B中的I-I’剖面線的剖面圖。在圖2B中，為了清楚地進行說明，僅繪示出隔離結構102、導體層106、保護層114a與主動區AA。
請同時參照圖1C與圖2B，移除未被圖案化光阻層116所覆蓋的保護材料層114，而在閘極結構104a與閘極結構104b之間形成保護層114a。保護層114a覆蓋閘極結構104a與閘極結構104b之間的隔離結構102，且更可覆蓋閘極結構104a的側壁與閘極結構104b的側壁。保護層114a的形狀例如是馬鞍狀。未被圖案化光阻層116所覆蓋的保護材料層114的移除方法例如是乾式蝕刻法。
在預定形成金屬矽化物的半導體元件區域中，由於僅在閘極結構104a與閘極結構104b之間的保護材料層114上形成圖案化光阻層116，因此在對保護材料層114進行移除製程之後，僅會在閘極結構104a與閘極結構104b之間形成保護層114a。亦即，在預定形成金屬矽化物的半導體元件區域中，保護層114a僅會設置在閘極結構104a與閘極結構104b之間。
在預定形成金屬矽化物的半導體元件區域中，保護層114a例如是未覆蓋閘極結構104a的頂部與閘極結構104b的頂部。保護層114a的頂部例如是低於閘極結構104a的頂部與閘極結構104b的頂部。藉此，保護層114a不會妨礙後續在導體層106上所進行的金屬矽化物製程。
此外，在預定形成金屬矽化物的半導體元件區域中，保護層114a例如是未覆蓋任何主動區AA。藉此，保護層114a不會妨礙後續在主動區AA上所進行的金屬矽化物製程。
移除未被圖案化光阻層116所覆蓋的緩衝材料層112，而形成緩衝層112a。未被圖案化光阻層116所覆蓋的緩衝材料層112的移除方法例如是乾式蝕刻法。
移除圖案化光阻層116。圖案化光阻層116的移除方法例如是乾式去光阻法或濕式去光阻法。
在導體層106上形成金屬矽化物層118。金屬矽化物層118的材料例如是鎳矽化物(NiSi)或鈷矽化物(CoSi2 )。金屬矽化物層118的形成方法例如是自對準金屬矽化物法。
此外，在進行以上製程步驟之後，被保護層114a所覆蓋的隔離結構102的頂面例如是高於未被保護層114a所覆蓋的隔離結構102的頂面。
以下，藉由圖1C來說明本實施例的防止產生孔洞的半導體結構。
請參照圖1C，防止產生孔洞的半導體結構包括基底100、隔離結構102、閘極結構104a、閘極結構104b與保護層114a。隔離結構102設置在基底100上。閘極結構104a與閘極結構104b彼此相鄰且設置在隔離結構102上。閘極結構104a與閘極結構104b分別包括導體層106。此外，閘極結構104a與閘極結構104b分別可包括介電層108、間隙壁110與金屬矽化物層118中的至少一者。介電層108設置在導體層106與隔離結構102之間。間隙壁110設置在導體層106的側壁上。金屬矽化物層118設置在導體層106上。保護層114a設置在閘極結構104a與閘極結構104b之間，且覆蓋閘極結構104a與閘極結構104b之間的隔離結構102，更可覆蓋閘極結構104a的側壁與閘極結構104b的側壁。保護層114a可為自對準金屬矽化物阻擋層。此外，防止產生孔洞的半導體結構更可包括緩衝層112a。緩衝層112a設置在保護層114a與隔離結構102之間。另外，防止產生孔洞的半導體結構的各構件的材料、特性、形成方法與配置方式已於上述實施例中進行詳盡地說明，於此不再重複說明。
基於上述實施例可知，在上述防止產生孔洞的半導體結構及其製造方法中，保護層114a設置在閘極結構104a與閘極結構104b之間，且覆蓋閘極結構104a與閘極結構104b之間的隔離結構102。因此，可藉由保護層114a保護其下方的隔離結構102，以防止閘極結構104a與閘極結構104b之間的隔離結構102被移除。如此一來，保護層114a可有效地防止閘極結構104a與閘極結構104b之間的空間的深寬比變大，以防止後續形成在上述空間中的膜層產生孔洞或裂縫，進而可避免在接觸窗之間產生短路。
舉例來說，請參照圖1D，可選擇性地依序形成覆蓋閘極結構104a與閘極結構104b的緩衝層120、接觸窗蝕刻中止層122與介電層124。緩衝層120的材料例如是氧化矽。緩衝層120的形成方法例如是化學氣相沉積法。接觸窗蝕刻中止層122的材料例如是氮化矽。接觸窗蝕刻中止層122的形成方法例如是化學氣相沉積法。介電層124可作為層間介電層(interlayer dielectric，ILD)使用。介電層124可為單層結構或多層結構。介電層124的材料例如是氧化矽，如未摻雜矽玻璃(USG)、磷矽玻璃(PSG)或其組合。
由圖1D可知，由於保護層114a可有效地防止閘極結構104a與閘極結構104b之間的空間的深寬比變大，因此可防止形成在上述空間中的緩衝層120、接觸窗蝕刻中止層122與介電層124產生孔洞或裂縫。
綜上所述，在上述實施例的防止產生孔洞的半導體結構及其製造方法中，位於閘極結構之間的保護層可保護其下方的隔離結構，以防止閘極結構之間的空間的深寬比變大。如此一來，可藉由保護層防止後續形成在上述空間中的膜層產生孔洞或裂縫，進而可避免在接觸窗之間產生短路。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基底
102‧‧‧隔離結構
104a、104b‧‧‧閘極結構
106‧‧‧導體層
108、124‧‧‧介電層
110‧‧‧間隙壁
112‧‧‧緩衝材料層
112a、120‧‧‧緩衝層
114‧‧‧保護材料層
114a‧‧‧保護層
116‧‧‧圖案化光阻層
118‧‧‧金屬矽化物層
122‧‧‧接觸窗蝕刻中止層
AA‧‧‧主動區
圖1A至圖1D為本發明一實施例的半導體結構的製造流程剖面圖。 圖2A為圖1B的上視圖。 圖2B為圖1C的上視圖。

Claims (20)

  1. 一種防止產生孔洞的半導體結構，包括：一基底；一隔離結構，設置在該基底上；一第一閘極結構與一第二閘極結構，彼此相鄰且設置在該隔離結構上，其中該第一閘極結構與該第二閘極結構分別包括一導體層；一保護層，設置在該第一閘極結構與該第二閘極結構之間，且覆蓋該第一閘極結構與該第二閘極結構之間的該隔離結構；一第一緩衝層，設置在該保護層、該第一閘極結構的頂部與該第二閘極結構的頂部上；以及一接觸窗蝕刻中止層與一第一介電層，依序設置在該第一緩衝層上。
  2. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該隔離結構包括淺溝渠隔離結構。
  3. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該第一閘極結構與該第二閘極結構分別更包括一第二介電層，設置在該導體層與該隔離結構之間。
  4. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該第一閘極結構與該第二閘極結構分別更包括一間隙壁，設置在該導體層的側壁上。
  5. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該第一閘極結構與該第二閘極結構分別更包括一金屬矽化物層，設置在該導體層上。
  6. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該保護層包括自對準金屬矽化物阻擋層。
  7. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該保護層的材料包括氮化矽或氮氧化矽。
  8. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該保護層的形狀包括馬鞍狀。
  9. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中被該保護層所覆蓋的該隔離結構的頂面高於未被該保護層所覆蓋的該隔離結構的頂面。
  10. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該保護層更覆蓋該第一閘極結構的側壁與該第二閘極結構的側壁。
  11. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中在預定形成金屬矽化物的半導體元件區域中，該保護層未覆蓋該第一閘極結構的頂部與該第二閘極結構的頂部。
  12. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中該保護層的頂部低於該第一閘極結構的頂部與該第二閘極結構的頂部。
  13. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，其中在預定形成金屬矽化物的半導體元件區域中，該保護層未覆蓋任何主動區。
  14. 如申請專利範圍第1項所述的防止產生孔洞的半導體結構，更包括一第二緩衝層，設置在該保護層與該隔離結構之間。
  15. 一種防止產生孔洞的半導體結構的製造方法，包括：在一基底上形成一隔離結構；在該隔離結構上形成彼此相鄰的一第一閘極結構與一第二閘極結構，其中該第一閘極結構與該第二閘極結構分別包括一導體層；在該第一閘極結構與該第二閘極結構之間形成一保護層，其中該保護層覆蓋該第一閘極結構與該第二閘極結構之間的該隔離結構；在該保護層、該第一閘極結構的頂部與該第二閘極結構的頂部上形成一第一緩衝層；以及在該第一緩衝層上依序形成一接觸窗蝕刻中止層與一介電層。
  16. 如申請專利範圍第15項所述的防止產生孔洞的半導體結構的製造方法，其中該保護層的形成方法包括：在該第一閘極結構與該第二閘極結構上共形地形成一保護材料層，其中該保護材料層覆蓋該隔離結構；在該第一閘極結構與該第二閘極結構之間的該保護材料層上形成一圖案化光阻層；以及移除未被該圖案化光阻層所覆蓋的該保護材料層。
  17. 如申請專利範圍第16項所述的防止產生孔洞的半導體結構的製造方法，其中在預定形成金屬矽化物的半導體元件區域中，該圖案化光阻層未覆蓋任何主動區。
  18. 如申請專利範圍第16項所述的防止產生孔洞的半導體結構的製造方法，其中未被該圖案化光阻層所覆蓋的該保護材料層的移除方法包括乾式蝕刻法。
  19. 如申請專利範圍第16項所述的防止產生孔洞的半導體結構的製造方法，更包括在形成該保護材料層之前，在該第一閘極結構與該第二閘極結構上共形地形成一緩衝材料層，其中該緩衝材料層覆蓋該隔離結構。
  20. 如申請專利範圍第19項所述的防止產生孔洞的半導體結構的製造方法，更包括移除未被該圖案化光阻層所覆蓋的該緩衝材料層，而形成一第二緩衝層。
TW106114502A 2017-05-02 2017-05-02 防止產生孔洞的半導體結構及其製造方法 TWI671853B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106114502A TWI671853B (zh) 2017-05-02 2017-05-02 防止產生孔洞的半導體結構及其製造方法
US15/614,075 US10068793B1 (en) 2017-05-02 2017-06-05 Semiconductor structure for preventing generation of void and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106114502A TWI671853B (zh) 2017-05-02 2017-05-02 防止產生孔洞的半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201843767A TW201843767A (zh) 2018-12-16
TWI671853B true TWI671853B (zh) 2019-09-11

Family

ID=63294478

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114502A TWI671853B (zh) 2017-05-02 2017-05-02 防止產生孔洞的半導體結構及其製造方法

Country Status (2)

Country Link
US (1) US10068793B1 (zh)
TW (1) TWI671853B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163715A1 (en) * 2014-01-17 2016-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054343A (en) 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness
KR100559518B1 (ko) 2003-12-31 2006-03-15 동부아남반도체 주식회사 반도체의 에스티아이 형성방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160163715A1 (en) * 2014-01-17 2016-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method of manufacturing the same

Also Published As

Publication number Publication date
TW201843767A (zh) 2018-12-16
US10068793B1 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
TWI533407B (zh) 半導體裝置中使用替代金屬閘程序以形成自我對準接觸窗之方法
US10741561B2 (en) Dynamic random access memory structure including guard ring structure
US10504780B2 (en) Contact plug without seam hole and methods of forming the same
US10204826B1 (en) Method for removing damaged layer embedded in a dielectric layer
US9287214B2 (en) Semiconductor device
KR100965031B1 (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조 방법
TWI736018B (zh) 絕緣體上覆矽結構、半導體結構及其製造方法
US10008409B2 (en) Method for fabricating a semiconductor device
TWI539533B (zh) 半導體裝置及其製造方法
TWI618195B (zh) 記憶體結構及其製造方法
JP2002198427A (ja) 半導体装置の上下層の接続形成方法及びその方法によって形成された半導体装置
KR100731096B1 (ko) 반도체 소자 및 이의 제조방법
TWI434353B (zh) 形成自對準接觸物之方法及具有自對準接觸物之積體電路
CN109216363B (zh) 存储器结构及其制造方法
CN103681470A (zh) 半导体器件及其制造方法
TWI435416B (zh) 記憶體的製造方法
TWI671853B (zh) 防止產生孔洞的半導體結構及其製造方法
TWI571975B (zh) 半導體元件及其製造方法
US9123579B2 (en) 3D memory process and structures
KR100629269B1 (ko) 라인 패턴의 측부에 트랜치를 갖는 반도체 장치들 및 그형성방법들
US20110201170A1 (en) Method of fabricating memory
TWI443772B (zh) 元件內隔離結構之製造方法
KR20110012458A (ko) 반도체 소자의 제조방법
TWI571907B (zh) 開口結構及其製造方法以及內連線結構
JP2005166714A (ja) 半導体装置の製造方法