TWI571907B - 開口結構及其製造方法以及內連線結構 - Google Patents

開口結構及其製造方法以及內連線結構 Download PDF

Info

Publication number
TWI571907B
TWI571907B TW104119900A TW104119900A TWI571907B TW I571907 B TWI571907 B TW I571907B TW 104119900 A TW104119900 A TW 104119900A TW 104119900 A TW104119900 A TW 104119900A TW I571907 B TWI571907 B TW I571907B
Authority
TW
Taiwan
Prior art keywords
layer
opening
conductor
region
conductor layers
Prior art date
Application number
TW104119900A
Other languages
English (en)
Other versions
TW201701322A (zh
Inventor
龍成一
Original Assignee
旺宏電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旺宏電子股份有限公司 filed Critical 旺宏電子股份有限公司
Priority to TW104119900A priority Critical patent/TWI571907B/zh
Publication of TW201701322A publication Critical patent/TW201701322A/zh
Application granted granted Critical
Publication of TWI571907B publication Critical patent/TWI571907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

開口結構及其製造方法以及內連線結構
本發明是有關於一種開口結構及其製造方法以及內連線結構，且特別是有關於一種可用於三維半導體元件的開口結構及其製造方法以及內連線結構。
隨著半導體元件的積體化，為了達到高密度以及高效能的目標，在有限的單位面積內，往三維空間發展已蔚為趨勢。常見的三維半導體元件如非揮發性記憶體中的三維反及型快閃記憶體（3D-NAND flash memory）。
以三維反及型快閃記憶體的多層元件為例，階梯狀的多層接墊結構可使接觸窗分別連接到多層元件中的不同膜層。由於最淺與最深的接觸窗在深寬比(aspect ratio)具有很大的差異，因此在形成接觸窗的蝕刻製程中需要使用蝕刻終止層。
在階梯狀的多層接墊結構的層數較少時，接觸窗蝕刻製程可安全地停止在蝕刻終止層上。然而，當階梯狀的多層接墊結構的層數增加時，蝕刻終止層的厚度也需要大幅地增加，以使得用於形成接觸窗的蝕刻製程可安全地停止在蝕刻終止層上。
如此一來，由於蝕刻終止層的厚度大幅地增加，因此接觸窗的空間會被壓縮且使得製程裕度(process window)減少，進而導致接觸窗與接墊無法有效地連接。
本發明提供一種開口結構及其製造方法，其可有效地提升用於形成開口的蝕刻製程的製程裕度。
本發明提供一種內連線結構，可有效地與相對應的導體層進行連接。
本發明提出一種開口結構的製造方法，包括下列步驟。在基底上形成多層結構(multi-layer structure)。多層結構包括交替堆疊的多層導體層以及多層第一介電層。位於第一區中的導體層的高度低於位於第二區中的導體層的高度。形成覆蓋多層結構的第二介電層。於第二介電層上形成圖案化罩幕層。於第二區中形成第一填入層。第一填入層覆蓋由圖案化罩幕層所暴露出的第二介電層。以第一填入層與圖案化罩幕層為罩幕，形成暴露出第一區中的導體層的多個第一開口。移除第一填入層。形成填入第一開口中的第二填入層。以第二填入層與圖案化罩幕層為罩幕，形成暴露出第二區中的導體層的多個第二開口。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，多層結構例如是階梯結構。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，更包括在形成第二介電層之前，在多層結構上共形地形成蝕刻終止層。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，更包括在形成第一填入層之前，以圖案化罩幕層為罩幕，移除部分第二介電層，而於第二介電層中形成多個罩幕開口(mask openings)。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第一填入層的形成方法包括下列步驟。形成覆蓋圖案化罩幕層與第二介電層的第一填入材料層。於第二區中的第一填入材料層上形成圖案化光阻層。以圖案化光阻層為罩幕，移除第一區中的第一填入材料層。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第一填入材料層的材料例如是有機介電材料。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第一填入材料層的形成方法例如是旋轉塗佈法。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第一開口的形成方法包括下列步驟。以第一填入層與圖案化罩幕層為罩幕，移除第一區中由圖案化罩幕層所暴露出的第二介電層與第一介電層。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第二填入層的形成方法包括下列步驟。形成覆蓋圖案化罩幕層與第二介電層且填入第一開口中的第二填入材料層。對第二填入材料層進行回蝕刻製程，以移除第二區中的第二填入材料層，而暴露出第二區中的第二介電層。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第二填入材料層的材料例如是有機介電材料或導體材料。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第二填入材料層的形成方法例如是旋轉塗佈法、物理氣相沉積法或化學氣相沉積法。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第二填入層的上表面例如是低於第一開口的頂部。
依照本發明的一實施例所述，在上述之開口結構的製造方法中，第二開口的形成方法包括下列步驟。以第二填入層與圖案化罩幕層為罩幕，移除第二區中由圖案化罩幕層所暴露出的第二介電層與第一介電層。
本發明提出一種開口結構，包括基底、多層結構及第二介電層。多層結構設置於基底上。多層結構包括交替堆疊的多層導體層以及多層第一介電層。位於第一區中的導體層的高度低於位於第二區中的導體層的高度。第二介電層覆蓋多層結構，且第二介電層中具有第一開口與第二開口。第一開口暴露出第一區中的導體層中的一個，且第二開口暴露出第二區中的導體層中的一個。第一開口與第二開口的輪廓不同，且第一開口的上部寬度大於下部寬度。
依照本發明的一實施例所述，在上述之開口結構中，多層結構例如是階梯結構。
依照本發明的一實施例所述，在上述之開口結構中，更包括蝕刻終止層。蝕刻終止層共形地設置於多層結構上。
本發明提出一種內連線結構，包括基底、多層結構、第二介電層、多層第二導體層與多層第三導體層。多層結構設置於基底上。多層結構包括交替堆疊的多層第一導體層以及多層第一介電層。位於第一區中的第一導體層的高度低於位於第二區中的第一導體層的高度。第二介電層覆蓋多層結構。第二導體層與第三導體層設置於該第二介電層中。第二導體層連接至第一區中的第一導體層，且第三導體層連接至第二區中的第一導體層。第二導體層與第三導體層的輪廓不同，且第二導體層的上部寬度大於下部寬度。
依照本發明的一實施例所述，在上述之內連線結構中，多層結構例如是階梯結構。
依照本發明的一實施例所述，在上述之內連線結構中，更包括蝕刻終止層。蝕刻終止層共形地設置於多層結構上。
依照本發明的一實施例所述，在上述之內連線結構中，各第二導體層包括下部導體層及上部導體層。下部導體層連接於相對應的第一導體層。上部導體層設置於下部導體層上。
基於上述，在本發明所提出的開口結構及其製造方法中，由於可藉由第一填入層與第二填入層來進行分區蝕刻，所以當多層結構的層數增加時，亦無需增加蝕刻終止層的厚度，甚至可以不使用蝕刻終止層，因此可有效地提升用於形成開口的蝕刻製程的製程裕度。此外，本發明所提出的內連線結構可有效地與相對應的導體層進行連接。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1H為本發明一實施例的內連線結構的製造流程剖面圖。
首先，請參照圖1A，在基底100上形成多層結構102。多層結構102包括交替堆疊的多層導體層104以及多層介電層106。位於第一區R1中的導體層104的高度低於位於第二區R2中的導體層104的高度。在此實施例中，多層結構102是以階梯結構為例來進行說明，但本發明並不以此為限，只要多層結構102可依照導體層104的高度來進行分區即屬於本發明所保護的範圍。此外，此實施例雖然是以一個第一區R1與一個第二區R2為例來進行說明，所屬技術領域具有通常知識者可依照多層結構102的型態、層數與製程能力來調整第一區R1與第二區R2的數量。
多層結構102的形成方法例如是組合使用沉積製程與圖案化製程而形成。導體層104的材料例如是摻雜多晶矽或金屬等導體材料，其中金屬例如是銅或鎢。導體層104的形成方法例如是化學氣相沉積法或物理氣相沉積法。介電層106的材料例如是氧化矽。介電層106的形成方法例如是化學氣相沉積法。
接著，可選擇性地在多層結構102上共形地形成蝕刻終止層108。蝕刻終止層108的材料例如是氮化矽。蝕刻終止層108的形成方法例如是化學氣相沉積法。在其他實施例中，當後續形成於導體層104上的介電層110與導體層104的蝕刻選擇比夠高時，亦可不形成蝕刻終止層108。
然後，於蝕刻終止層108上形成覆蓋多層結構102的介電層110。介電層110的材料例如是氧化矽。介電層110的形成方法例如是化學氣相沉積法。此外，更可選擇性地對介電層110進行平坦化製程，如化學機械研磨製程。
接下來，於介電層110上形成圖案化罩幕層112。圖案化罩幕層112的材料例如是氮化矽、氮氧化矽、非晶矽或多晶矽。圖案化罩幕層112的形成方法例如是先於介電層110上形成罩幕層(未繪示)，再對罩幕層進行圖案化而形成。
之後，可選擇性地以圖案化罩幕層112為罩幕，移除部分介電層110，而於介電層110中形成多個罩幕開口114。部分介電層110的移除方法例如是乾式蝕刻法。在其他實施例中，亦可不形成罩幕開口114。
再者，請參照圖1B，形成覆蓋圖案化罩幕層112與介電層110的填入材料層116。此外，填入材料層116更可填入罩幕開口114中。填入材料層116的材料例如是有機介電材料。填入材料層116的形成方法例如是旋轉塗佈法。
繼之，於第二區R2中的填入材料層116上形成圖案化光阻層PR。圖案化光阻層PR的形成方法例如是有機光阻材料。圖案化光阻層PR的形成方法例如是進行微影製程而形成。
隨後，請參照圖1C，以圖案化光阻層PR為罩幕，移除第一區R1中的填入材料層116，而於第二區R2中形成填入層116a。填入層116a覆蓋由圖案化罩幕層112所暴露出的介電層110。第一區R1中的填入材料層116的移除方法例如是乾式蝕刻法。此外，雖然填入層116a是以上述方法所形成，但本發明並不以此為限，只要是在第二區R2中形成覆蓋介電層110的填入層116a即屬於本發明所保護的範圍。
接著，以填入層116a與圖案化罩幕層112為罩幕，移除第一區R1中由圖案化罩幕層112所暴露出的介電層110、蝕刻終止層108及介電層106，使得第一區R1中的罩幕開口114向下延伸而形成暴露出第一區R1中的導體層104的多個開口118。第一區R1中由圖案化罩幕層112所暴露出的介電層110、蝕刻終止層108及介電層106的移除方法例如是分別採用乾式蝕刻法來進行移除。此外，形成開口118的過程中，可能會損耗第一區R1中的部分圖案化罩幕層112與第二區R2中的部分圖案化光阻層PR。
然後，請參照圖1D，移除圖案化光阻層PR與填入層116a。圖案化光阻層PR可在形成開口118的蝕刻製程中同時被移除或是另外使用乾式去光阻法進行移除。填入層116a的移除方法例如是乾式蝕刻法。
接下來，形成覆蓋圖案化罩幕層112與介電層110且填入開口118與罩幕開口114中的填入材料層120。填入材料層120的材料例如是有機介電材料或導體材料，其中導體材料例如是鎢或銅等金屬。填入材料層120的形成方法例如是旋轉塗佈法、物理氣相沉積法或化學氣相沉積法。在此實施例中，填入材料層120的材料是以藉由旋轉塗佈法所形成的有機介電材料為例來進行說明。
之後，請參照圖1E，對填入材料層120進行回蝕刻製程，以移除第二區R2中的填入材料層120，而暴露出第二區R2中的介電層110，且形成填入開口118中的填入層120a。填入層120a的上表面例如是低於開口118的頂部。此外，雖然填入層120a是以上述方法所形成，但本發明並不以此為限，只要是在第一區R1中形成填入開口118中的填入層120a即屬於本發明所保護的範圍。
再者，請參照圖1F，以填入層120a與圖案化罩幕層112為罩幕，移除第二區R2中由圖案化罩幕層112所暴露出的介電層110、蝕刻終止層108及介電層106，使得第二區R2中的罩幕開口114向下延伸而形成暴露出第二區R2中的導體層104的多個開口122。第二區R2中由圖案化罩幕層112所暴露出的介電層110、蝕刻終止層108及介電層106的移除方法例如是分別採用乾式蝕刻法來進行移除。在此實施例，在進行形成開口122的蝕刻製程之後，由於可藉由填入層120a保護開口118的下部，因此開口118的上部寬度例如是大於下部寬度。此外，形成開口118的過程中，可能會損耗部分圖案化罩幕層112與部分填入層120a。
此時，已形成本實施例中包括開口118與開口122的開口結構。其中，開口118與開口122分別可為孔洞(hole)或溝渠(trench)，例如接觸窗孔(contact hole)或導線溝渠(conductive line trench)。
基於上述可知，在上述實施例所提出的開口結構的製造方法中，可藉由填入層116a與填入層120a來進行分區蝕刻。亦即，在形成開口118時，可使用填入層116a來遮蔽第二區R2中的介電層110，且在形成開口122時，可使用填入層120a來保護第一區R1中由開口118所暴露出的導體層104。藉此，當多層結構102的層數增加時，亦無需增加蝕刻終止層108的厚度，甚至可以不使用蝕刻終止層108，因此可有效地提升用於形成開口118與開口122的蝕刻製程的製程裕度。
繼之，請參照1G，移除填入層120a。填入層120a的移除方法例如是乾式蝕刻法。
隨後，形成填入開口118與開口122的導體材料層124。此外，導體材料層124更可覆蓋圖案化罩幕層112。導體材料層124的材料例如是鎢或銅等金屬。導體材料層124的形成方法例如是物理氣相沉積法。
接著，請參照圖1H，移除開口118與開口122以外的導體材料層124，而於開口118中形成導體層124a，且於開口122中形成導體層124b。導體層124a連接至第一區R1中的導體層104，且導體層124b連接至第二區R2中的導體層104。導體層124a與導體層124b的輪廓不同，且導體層124a的上部寬度大於下部寬度。此外，導體層124b並無明顯的上部與下部之分，而可具有大致上均一的寬度。開口118與開口122以外的導體材料層124的移除方法例如是化學機械研磨法或回蝕刻法。在此實施例中，在移除開口118與開口122以外的導體材料層124的過程中，可同時移除圖案化罩幕層112。在另一實施例中，亦可在形成導體材料層124之前就先移除圖案化罩幕層112。
此時，已形成本實施例中包括導體層124a與導體層124b的內連線結構。其中，導體層124a與導體層124b分別可為接觸窗或導線。
基於上述可知，上述實施例所製作的內連線結構中的導體層124a與導體層124b分別可準確地與相對應的導體層104進 行對準，因此可有效地與相對應的導體層104進行連接。
此外，上述實施例所介紹的開口結構與內連線結構及其的製造方法可適用於各種具有多層結構102的半導體元件，例如三維半導體元件中的三維反及型快閃記憶體等。
圖2A至圖2C為本發明另一實施例的內連線結構的製造流程剖面圖。
首先，請同時參照圖2A與圖1F，圖2A與圖1F的差異在於：圖2A中的填入層220a與圖1F中的填入層120a的材料不同。圖2A中的填入層220a的材料是以導體材料(如，鎢或銅等金屬)為例來進行說明。除此之外，圖2A與圖1F中的其他構件的配置方式、材料、形成方法與功效相似，故使用相同標號表示並省略其說明。
接著，請參照圖2B，形成填入開口118與開口122的導體材料層224。此外，導體材料層224更可覆蓋圖案化罩幕層112。導體材料層224的材料例如是鎢或銅等金屬。導體材料層224的形成方法例如是物理氣相沉積法。
接著，請參照圖2C，移除開口118與開口122以外的導體材料層224，而於開口118中形成導體層224a，且於開口122中形成導體層224b。導體層224a與填入層220a形成導體層226，且填入層220a形成導體層226之間具有接觸面。導體層226連接至第一區R1中的導體層104，且導體層224b連接至第二區R2中的導體層104。導體層226與導體層224b的輪廓不同，且導體層 226的上部寬度大於下部寬度。此外，導體層224b並無明顯的上部與下部之分，而可具有大致上均一的寬度。在此實施例中，在移除開口118與開口122以外的導體材料層224的過程中，可同時移除圖案化罩幕層112。在另一實施例中，亦可在形成導體材料層224之前就先移除圖案化罩幕層112。
此時，已形成本實施例中包括導體層226與導體層224b的內連線結構。其中，導體層226與導體層224b分別可為接觸窗或導線。
在此實施例中，經由進行兩次填洞製程(fill-in process)分別形成導體層224a與填入層220a而完成導體層226的製作。因此，導體層226具有較佳的填洞能力，而可防止在導體層226中產生孔隙(void)，所以能夠避免因導體層226中存在孔隙而導致電阻值提高的情況。
基於上述可知，藉由上述實施例的開口結構及其製造方法，可有效地提升用於形成開口118與開口122的蝕刻製程的製程裕度。此外，上述實施例的內連線結構中的導體層226、224b可有效地與相對應的導體層104進行連接。
圖3為本發明另一實施例的內連線結構的剖面圖。
請同時參照圖3與圖1H，圖3與圖1H的差異在於：圖3中的多層結構302與圖1H中的多層結構102的型態不同。圖3中的多層結構302是以具有一個第一區R1與兩個第二區R2為例來進行說明。除此之外，圖3與圖1H中的其他構件的配置方式、 材料、形成方法與功效相似，故使用相同標號表示並省略其說明。
以下藉由圖1F與圖2A來說明上述實施例中的開口結構。
請同時參照圖1F與圖2A，開口結構包括基底100、多層結構102及介電層110。多層結構102設置於基底100上。多層結構102包括交替堆疊的多層導體層104以及多層介電層106。位於第一區R1中的導體層104的高度低於位於第二區R2中的導體層104的高度。介電層110覆蓋多層結構102，且介電層110中具有多個開口118與多個開口122。各個開口118暴露出第一區R1中的導體層104中的一個，且各個開口122暴露出第二區R2中的導體層104中的一個。開口118與開口122的輪廓不同，且開口118的上部寬度大於下部寬度。此外，開口結構更可選擇性地包括蝕刻終止層108。蝕刻終止層108共形地設置於多層結構102上。除此之外，圖1F與圖2A中的各構件的配置方式、材料、形成方法與功效已於前文中進行詳盡地說明，故於此不再贅述。
以下藉由圖1H與圖2C來說明上述實施例中的內連線結構。
請參照圖1H，內連線結構包括基底100、多層結構102、介電層110、多層導體層124a與多層導體層124b。基底100、多層結構102與介電層110的說明可參照前文，於此不再贅述。導體層124a與導體層124b設置於該介電層110中。導體層124a連接至第一區R1中的導體層104，且導體層124b連接至第二區R2中的導體層104。導體層124a與導體層124b的輪廓不同，且導體層124a的上部寬度大於下部寬度。此外，導體層124b並無明顯的上部與下部之分，而可具有大致上均一的寬度。內連線結構更可選擇性地包括蝕刻終止層108。蝕刻終止層108共形地設置於多層結構102上。除此之外，圖1H的各構件的配置方式、材料、形成方法與功效已於前文中進行詳盡地說明，故於此不再贅述。
請同時參照圖2C與圖1H，圖2C中的內連線結構包括導體層226與導體層224b，導體層226連接至第一區R1中的導體層104，且導體層224b連接至第二區R2中的導體層104。圖2C與圖1H的差異在於：導體層226包括填入層220a(下部導體層)及導體層224a(上部導體層)。填入層220a連接於相對應的導體層104。導體層224a設置於填入層220a上。除此之外，圖2C與圖1H中的其他構件的配置方式、材料、形成方法與功效相似，故使用相同標號表示並省略其說明。
綜上所述，上述實施例至少具有以下特點。上述實施例所提出的開口結構及其製造方法可有效地提升用於形成開口的蝕刻製程的製程裕度。此外，上述實施例所提出的內連線結構可有效地與相對應的導體層進行連接。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100：基底 102、302：多層結構 104、124a、124b、224a、224b、226：導體層 106、110：介電層 108：蝕刻終止層 112：圖案化罩幕層 114：罩幕開口 116、120：填入材料層 116a、120a、220a：填入層 118、122：開口 124、224：導體材料層 PR：圖案畫光阻層 R1：第一區 R2：第二區
圖1A至圖1H為本發明一實施例的內連線結構的製造流程剖面圖。 圖2A至圖2C為本發明另一實施例的內連線結構的製造流程剖面圖。 圖3為本發明另一實施例的內連線結構的剖面圖。
： 100：基底 102：多層結構 104：導體層 106、110：介電層 108：蝕刻終止層 112：圖案化罩幕層 118、122：開口 120a：填入層 R1：第一區 R2：第二區

Claims (9)

  1. 一種開口結構的製造方法，包括：在一基底上形成一多層結構，其中多層結構包括交替堆疊的多層導體層以及多層第一介電層，且位於一第一區中的該些導體層的高度低於位於一第二區中的該些導體層的高度；形成覆蓋該多層結構的一第二介電層；於該第二介電層上形成一圖案化罩幕層；於該第二區中形成一第一填入層，其中該第一填入層覆蓋由該圖案化罩幕層所暴露出的該第二介電層；以該第一填入層與該圖案化罩幕層為罩幕，形成暴露出該第一區中的該些導體層的多個第一開口；移除該第一填入層；形成填入該些第一開口中的一第二填入層；以及以該第二填入層與該圖案化罩幕層為罩幕，形成暴露出該第二區中的該些導體層的多個第二開口。
  2. 如申請專利範圍第1項所述的開口結構的製造方法，其中該多層結構包括階梯結構。
  3. 如申請專利範圍第1項所述的開口結構的製造方法，更包括在形成該第二介電層之前，在該多層結構上共形地形成一蝕刻終止層。
  4. 如申請專利範圍第1項所述的開口結構的製造方法，更包括在形成該第一填入層之前，以該圖案化罩幕層為罩幕，移除部分該第二介電層，而於該第二介電層中形成多個罩幕開口。
  5. 如申請專利範圍第1項所述的開口結構的製造方法，其中該些第一開口的形成方法包括：以該第一填入層與該圖案化罩幕層為罩幕，移除該第一區中由該圖案化罩幕層所暴露出的該第二介電層與該第一介電層。
  6. 一種開口結構，包括：一基底；一多層結構，設置於該基底上，其中多層結構包括交替堆疊的多層導體層以及多層第一介電層，且位於一第一區中的該些導體層的高度低於位於一第二區中的該些導體層的高度；以及一第二介電層，覆蓋該多層結構，且該第二介電層中具有一第一開口與一第二開口，其中該第一開口暴露出該第一區中的該些導體層中的一個，該第二開口暴露出該第二區中的該些導體層中的一個，該第一開口與該第二開口的輪廓不同，且該第一開口的上部寬度大於下部寬度，其中該第一開口具有階梯狀側壁，而該第二開口不具有階梯狀側壁。
  7. 如申請專利範圍第6項所述的開口結構，其中該多層結構包括階梯結構。
  8. 一種內連線結構，包括：一基底；一多層結構，設置於該基底上，其中多層結構包括交替堆疊的多層第一導體層以及多層第一介電層，且位於一第一區中的該些第一導體層的高度低於位於一第二區中的該些第一導體層的高度；一第二介電層，覆蓋該多層結構；以及多層第二導體層與多層第三導體層，設置於該第二介電層中，其中該些第二導體層連接至該第一區中的該些第一導體層，該些第三導體層連接至該第二區中的該些第一導體層，該些第二導體層與該些第三導體層的輪廓不同，且各該第二導體層的一上部寬度大於一下部寬度，各該第二導體層包括：一下部導體層，連接於相對應的該第一導體層，且具有各該第二導體層的該下部寬度；以及一上部導體層，設置於該下部導體層上，且具有各該第二導體層的該上部寬度，其中，該下部導體層與該上部導體層之間具有接觸面，且各該第三導體層為單一導體層。
  9. 如申請專利範圍第8項所述的內連線結構，其中該多層結構包括階梯結構。
TW104119900A 2015-06-18 2015-06-18 開口結構及其製造方法以及內連線結構 TWI571907B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104119900A TWI571907B (zh) 2015-06-18 2015-06-18 開口結構及其製造方法以及內連線結構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104119900A TWI571907B (zh) 2015-06-18 2015-06-18 開口結構及其製造方法以及內連線結構

Publications (2)

Publication Number Publication Date
TW201701322A TW201701322A (zh) 2017-01-01
TWI571907B true TWI571907B (zh) 2017-02-21

Family

ID=58400784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119900A TWI571907B (zh) 2015-06-18 2015-06-18 開口結構及其製造方法以及內連線結構

Country Status (1)

Country Link
TW (1) TWI571907B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248683A (en) * 2011-05-23 2012-12-01 Promos Technologies Inc Process for semiconductor device
TW201304063A (zh) * 2011-06-02 2013-01-16 Micron Technology Inc 導電結構，包括導電結構之系統及裝置，以及相關之方法
US20150001534A1 (en) * 2013-06-27 2015-01-01 Au Optronics Corporation Thin film transistor and fabricating method thereof
TW201511101A (zh) * 2013-09-09 2015-03-16 Taiwan Semiconductor Mfg Co Ltd 半導體裝置及其製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201248683A (en) * 2011-05-23 2012-12-01 Promos Technologies Inc Process for semiconductor device
TW201304063A (zh) * 2011-06-02 2013-01-16 Micron Technology Inc 導電結構，包括導電結構之系統及裝置，以及相關之方法
US20150001534A1 (en) * 2013-06-27 2015-01-01 Au Optronics Corporation Thin film transistor and fabricating method thereof
TW201511101A (zh) * 2013-09-09 2015-03-16 Taiwan Semiconductor Mfg Co Ltd 半導體裝置及其製造方法

Also Published As

Publication number Publication date
TW201701322A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
US9406609B1 (en) Opening structure and manufacturing method thereof and interconnection structure
TWI619670B (zh) 填充積體電路中之凹穴之方法及其結果裝置
JP2005026659A (ja) フラッシュ素子のビットライン形成方法
KR102400320B1 (ko) 포토마스크 레이아웃, 미세 패턴 형성 방법 및 반도체 장치의 제조 방법
TW201731028A (zh) 半導體結構與其製造方法
JP2010153458A (ja) 半導体装置の製造方法および半導体装置
JP2007318068A (ja) 半導体素子のコンタクト形成方法
KR20100050911A (ko) 콘택홀내에 스페이서를 구비하는 반도체 장치의 제조방법
US10504914B2 (en) Integrated circuit structure and manufacturing method thereof
KR100591148B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
JP2004140361A (ja) ダマシーン工程を利用した半導体装置及びその製造方法
US20120309155A1 (en) Semiconductor process
US20230317520A1 (en) Semiconductor structure and manufacturing method of the same
TWI571907B (zh) 開口結構及其製造方法以及內連線結構
CN106356307B (zh) 开口结构及其制造方法以及内连线结构
KR100654350B1 (ko) 실리사이드막을 구비하는 반도체 소자의 제조 방법 및이에 의해 제조된 반도체 소자
TWI469269B (zh) 嵌入式快閃記憶體之字元線的製造方法
TWI527196B (zh) 半導體結構及其製造方法
TWI785992B (zh) 半導體結構及其製造方法
KR100289661B1 (ko) 반도체 소자의 제조방법
TWI641100B (zh) 半導體元件的製作方法
TWI789663B (zh) 記憶體元件及其製造方法
TWI722418B (zh) 半導體結構及其製造方法
TW201901890A (zh) 半導體結構及其製造方法以及半導體元件的終端區結構
KR20100042925A (ko) 다마신 공정을 이용한 반도체 장치의 제조방법