TW201731028A - 半導體結構與其製造方法 - Google Patents

半導體結構與其製造方法 Download PDF

Info

Publication number
TW201731028A
TW201731028A TW105139538A TW105139538A TW201731028A TW 201731028 A TW201731028 A TW 201731028A TW 105139538 A TW105139538 A TW 105139538A TW 105139538 A TW105139538 A TW 105139538A TW 201731028 A TW201731028 A TW 201731028A
Authority
TW
Taiwan
Prior art keywords
fin
semiconductor fins
dummy semiconductor
fin group
substrate
Prior art date
Application number
TW105139538A
Other languages
English (en)
Other versions
TWI625827B (zh
Inventor
張哲誠
巫柏奇
林志翰
曾鴻輝
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201731028A publication Critical patent/TW201731028A/zh
Application granted granted Critical
Publication of TWI625827B publication Critical patent/TWI625827B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一種用於製造半導體結構之方法，包含在基板上形成複數個虛設半導體鰭，其中虛設半導體鰭彼此相鄰且分組成複數個鰭群組。一次一個群組地凹陷鰭群組之虛設半導體鰭。

Description

半導體結構與其製造方法
本揭露是關於一種半導體結構及其製造方法。
半導體積體電路(integrated circuit；IC)工業已經歷指數式增長。積體電路材料及設計之技術進步已產生數代積體電路，其中每一代皆具有比前一代更小且更複雜之電路。在積體電路進化過程中，功能密度(亦即，單位晶片面積之互連裝置之數目)已增加而幾何尺寸(亦即，可使用製造製程產生之最小組件(或線))已減小。此按比例縮小過程使得能夠增加生產效率且降低相關聯之成本。
此按比例縮小亦增加處理及製造積體電路之複雜性且提供積體電路處理及製造之類似進展。舉例而言，已引入三維電晶體(諸如，鰭式場效電晶體)以替換替換平面電晶體。鰭式電晶體具有與頂部表面及相對側壁相關聯之通道(稱為鰭式通道)。鰭式通道具有由頂部表面及相對側壁界定之總通道寬度。
本揭露之一實施例為一種用於製造半導體結構之方法，包含在基板上形成複數個虛設半導體鰭，其中虛設半導體鰭彼此相鄰且分組成複數個鰭群組。一次一個群組地凹陷鰭群組之虛設半導體鰭。
本揭露之另一實施例為一種用於製造一半導體結構之方法，包含在基板上形成第一鰭群組及第二鰭群組，其中第一鰭群組相鄰於第二鰭群組，第一鰭群組包含至少兩個相鄰之第一虛設半導體鰭且第二鰭群組包含至少兩個相鄰之第二虛設半導體鰭。凹陷第一鰭群組之第一虛設半導體鰭。凹陷第二鰭群組之第二虛設半導體鰭，其中分開地執行凹陷第一鰭群組之第一虛設半導體鰭及該凹陷該第二鰭群組之該些第二虛設半導體鰭。
本揭露之又一實施例為一種半導體結構，包含基板、至少一主動結構，以及複數個虛設半導體鰭。至少一主動結構配置於基板上。複數個虛設半導體鰭配置該基板上且相鄰於主動結構，其中虛設半導體鰭比主動結構短且虛設半導體鰭之高度變化小於約5奈米(nm)。
102‧‧‧絕緣區
104‧‧‧主動區
110‧‧‧基板
112‧‧‧虛設半導體鰭
113a‧‧‧頂部表面
113b‧‧‧頂部表面
113c‧‧‧頂部表面
114‧‧‧主動半導體鰭
116‧‧‧氧化物界定圖案
122‧‧‧襯墊層
124‧‧‧遮罩層
130‧‧‧三層光阻劑
132‧‧‧光阻劑層
134‧‧‧中間層
136‧‧‧底部層
140‧‧‧三層光阻劑
142‧‧‧光阻劑層
144‧‧‧中間層
146‧‧‧底部層
150‧‧‧三層光阻劑
152‧‧‧光阻劑層
154‧‧‧中間層
156‧‧‧底部層
160‧‧‧絕緣結構
E‧‧‧邊緣部分
G1‧‧‧鰭群組
G2‧‧‧鰭群組
G3‧‧‧鰭群組
H1‧‧‧高度
H1a‧‧‧高度
H1b‧‧‧高度
H1c‧‧‧高度
H2‧‧‧高度
M‧‧‧中間部分
當結合所附圖閱讀時自以下詳細描述最佳地理解本揭露之態樣。應注意，根據工業中之標準實務，各種特徵並非按比例繪製。事實上，為論述清晰起見，可任意增加或減小各種特徵之尺寸。
圖1A至1H為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。
圖2A至2E為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。
圖3A至3E為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。
圖4A至4E為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。
圖5A至5D為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。
以下揭示內容提供用於實施所提供標的物之不同特徵之諸多不同實施例或實例。下文描述組件及排列之特定實例以簡化本揭露。當然，此等僅為示例性且並非意欲為限制性。舉例而言，隨後之描述中之在第二特徵上方或在第二特徵上形成第一特徵可包含其中第一特徵及第二特徵直接接觸形成之實施例且亦可包含其中可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不直接接觸之實施例。另外，本揭露可在各種實例中重複元件符號及/或字母。此重複係出於簡單及清晰之目的且其本身並非指示所論述之各種實施例及/或配置之間的關係。
進一步而言，為了便於描述，本文可使用諸如「下面」、「下方」、「下部」、「上方」、「上部」及類 似者等空間相對性術語來描述圖中所圖示之一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了圖中所描繪之定向外，空間相對性術語意欲囊括使用或操作中之裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向)且因此可同樣解讀本文所使用之空間相對性描述詞。
可依據本申請案之一或多個實施例改良之裝置之實例係半導體結構。舉例而言，此裝置係鰭式場效電晶體裝置。以下揭示內容將繼續藉助鰭場效電晶體實例來說明本揭露之各種實施例。然而，應理解，本申請案應不限於特定類型之裝置。
圖1A至1H為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。參看圖1A。提供基板110。基板110具有至少一個絕緣區102及至少一個主動區104。舉例而言，在圖1A中，基板110具有一個絕緣區102及一個主動區104。在一些實施例中，基板110包含矽。替代地，基板110可包含鍺、矽鍺、砷化鎵或其他適當半導體材料。另外替代地，基板110可包含磊晶層。舉例而言，基板110可具有上覆於塊體半導體之磊晶層。進一步而言，基板110可經應變以增強效能。舉例而言，磊晶層可包含不同於塊體半導體之半導體材料之半導體材料，諸如上覆於塊體矽之矽鍺層或上覆於塊體矽鍺之矽層。可藉由選擇性磊晶生長(selective epitaxial growth；SEG)形成此應變基 板。此外，基板110可包含絕緣體上半導體(semiconductor on insulator；SOI)基板。另外替代地，基板110可包含隱埋式介電層，諸如隱埋式氧化物(buried-oxide；BOX)層，諸如藉由氧植入式分離(separation by implanted oxygen；SIMOX)技術、晶圓接合、選擇性磊晶生長或其他適當方法形成之層。
在基板110之絕緣區102上形成複數個虛設半導體鰭112。虛設半導體鰭112彼此相鄰且分組成複數個鰭群組。更詳細而言，在圖1A中存在三個鰭群組G1、G2及G3。然而，在一些其他實施例中，鰭群組之數目在此方面不受限制。鰭群組G1、G2及G3彼此相鄰。舉例而言，在圖1A中，鰭群組G1配置於鰭群組G2與G3之間。鰭群組G1、G2及G3分別包含至少兩個相鄰之虛設半導體鰭112。舉例而言，在圖1A中，鰭群組G1、G2及G3分別包含兩個相鄰之虛設半導體鰭112。應注意，在圖1A中之虛設半導體鰭112之數目為說明性的，且不應限制本揭露之申請專利範圍。熟習此項技術者可根據實際情況選擇虛設半導體鰭112之適合數目。
在一些實施例中，虛設半導體鰭112包含矽。舉例而言，可藉由使用光微影技術圖案化且蝕刻基板110來形成虛設半導體鰭112。在一些實施例中，光阻劑材料層(未圖示)沉積於基板110上方。光阻劑材料層根據所期望圖案(在此情形中，虛設半導體鰭112)經照射(曝露)且經顯影以移除光阻劑材 料之一部分。剩餘光阻劑材料保護下方之材料免於後續處理步驟，諸如蝕刻之影響。應注意，亦可在蝕刻製程中使用其他遮罩，諸如氧化物或氮化矽遮罩。
在一些實施例中，在基板110之主動區104上形成至少一個主動半導體鰭114。舉例而言，在圖1A中，存在三個主動半導體鰭114。主動半導體鰭114在半導體裝置中具有功能而虛設半導體鰭112在半導體裝置中不具有功能，但使裝置製程更均勻、更可再現且更可製造。
主動半導體鰭114可與虛設半導體鰭112一起形成。在一些實施例中，虛設半導體鰭112之高度H1及主動半導體鰭114之高度H2可為約100nm至約160nm，且申請專利範圍在此方面不受限制。
在一些實施例中，可在基板110之主動區104上形成氧化物界定(oxide define；OD)圖案116。在圖1A中，氧化物界定圖案116配置於主動半導體鰭114與虛設半導體鰭112之間用於界定主動區域，且本揭露之申請專利範圍在此方面不受限制。氧化物界定圖案116可與虛設半導體鰭112及主動半導體鰭114一起形成。在圖1A中，主動半導體鰭114及氧化物界定圖案116為主動結構。
為形成虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116，可在基板110上預先形成襯墊層122及遮罩層124。襯墊層122包含介電材料，諸如氧化矽、氮化矽、氧 氮化矽或任何其他適合介電材料。遮罩層124包含介電材料，諸如氧化矽、氮化矽、氧氮化矽或任何其他適合介電材料。在一些實施例中，遮罩層124為硬遮罩層。在一些實施例中，襯墊層122為沉積於基板110上之氧化矽層，且遮罩層124為沉積於襯墊層122上之氮化矽層。可藉由熱氧化、化學氧化、原子層沉積(atomic layer deposition；ALD)或任何其他適當方法形成襯墊層122及遮罩層124。在一些實施例中，襯墊層122之厚度可為在約100至800埃之間，而遮罩層124之厚度可為在約200至2000埃之間。隨後，執行微影製程，此微影製程界定半導體基板110上之虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116。
參看圖1B。可使用三層光阻劑130，三層光阻劑130包含作為頂部或最上部分之光阻劑層132、中間層134及底部層136。三層光阻劑130覆蓋虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116。三層光阻劑130之光阻劑層132及中間層134可包含抗反射層或背側抗反射層以有助於光阻劑製程之曝光及聚焦。而底部層136可為硬遮罩材料，舉例而言，氮化物。
接著，圖案化三層光阻劑130之光阻劑層132。經圖案化之光阻劑層132曝露配置於鰭群組G1之虛設半導體鰭112上之中間層134之部分。同時，光阻劑層132仍然覆蓋配置於鰭群組G2及G3之虛設半導體鰭112、主動半導體鰭114及氧 化物界定圖案116上之中間層134之另一部分。為圖案化三層光阻劑130，根據使用的光阻為正光阻劑還是負光阻劑，再藉由用以下方式圖案化光阻劑層132以在光阻劑層132中形成來自遮罩之圖案：形成遮罩、曝露於輻射(諸如，光或準分子雷射)、用於硬化光阻劑之烘烤或固化操作，及使用顯影劑以移除光阻劑之經曝露或未經曝露部分。接著，使用此經圖案化之光阻劑層132來蝕刻下方之中間層134及底部層136以形成用於目標特徵(此處為鰭群組G1之虛設半導體鰭112)之蝕刻遮罩。
參看圖1C。使用經圖案化之光阻劑層132(參見圖1B)作為遮罩，藉由各種方法(包含乾式蝕刻、濕式蝕刻或乾式蝕刻與濕式蝕刻之組合)蝕刻三層光阻劑130之中間層134及底部層136(參見圖1B)。接著，移除(或蝕刻)配置於鰭群組G1之虛設半導體鰭112上之遮罩層124及襯墊層122(參見圖1B)之部分。接下來，凹陷(或蝕刻或移除)鰭群組G1之至少部分虛設半導體鰭112。乾式蝕刻製程可實施含氟氣體(如：四氟化碳(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及/或六氟乙烷(C2F6))、含氯氣體(如：氯氣(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)及/或三氯化硼(BCl3))、含溴氣體(如：溴化氫(HBr)及/或三溴甲烷(CHBr3))、含氧氣體、含碘氣體、其他適合氣體及/或電漿或其組合。蝕刻製程可包含多步驟蝕刻以得到蝕刻選擇性、靈活性及所期望蝕刻輪廓。在部 分地凹陷鰭群組G1之虛設半導體鰭112之後，舉例而言，藉由灰化來移除三層光阻劑130之光阻劑層132、中間層134及底部層136。灰化操作(諸如，電漿灰化)移除剩餘三層光阻劑130，可繼續執行濕式清潔以清潔蝕刻殘留物。
在圖1C中，鰭群組G1之經產生凹陷之虛設半導體鰭112之高度H1a可為約15nm至約30nm。鰭群組G1之虛設半導體鰭112中之至少一者具有頂部表面113a。頂部表面113a可為凹面。在一些實施例中，鰭群組G1之虛設半導體鰭112之頂部表面113a為向內彎曲。此外，在一些實施例中，鰭群組G1之兩個經凹陷之虛設半導體鰭112之高度H1a實質上相同。如本文所用之術語「實質上」可適用於修飾可准許變化而不導致與其相關之基本功能之改變之任何數量表示。
參看圖1D。可使用另一個三層光阻劑140，三層光阻劑140包含作為頂部或最上部分之光阻劑層142、中間層144及底部層146。三層光阻劑140覆蓋虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116。三層光阻劑140之光阻劑層142及中間層144可包含抗反射層或背側抗反射層以有助於光阻劑製程之曝光及聚焦。而底部層136可為硬遮罩材料，舉例而言，氮化物。
接著，圖案化三層光阻劑140之光阻劑層142。經圖案化之光阻劑層142曝露配置於鰭群組G2之虛設半導體鰭112上之中間層144之部分。同時，仍藉由光阻劑層142覆蓋配 置於鰭群組G1及G3之虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116上之中間層144之另一部分。為圖案化三層光阻劑140，根據使用的光阻為正光阻劑還是負光阻劑，再藉由用以下方式圖案化光阻劑層142以在光阻劑層142中形成來自遮罩之圖案：形成遮罩、曝露於輻射(諸如，光或準分子雷射)、用於硬化光阻劑之烘烤或固化操作，及使用顯影劑以移除光阻劑之經曝露或未經曝露部分。接著，使用此經圖案化之光阻劑層142來蝕刻下方之中間層144及底部層146以形成用於目標特徵(此處為鰭群組G2之虛設半導體鰭112)之蝕刻遮罩。
參看圖1E。使用經圖案化之光阻劑層142(參見圖1D)作為遮罩，藉由各種方法(包含乾式蝕刻、濕式蝕刻或乾式蝕刻與濕式蝕刻之組合)蝕刻三層光阻劑140之中間層144及底部層146(參見圖1D)。接著，移除(或蝕刻)配置於鰭群組G2之虛設半導體鰭112上之遮罩層124及襯墊層122(參見圖1D)之部分。接下來，凹陷(或蝕刻或移除)鰭群組G2之虛設半導體鰭112之至少部分。乾式蝕刻製程可實施含氟氣體(如：四氟化碳(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及/或六氟乙烷(C2F6))、含氯氣體(如：氯氣(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)及/或三氯化硼(BCl3))、含溴氣體(如：溴化氫(HBr)及/或三溴甲烷(CHBr3))、含氧氣體、含碘氣體、其他適合氣體及/或電漿或其組合。蝕刻製程可包含多 步驟蝕刻以得到蝕刻選擇性、靈活性及所期望蝕刻輪廓。在部分地移除鰭群組G2之虛設半導體鰭112之後，舉例而言，藉由灰化來移除三層光阻劑140之光阻劑層142、中間層144及底部層146。灰化操作(諸如，電漿灰化)移除剩餘之三層光阻劑140，可繼續執行濕式清潔以清潔蝕刻殘留物。
在圖1E中，鰭群組G2之經凹陷之虛設半導體鰭112之高度H1b可為約15nm至約30nm。此外，鰭群組G2及G1之經凹陷之虛設半導體鰭112之高度差小於約5nm或小於主動半導體鰭114之高度H2(參見圖1A)之約2%。即，虛設半導體鰭112具有小於約5nm之高度變化。或，高度H1a及H1b為實質上相同。如本文所用之術語「實質上」可適用於修飾可准許變化而不導致與其相關之基本功能之改變之任何數量表示。
鰭群組G2之虛設半導體鰭112分別具有頂部表面113b。頂部表面113b可為非凹面，舉例而言，可為凸面或實質上平坦。即，鰭群組G2之經凹陷之虛設半導體鰭112之頂部表面113b為向外彎曲。鰭群組G1之經凹陷之虛設半導體鰭112之頂部表面113a中之至少一者及鰭群組G2之經凹陷之虛設半導體鰭112之頂部表面113b中之至少一者沿不同方向彎曲。舉例而言，鰭群組G1之經凹陷之虛設半導體鰭112之頂部表面113a為凹面(或向內彎曲)，且鰭群組G2之經凹陷之虛設半導體鰭112之頂部表面113b為非凹面，諸如凸面(或向外彎曲)或 實質上平坦。
參看圖1F。可使用又另一個三層光阻劑150，三層光阻劑150包含作為頂部或最上部分之光阻劑層152、中間層154及底部層156。三層光阻劑150覆蓋虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116。三層光阻劑150之光阻劑層152及中間層154可包含抗反射層或背側抗反射層以有助於光阻劑製程之曝光及聚焦。而底部層156可為硬遮罩材料，舉例而言，氮化物。
接著，圖案化三層光阻劑150之光阻劑層152。經圖案化之光阻劑層152曝露配置於鰭群組G3之虛設半導體鰭112上之中間層154之部分。同時，仍藉由光阻劑層152覆蓋配置於鰭群組G1及G2之虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116上之中間層154之另一部分。為圖案化三層光阻劑150，根據使用的光阻為正光阻劑還是負光阻劑，再藉由用以下方式圖案化光阻劑層152以在光阻劑層152中形成來自遮罩之圖案：形成遮罩、曝露於輻射(諸如，光或準分子雷射)、用於硬化光阻劑之烘烤或固化操作，及使用顯影劑以移除光阻劑之經曝露或未經曝露部分。接著，使用此經圖案化之光阻劑層152來蝕刻下方之中間層154及底部層156以形成用於目標特徵(此處為鰭群組G3之虛設半導體鰭112)之蝕刻遮罩。
參看圖1G。使用經圖案化之光阻劑層152(參見圖 1F)作為遮罩，藉由各種方法(包含乾式蝕刻、濕式蝕刻或乾式蝕刻與濕式蝕刻之組合)蝕刻三層光阻劑150之中間層154及底部層156(參見圖1F)。接著，移除(或蝕刻)配置於鰭群組G3之虛設半導體鰭112上之遮罩層124及襯墊層122(參見圖1F)之部分。接下來，凹陷(或蝕刻或移除)鰭群組G3之虛設半導體鰭112之至少部分。乾式蝕刻製程可實施含氟氣體(如：四氟化碳(CF4)、六氟化硫(SF6)、二氟甲烷(CH2F2)、三氟甲烷(CHF3)及/或六氟乙烷(C2F6))、含氯氣體(如：氯氣(Cl2)、三氯甲烷(CHCl3)、四氯化碳(CCl4)及/或三氯化硼(BCl3))、含溴氣體(如：溴化氫(HBr)及/或三溴甲烷(CHBr3))、含氧氣體、含碘氣體、其他適合氣體及/或電漿或其組合。蝕刻製程可包含多步驟蝕刻以得到蝕刻選擇性、靈活性及所期望蝕刻輪廓。在部分地移除鰭群組G3之虛設半導體鰭112之後，舉例而言，藉由灰化來移除三層光阻劑150之光阻劑層152、中間層154及底部層156。灰化操作(諸如，電漿灰化)移除剩餘之三層光阻劑150，可繼續執行濕式清潔以清潔蝕刻殘留物。
因此，在圖1A至1G中，配置於絕緣區102(亦即，鰭群組G1)之中間部分M(參見圖1G)處之鰭群組之虛設半導體鰭112經凹陷之後，再凹陷配置於絕緣區102(亦即，鰭群組G2或G3)之邊緣部分E(參見圖1G)處之鰭群組之虛設半導體鰭112。
在圖1G中，鰭群組G3之經凹陷之虛設半導體鰭 112之高度H1c可為約15nm至約30nm。此外，鰭群組G1、G2及G3之經凹陷的虛設半導體鰭112之間的高度差小於約5nm或小於主動半導體鰭114之高度H2(參見圖1A)之約2%。或，高度H1a、H1b及H1c為實質上相同。如本文所用之術語「實質上」可適用於修飾可准許變化而不導致與其相關之基本功能之改變之任何數量表示。
鰭群組G3之虛設半導體鰭112分別具有頂部表面113c。頂部表面113c可為非凹面，舉例而言，凸面或實質上平坦。即，鰭群組G3之經凹陷之虛設半導體鰭112之頂部表面113c為向外彎曲。鰭群組G1之經凹陷之虛設半導體鰭112之頂部表面113a中之至少一者與鰭群組G3之經凹陷之虛設半導體鰭112之頂部表面113c中之至少一者沿不同方向彎曲。舉例而言，鰭群組G1之經凹陷之虛設半導體鰭112之頂部表面113a為凹面(或向內彎曲)，且鰭群組G3之經凹陷之虛設半導體鰭112之頂部表面113c為非凹面，諸如凸面(或向外彎曲)或實質上平坦。
根據上述實施例，不同鰭群組之虛設半導體鰭一次一個群組地移除(或蝕刻或切割)。此外，一次移除虛設半導體鰭中之至少兩者。此等製程可防止配置於基板之主動區上之特徵(例如，主動半導體鰭及氧化物界定圖案)在虛設半導體鰭之移除製程期間受到損壞。另外，此等製程可獲得具有實質上相同高度之經凹陷之虛設半導體鰭。此外，應注意，儘管在圖 1A至1G中執行三個蝕刻製程以一次一個群組地凹陷虛設半導體鰭，亦即，將虛設半導體鰭分組(或劃分)成三個鰭群組，但本揭露之申請專利範圍在此方面不受限制。在一些其他實施例中，只要將虛設半導體鰭分組(或劃分)成至少兩個鰭群組，這些鰭群組中之每一者包含至少兩個相鄰之虛設半導體鰭，且鰭群組一次一個群組地產生凹陷，實施例即落於本申請專利範圍內。
參看圖1H。在一些實施例中，形成至少一個絕緣結構160以覆蓋經凹陷之虛設半導體鰭112，而未覆蓋主動半導體鰭114及氧化物界定圖案116。即，經凹陷之虛設半導體鰭112嵌入於絕緣結構160下方。主動半導體鰭114可為至少一個鰭式場效電晶體之源極/汲極特徵。
在一些實施例中，絕緣結構160包含氧化矽、氮化矽、氧氮化矽、其他適合材料或其組合。藉由適合製程形成絕緣結構160。舉例而言，藉由使用化學氣相沉積用一或多個介電材料填充半導體特徵(亦即，虛設半導體鰭112、主動半導體鰭114及氧化物界定圖案116)之間的溝槽來形成絕緣結構160。在一些實施例中，絕緣結構160可具有多層結構，諸如填充有氮化矽或氧化矽之熱氧化物襯裡層。可在形成絕緣結構160之後執行至少一個退火製程。在一些實施例中，可在絕緣結構160之形成製程期間移除襯墊層122及遮罩層124(參見圖1G)。
在形成絕緣結構160之後，半導體裝置可經歷進一步互補式金屬氧化物半導體或金屬氧化物半導體製程以形成各種特徵及區域。舉例而言，這些製程可包含在基板110上形成閘極結構(包含主動半導體鰭114之一部分上)及在閘極結構之相對側上形成源極與汲極區(包含主動半導體鰭114之另一部分)。形成閘極結構可包含沉積、圖案化及蝕刻製程。可藉由沉積及蝕刻技術在閘極結構之壁上形成閘極間隔件。可藉由凹陷、磊晶生長及植入技術形成源極與汲極區區。可在上文所提及之製程之前、期間或之後提供額外製程，且可替換或消除所描述之製程中之一些製程，以獲得方法之其他實施例。
亦可在基板110上執行後續製程，如形成各種觸點/導孔/線及多層內連接特徵(例如，金屬層及層間介電質)，其經配置以連接半導體裝置之各種特徵或結構。舉例而言，多層內連接特徵包含垂直內連接件(諸如，習知的導孔或觸點)及水平互連件(諸如，金屬線)。各種內連接特徵可實施各種導電材料，包含銅、鎢及/或矽化物。在一些實施例中，使用鑲嵌及/或雙鑲嵌製程來形成與銅相關之多層內連接結構。
圖2A至2E為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。參看圖2A。提供基板110。基板110具有一個絕緣區102及兩個主動區104，其中絕緣區102配置於兩個主動區104之間。
在基板110之絕緣區102上形成三個鰭群組G1、 G2及G3。鰭群組G1、G2及G3彼此相鄰。舉例而言，在圖2A中，鰭群組G1配置於鰭群組G2與G3之間。鰭群組G1、G2及G3分別包含兩個相鄰之虛設半導體鰭112。此外，至少兩個主動半導體鰭114分別形成於基板110之主動區104上。即，虛設半導體鰭112配置於兩個主動半導體鰭114之間。主動半導體鰭114可與虛設半導體鰭112一起形成。
參看圖2B。凹陷鰭群組G1之虛設半導體鰭112。凹陷細節類似於圖1B至1C之製程，且因此，下文將不重複此方面之描述。
參看圖2C。凹陷鰭群組G2之虛設半導體鰭112。凹陷細節類似於圖1D至1E之製程，且因此，下文將不重複此方面之描述。
參看圖2D。凹陷鰭群組G3之虛設半導體鰭112。凹陷細節類似於圖1F至1G之製程，且因此，下文將不重複此方面之描述。因此，在圖2A至2D中，在凹陷配置於絕緣區102(亦即，鰭群組G1)之中間部分(參見圖2D)處之鰭群組之虛設半導體鰭112之後，凹陷配置於絕緣區102(亦即，鰭群組G2或G3)之邊緣部分E(參見圖2D)處之鰭群組之虛設半導體鰭112。
參看圖2E。形成至少一個絕緣結構160以覆蓋經凹陷之虛設半導體鰭112而未覆蓋主動半導體鰭114。即，經凹陷之虛設半導體鰭112嵌入於絕緣結構160下方。主動半導 體鰭114可為至少一個鰭式場效電晶體之源極/汲極特徵。形成細節類似於圖1H之製程，且因此，下文將不重複此方面之描述。圖2A至2E之半導體裝置之其他相關結構細節類似於圖1A至1H之半導體裝置，且因此，下文將不重複此方面之描述。
圖3A至3E為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。參看圖3A。提供基板110。在基板110之絕緣區102上形成三個鰭群組G1、G2及G3。由於基板及鰭群組G1、G2及G3之結構細節類似於圖2A，且因此，下文將不重複此方面之描述。
參看圖3B。凹陷鰭群組G2之虛設半導體鰭112。凹陷細節類似於圖1D至1E之製程，且因此，下文將不重複此方面之描述。
參看圖3C。凹陷鰭群組G3之虛設半導體鰭112。凹陷細節類似於圖1F至1G之製程，且因此，下文將不重複此方面之描述。
參看圖3D。凹陷鰭群組G1之虛設半導體鰭112。凹陷細節類似於圖1B至1C之製程，且因此，下文將不重複此方面之描述。因此，在圖3A至3D中，在凹陷配置於絕緣區102(亦即，鰭群組G1)之中間部分M(參見圖3D)處之鰭群組之虛設半導體鰭112之前，先凹陷配置於絕緣區102(亦即，鰭群組G2或G3)之邊緣部分E(參見圖3D)處之鰭群組之虛設半導體鰭112。
參看圖3E。形成至少一個絕緣結構160以覆蓋經凹陷之虛設半導體鰭112而未覆蓋主動半導體鰭114。即，經凹陷之虛設半導體鰭112嵌入於絕緣結構160下方。主動半導體鰭114可為至少一個鰭式場效電晶體之源極/汲極特徵。形成細節類似於圖1H之製程，且因此，下文將不重複此方面之描述。圖3A至3E之半導體裝置之其他相關結構細節類似於圖1A至1H之半導體裝置，且因此，下文將不重複此方面之描述。
圖4A至4E為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。參看圖4A。提供基板110。在基板110之絕緣區102上形成三個鰭群組G1、G2及G3。由於基板及鰭群組G1、G2及G3之結構細節類似於圖2A，且因此，下文將不重複此方面之描述。
參看圖4B。凹陷鰭群組G2之虛設半導體鰭112。凹陷細節類似於圖1D至1E之製程，且因此，下文將不重複此方面之描述。
參看圖4C。凹陷鰭群組G1之虛設半導體鰭112。凹陷細節類似於圖1B至1C之製程，且因此，下文將不重複此方面之描述。
參看圖4D。凹陷鰭群組G3之虛設半導體鰭112。凹陷細節類似於圖1F至1G之製程，且因此，下文將不重複此方面之描述。
參看圖4E。形成至少一個絕緣結構160以覆蓋經 凹陷之虛設半導體鰭112而未覆蓋主動半導體鰭114。即，經凹陷之虛設半導體鰭112嵌入於絕緣結構160下方。主動半導體鰭114可為至少一個鰭式場效電晶體之源極/汲極特徵。形成細節類似於圖1H之製程，且因此，下文將不重複此方面之描述。圖4A至4E之半導體裝置之其他相關結構細節類似於圖1A至1H之半導體裝置，且因此，下文將不重複此方面之描述。
圖5A至5D為根據本揭露之一些實施例之製造半導體裝置之方法在各階段的橫截面圖。參看圖5A。提供基板110。基板110具有一個絕緣區102及兩個主動區104，其中絕緣區102配置於兩個主動區104之間。
在基板110之絕緣區102上形成兩個鰭群組G1及G2。鰭群組G1及G2彼此相鄰。鰭群組G1及G2分別包含至少兩個相鄰之虛設半導體鰭112。舉例而言，鰭群組G1包含虛設半導體鰭112中之三者且鰭群組G2包含虛設半導體鰭112中之兩者。此外，兩個主動半導體鰭114分別形成於基板110之主動區104上。即，虛設半導體鰭112配置於兩個主動半導體鰭114之間。主動半導體鰭114可與虛設半導體鰭112一起形成。
參看圖5B。凹陷鰭群組G1之虛設半導體鰭112。凹陷細節類似於圖1B至1C之製程，且因此，下文將不重複此方面之描述。
參看圖5C。凹陷鰭群組G2之虛設半導體鰭112。凹陷細節類似於圖1D至1E之製程，且因此，下文將不重複此 方面之描述。
參看圖5D。形成至少一個絕緣結構160以覆蓋經凹陷之虛設半導體鰭112而未覆蓋主動半導體鰭114。即，經凹陷之虛設半導體鰭112嵌入於絕緣結構160下方。主動半導體鰭114可為至少一個鰭式場效電晶體之源極/汲極特徵。形成細節類似於圖1H之製程，且因此，下文將不重複此方面之描述。圖5A至5D之半導體裝置之其他相關結構細節類似於圖1A至1H之半導體裝置，且因此，下文將不重複此方面之描述。
本揭露之一實施例為一種用於製造半導體結構之方法，包含在基板上形成複數個虛設半導體鰭，其中虛設半導體鰭彼此相鄰且分組成複數個鰭群組。一次一個群組地凹陷鰭群組之虛設半導體鰭。
本揭露之另一實施例為一種用於製造一半導體結構之方法，包含在基板上形成第一鰭群組及第二鰭群組，其中第一鰭群組相鄰於第二鰭群組，第一鰭群組包含至少兩個相鄰之第一虛設半導體鰭且第二鰭群組包含至少兩個相鄰之第二虛設半導體鰭。凹陷第一鰭群組之第一虛設半導體鰭。凹陷第二鰭群組之第二虛設半導體鰭，其中分開地執行凹陷第一鰭群組之第一虛設半導體鰭及該凹陷該第二鰭群組之該些第二虛設半導體鰭。
本揭露之又一實施例為一種半導體結構，包含基板、至少一主動結構，以及複數個虛設半導體鰭。至少一主動 結構配置於基板上。複數個虛設半導體鰭配置該基板上且相鄰於主動結構，其中虛設半導體鰭比主動結構短且虛設半導體鰭之高度變化小於約5奈米(nm)。
上文概述數個實施例之特徵以使得熟習此項技術者可較佳地理解本揭露之態樣。熟習此項技術者應瞭解，其可容易地使用本揭露作為一基礎來設計或修改用於實施本文所引入之實施例之相同目的及/或達成相同優點之其他製程及結構。熟習此項技術者亦應認識到，此等等效構造並不背離本揭露之精神及範疇，且其可在不背離本揭露之精神及範疇之情況下做出各種改變、替代及變更。
102‧‧‧絕緣區
104‧‧‧主動區
110‧‧‧基板
112‧‧‧虛設半導體鰭
114‧‧‧主動半導體鰭
116‧‧‧氧化物界定圖案
160‧‧‧絕緣結構
G1‧‧‧鰭群組
G2‧‧‧鰭群組
G3‧‧‧鰭群組

Claims (10)

  1. 一種用於製造半導體結構之方法，包含：在一基板上形成複數個虛設半導體鰭，其中該些虛設半導體鰭彼此相鄰且分組成複數個鰭群組；以及一次一個群組地凹陷該些鰭群組之該些虛設半導體鰭。
  2. 如請求項1所述之方法，更包含：形成一絕緣結構以覆蓋該些經凹陷之虛設半導體鰭；或者其中該凹陷步驟包含：形成一抗反射層以覆蓋該些虛設半導體鰭；在該抗反射層上形成一經圖案化之遮罩，其中該經圖案化之遮罩曝露配置於該些鰭群組之其中一者之上的該抗反射層之一部分；以及凹陷自該經圖案化之遮罩曝露之該抗反射層之該部分及該些鰭群組之該其中一者之該些虛設半導體鰭；或者其中該凹陷步驟經執行使得不同鰭群組之經凹陷之該些虛設半導體鰭具有實質上相同高度；或者其中該些鰭群組配置於該基板之一絕緣區中，且該凹陷步驟包含：凹陷配置於該基板之該絕緣區之一邊緣部分處之該些鰭群組中之一者之該些虛設半導體鰭；以及在凹陷配置於該基板之該絕緣區之該邊緣部分處之該些鰭群組中之該一者之該些虛設半導體鰭之後，凹陷配置於該 基板之該絕緣區之一中間部分處之該些鰭群組中之另一者之該些虛設半導體鰭；或者其中該些鰭群組配置於該基板之一絕緣區中，且該凹陷包含：凹陷配置於該基板之該絕緣區之一中間部分處之該些鰭群組之其中一者之該些虛設半導體鰭；以及在凹陷配置於該基板之該絕緣區之該中間部分處之該些鰭群組之該其中一者之該些虛設半導體鰭之後，凹陷配置於該基板之該絕緣區之一邊緣部分處之該些鰭群組中之另一者之該些虛設半導體鰭。
  3. 一種用於製造一半導體結構之方法，包含：在一基板上形成一第一鰭群組及一第二鰭群組，其中該第一鰭群組相鄰於該第二鰭群組，該第一鰭群組包含至少兩個相鄰之第一虛設半導體鰭且該第二鰭群組包含至少兩個相鄰之第二虛設半導體鰭；以及凹陷該第一鰭群組之該些第一虛設半導體鰭；以及凹陷該第二鰭群組之該些第二虛設半導體鰭，其中分開地執行該凹陷該第一鰭群組之該些第一虛設半導體鰭及該凹陷該第二鰭群組之該些第二虛設半導體鰭。
  4. 如請求項3所述之方法，更包含：形成一絕緣結構以覆蓋經凹陷之該些第一虛設半導體鰭及經凹陷之該些第二虛設半導體鰭；或者 其中在該基板上形成該第一鰭群組及該第二鰭群組更包含：在該基板上且相鄰於該第一鰭群組形成至少一主動半導體鰭，其中該第一鰭群組配置於該至少一主動半導體鰭與該第二鰭群組之間。
  5. 如請求項3所述之方法，其中在該基板上形成該第一鰭群組及該第二鰭群組更包含：在該基板上且相鄰於該第一鰭群組形成一第三鰭群組，其中該第三鰭群組包含至少兩個相鄰之之第三虛設半導體鰭，該第一鰭群組配置於該第三鰭群組與該第二鰭群組之間，且該方法更包含：凹陷該第三鰭群組之該些第三虛設半導體鰭，其中分開地地執行凹陷該第一鰭群組之該些第一虛設半導體鰭、凹陷該第二鰭群組之該些第二虛設半導體鰭及凹陷該第三鰭群組之該些第三虛設半導體鰭。
  6. 如請求項4或5所述之方法，其中在凹陷該第二鰭群組之該些第二虛設半導體鰭之前，凹陷該第一鰭群組之該些第一虛設半導體鰭。
  7. 如請求項4或5所述之方法，其中在凹陷該第二鰭群組之該些第二虛設半導體鰭之後，凹陷該第一鰭群組之該些第一虛設半導體鰭。
  8. 如請求項5所述之方法，其中在凹陷該第三鰭群組之該些第三虛設半導體鰭之後凹陷該第一鰭群組之該些第一虛設半導體鰭。
  9. 一種半導體結構，包含：一基板；至少一主動結構，配置於該基板上；以及複數個虛設半導體鰭，配置於該基板上且相鄰於該主動結構，其中該些虛設半導體鰭比該主動結構短且該些虛設半導體鰭之一高度變化小於約5奈米(nm)。
  10. 如請求項9所述之半導體結構，更包含：一絕緣結構，覆蓋該些虛設半導體鰭；或者其中彼此相鄰之該些虛設半導體鰭中之至少兩者具有非凹面頂部表面。
TW105139538A 2015-12-14 2016-11-30 半導體結構與其製造方法 TWI625827B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/968,468 US9991256B2 (en) 2015-12-14 2015-12-14 Semiconductor structure and manufacturing method thereof
US14/968,468 2015-12-14

Publications (2)

Publication Number Publication Date
TW201731028A true TW201731028A (zh) 2017-09-01
TWI625827B TWI625827B (zh) 2018-06-01

Family

ID=59020233

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105139538A TWI625827B (zh) 2015-12-14 2016-11-30 半導體結構與其製造方法

Country Status (3)

Country Link
US (3) US9991256B2 (zh)
CN (1) CN106876336B (zh)
TW (1) TWI625827B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722050B2 (en) * 2015-09-04 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
US10074657B2 (en) 2016-04-28 2018-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fins and semiconductor device which includes fins
US10355110B2 (en) * 2016-08-02 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of forming same
US10032869B2 (en) 2016-08-17 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistor (FinFET) device having position-dependent heat generation and method of making the same
US10211107B1 (en) * 2017-09-10 2019-02-19 United Microelectronics Corp. Method of fabricating fins including removing dummy fins after fluorocarbon flush step and oxygen clean step
US10361125B2 (en) 2017-12-19 2019-07-23 International Business Machines Corporation Methods and structures for forming uniform fins when using hardmask patterns
TWI750316B (zh) * 2018-02-09 2021-12-21 聯華電子股份有限公司 1-1強制性鰭狀堆疊反向器及形成強制性鰭狀堆疊反向器的方法
US11189614B2 (en) * 2018-03-16 2021-11-30 Intel Corporation Process etch with reduced loading effect
US10818556B2 (en) * 2018-12-17 2020-10-27 United Microelectronics Corp. Method for forming a semiconductor structure
CN111834222A (zh) * 2019-04-15 2020-10-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112103182B (zh) * 2019-06-18 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR20220043945A (ko) 2020-09-28 2022-04-06 삼성전자주식회사 반도체 장치 및 그 제조 방법
CN114334820A (zh) * 2020-09-30 2022-04-12 上海华力集成电路制造有限公司 鳍式场效应晶体管的截断工艺方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9515184B2 (en) 2013-09-12 2016-12-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with multiple-height fins and substrate trenches
US9190496B2 (en) * 2014-01-23 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
TWI615976B (zh) * 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
US9722050B2 (en) 2015-09-04 2017-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20200235095A1 (en) 2020-07-23
CN106876336A (zh) 2017-06-20
US20180269207A1 (en) 2018-09-20
US11211380B2 (en) 2021-12-28
TWI625827B (zh) 2018-06-01
US10636787B2 (en) 2020-04-28
US9991256B2 (en) 2018-06-05
US20170170174A1 (en) 2017-06-15
CN106876336B (zh) 2019-11-15

Similar Documents

Publication Publication Date Title
TWI625827B (zh) 半導體結構與其製造方法
TWI596766B (zh) 半導體裝置與其製造方法
US10840097B2 (en) Semiconductor methods and devices
US11043453B2 (en) Method of preventing pattern collapse
US9431397B2 (en) Method for fabricating a multi-gate device
US9583594B2 (en) Method of fabricating semiconductor device
KR101576335B1 (ko) 집적 회로 패터닝 방법
US9564371B2 (en) Method for forming semiconductor device
TW202117851A (zh) 半導體結構的形成方法
TWI759814B (zh) 半導體裝置之製造方法
TWI579899B (zh) 半導體裝置之製造方法
US10685871B2 (en) Method for forming semiconductor structure
CN112786701A (zh) 半导体结构的形成方法
TWI584433B (zh) 半導體結構及其製作方法
CN111668091A (zh) 半导体器件及其形成方法
TW201701322A (zh) 開口結構及其製造方法以及內連線結構