TWI443772B - 元件內隔離結構之製造方法 - Google Patents

元件內隔離結構之製造方法 Download PDF

Info

Publication number
TWI443772B
TWI443772B TW100115039A TW100115039A TWI443772B TW I443772 B TWI443772 B TW I443772B TW 100115039 A TW100115039 A TW 100115039A TW 100115039 A TW100115039 A TW 100115039A TW I443772 B TWI443772 B TW I443772B
Authority
TW
Taiwan
Prior art keywords
insulating layer
semiconductor substrate
isolation structure
trenches
mask layer
Prior art date
Application number
TW100115039A
Other languages
English (en)
Other versions
TW201243997A (en
Inventor
Jar Ming Ho
Yi Nan Chen
Hsien Wen Liu
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201243997A publication Critical patent/TW201243997A/zh
Application granted granted Critical
Publication of TWI443772B publication Critical patent/TWI443772B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

元件內隔離結構之製造方法
本發明係關於半導體製作，且特別是關於一種元件內隔離結構(intra-device isolation structure)之製造方法。
現今積體電路係由於如矽基板之半導體基板上橫向地設置數百萬計之如電晶體與電容器等個別元件(device)而形成。
此些各別元件之間係透過如矽的局部氧化(local oxidation of silicon，LOCOS)、凹陷型LOCOS(recessed LOCOS)與溝槽隔離(trench isolation)等多種隔離技術所製成之隔離結構而相互隔離。
除了隔離此些各別元件之隔離結構外，亦需要元件內隔離結構(intra-device isolation structures)以電性隔離形成於各別元件內如擴散區(diffusion regions)與導電構件等多個構件。此些元件內隔離結構亦可藉由矽的局部氧化(local oxidation of silicon，LOCOS)、凹陷型LOCOS(recessed LOCOS)與溝槽隔離(trench isolation)等多種隔離技術所製成。
本發明提供了一種元件內隔離結構之製造方法。
依據一實施例，本發明之一種元件內隔離結構之製造方法，包括：
提供一半導體基板，其上形成有一罩幕層；形成複數個第一溝槽於該罩幕層與該半導體基板之內；形成一第一絕緣層於該些第一溝槽之內；移除部份之該罩幕層，以部份露出位於該些第一溝槽內之該第一絕緣層；形成一保護間隔物於為該罩幕層所部份露出之該第一絕緣層之一側面上，並部份露出介於該第一絕緣層間之該罩幕層一部；施行一蝕刻製程，於該保護間隔物所露出之該罩幕層之該部及其下方之該半導體基板之內形成複數個第二溝槽；形成一第二絕緣層於該些第二溝槽內；以及移除高於該半導體基板之一頂面之該保護間隔物、該罩幕層、該第一絕緣層與該第二絕緣層。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下：
第1-5圖為一系列剖面圖，顯示了依據本發明一實施例之一種元件內隔離結構(inter-device isolation structure)之製造方法。在此，本實施例之方法係屬本案發明人所知悉之一方法而在此作為一比較例，以論述本案發明人所發現問題而非用以限制本發明。
請參照第1圖，首先提供具有一罩幕層102形成於其上之一半導體基板100。半導體基板100例如為一矽基板，而罩幕層102例如為一多晶矽層(polysilicon layer)。接著，於罩幕層102之上形成一圖案化阻劑層104，其內具有數個開口OP。接著施行一蝕刻製程(未顯示)，蝕刻為此些開口OP所露出之罩幕層102與半導體基板100，進而於罩幕層102與半導體基板100之內形成了數個溝槽T1。
請參照第2圖，首先去除圖案化阻劑層104，接著於罩幕層102之上形成如二氧化矽之一絕緣材料並使之完全地填入於此些溝槽T1內。接著，施行一平坦化程序(未顯示)，移除高於罩幕層102之絕緣材料，於每一溝槽T1內形成了一絕緣層106。位於溝槽T1內之此絕緣層106於半導體基板100上係作為定義如記憶元件(memory device)之記憶區(memory region)之數個元件區的元件-元件間離結構(device-to-device isolation structure)。接著藉由如濕蝕刻之程序以完全移除罩幕層102，分別露出部份之絕緣層106，如第3圖所示。
請參照第4圖，接著順應地形成如氮化矽之一層介電材料(未顯示)於如第3圖所示之半導體基板100及絕緣層106的表面之上。接著藉由如乾蝕刻程序之一程序以蝕刻此層介電材料，以於露出的絕緣層106的數個側壁面之上分別形成一介電間隔物108，而此些介電間隔物108部分地露出了其鄰近之半導體基板100。接著，施行一蝕刻程序(未顯示)，並採用此些介電間隔物108與此些絕緣層106作為一蝕刻罩幕以蝕刻半導體基板100，進而於此些溝槽T1之間的半導體基板100中分別形成了一溝槽T2。於一實施例中，溝槽T2具有位於半導體基板100內之一深度，其少於先前形成於半導體基板100內之溝槽T1之一深度。
請參照第5圖，接著於半導體基板100、此些介電間隔物108及此些絕緣層106之上坦覆地形成如二氧化矽之一層絕緣材料，並使之完全地填入溝槽T2。接著，移除高出半導體基板100之頂面的絕緣材料、絕緣層106與介電間隔物108，以於每一溝槽T2內形成一絕緣層110。如第5圖所示，於移除高於半導體基板100之頂面的絕緣材料、絕緣層106與介電間隔物108之後，此些絕緣層106將具有一縮減厚度且與此些絕緣層110及半導體基板100之頂面共平面。如擴散區(diffusion regions)及導電構件(conductive element)等元件構件可形成於此些絕緣層110與106間的半導體基板100之內或之上，進而形成具有特定功能之數個元件(未顯示)於半導體基板100之上。
於如第1-5圖所示之方法中，由於絕緣層106之如寬度或直徑之一尺寸將會隨著元件區(例如介於相鄰絕緣層106之間的一區域)的縮減而持續縮減，因此可能於如第3圖所示之露出的數個絕緣層106處產生了不期望的搖晃問題(wobbling issue)，進而使得此些露出的絕緣層106於形成如第4圖所示之數個介電間隔物108與數個溝槽T2的程序中倒塌。如此，將會影響如第1-5圖所示之製造方法，進而造成了元件內隔離結構(intra-device isolation structures，即絕緣層110)的不良製作情形。
因此，便需要適用於解決上述搖晃問題之一種元件內隔離結構之製造方法。
第6-10圖為一系列示意圖，顯示了依據本發明另一實施例之一種元件內隔離結構之製造方法，其不會有上述搖晃問題。
請參照第6圖，首先提供一半導體基板200，其上具有一罩幕層202。半導體基板200例如為一矽基板，而罩幕層202例如為一氮化矽層。接著，於罩幕層202上形成一圖案化阻劑層204，其內具有數個開口OP。
請參照第7圖，接著施行一蝕刻製程(未顯示)，蝕刻為此些開口OP所露出之罩幕層202與半導體基板200，進而於罩幕層202與半導體基板200之內形成了數個溝槽T3。接著，於形成此些溝槽T3之後，先去除圖案化阻劑層204，接著形成如二氧化矽之一絕緣材料於罩幕層202之上並使之完全地填入於此些溝槽T3內。接著，施行一平坦化程序(未顯示)以移除高於罩幕層202之絕緣材料，於每一溝槽T3內形成了一絕緣層206。位於此些溝槽T3內之絕緣層206係作為於半導體基板200上係作為定義如記憶元件(memory device)之記憶區(memory region)之數個元件區的元件-元件間離結構(device-to-device isolation structure)。
請參照第8圖，接著施行一蝕刻程序(未顯示)，部份移除罩幕層202及部份露出絕緣層206。於此蝕刻程序中，所移除之罩幕層202的厚度D約為100-500埃，因而露出了厚度約100-500埃之絕緣層206。接著，順應地形成一保護層208於罩幕層202及絕緣層206之上。此保護層208可包括如氮化鈦(TiN)或氧化鋁(Al2 O3 )之材料，其具有相比於罩幕層202之一極佳蝕刻選擇比。
請參照第9圖，接著施行一蝕刻程序(未顯示)，回蝕刻(etch back)保護層208，於露出的絕緣層206之各側壁面之上形成了一保護間隔物208a，而此些保護間隔物208a亦部份露出了其鄰近罩幕層202。接著，施行一蝕刻程序(未顯示)，蝕刻為保護間隔物208a所露出之罩幕層202及其下方之半導體基板200，進而於相鄰的溝槽T3之間的罩幕層202與半導體基板200內分別形成了一溝槽T4。於一實施例中，此些溝槽T4具有位於半導體基板200內之一深度，其少於先前形成於半導體基板200內之溝槽T3之一深度。
請參照第10圖，接著坦覆地形成如二氧化矽之一層絕緣材料於半導體基板200、罩幕層202、保護間隔物208a及絕緣層206之上，並使之完全地填入此些溝槽T4。接著，移除高出半導體基板200之一頂面之絕緣材料、罩幕層202、保護間隔物208a與絕緣層206，進而形成一絕緣層210於每一溝槽T4內。如第10圖所示，於移除高出半導體基板200頂面之絕緣材料、罩幕層202、保護間隔物208a之後，此些絕緣層206將具有一縮減厚度且與此些絕緣層210及半導體基板200之頂面共平面。如擴散區(diffusion regions)及導電構件(conductive element)等元件構件可形成於此些絕緣層210與206間的半導體基板200之內或之上，進而形成具有特定功能之數個元件(未顯示)於半導體基板200之上。
於如第6-10圖所示之製造方法中，由於罩幕層202係經過部份移除而非如第2圖所示般為全部地移除，故可隨著元件區(如介於相鄰絕緣層106間的一區域)的縮減而持續縮減絕緣層206之如寬度或直徑之一尺寸，如此可避免 如第1-5圖所示之搖晃與倒塌問題的發生。因此，便可藉由如第6-10圖所示之製造方法而確保做為元件內隔離結構(intra-device isolation structure)的此些絕緣層210的製作情形。此外，藉由此些保護間隔物208a的使用，可自對準地形成用於容納絕緣層210的此些溝槽T4，無須用於定義形成溝槽T4之額外圖案化光罩的使用。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100．．．半導體基板
102．．．罩幕層
104．．．圖案化阻劑層
106．．．絕緣層
108．．．介電間隔物
200．．．半導體基板
202．．．罩幕層
204．．．圖案化阻劑層
206．．．絕緣層
208．．．保護層
208a．．．保護間隔物
210．．．絕緣層
OP．．．開口
T1、T2、T3、T4．．．溝槽
D．．．厚度
第1-5圖為一系列剖面圖，顯示了依據本發明一實施例之一種元件內隔離結構之製造方法；以及
第6-10圖為一系列剖面圖，顯示了依據本發明另一實施例之一種元件內隔離結構之製造方法。
200．．．半導體基板
202．．．罩幕層
206．．．絕緣層
208．．．保護層
D．．．厚度

Claims (10)

  1. 一種元件內隔離結構之製造方法，包括：提供一半導體基板，其上形成有一罩幕層；形成複數個第一溝槽於該罩幕層與該半導體基板之內；形成一第一絕緣層於該些第一溝槽之內；移除部份之該罩幕層，以部份露出位於該些第一溝槽內之該第一絕緣層；形成一保護間隔物於為該罩幕層所部份露出之該第一絕緣層之一側面上，並部份露出介於該第一絕緣層間之該罩幕層；施行一蝕刻製程，於為該保護間隔物所露出之該罩幕層以及其下方之該半導體基板之內以形成複數個第二溝槽；形成一第二絕緣層於該些第二溝槽內；以及移除高於該半導體基板之一頂面之該保護間隔物、該罩幕層、該第一絕緣層與該第二絕緣層。
  2. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中位於該半導體基板內之該些第一溝槽具有較位於該半導體基板內之該些第二溝槽為深之一深度。
  3. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中該罩幕層包括氮化矽，而該保護間隔物包括氮化鈦。
  4. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中形成於該些第一溝槽內之該第一絕緣層於該半導體基板之上定義出複數個元件區。
  5. 如申請專利範圍第4項所述之元件內隔離結構之製造方法，其中位於該些第二溝槽內之該第二絕緣層係為元件內隔離結構。
  6. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中於部份移除該罩幕層時，露出了該些第一溝槽內之該第一絕緣層之該部的約100-500埃之一厚度。
  7. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中該第一絕緣層包括二氧化矽。
  8. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中該第二絕緣層包括二氧化矽。
  9. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中於移除高於該半導體基板之該頂面之該保護間隔物、該罩幕層、該第一絕緣層與該第二絕緣層之後，該第一絕緣層與該第二絕緣層係與該半導體基板之該頂面共平面。
  10. 如申請專利範圍第1項所述之元件內隔離結構之製造方法，其中該半導體基板係為一矽基板。
TW100115039A 2011-04-25 2011-04-29 元件內隔離結構之製造方法 TWI443772B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/093,726 US8178418B1 (en) 2011-04-25 2011-04-25 Method for fabricating intra-device isolation structure

Publications (2)

Publication Number Publication Date
TW201243997A TW201243997A (en) 2012-11-01
TWI443772B true TWI443772B (zh) 2014-07-01

Family

ID=46033185

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100115039A TWI443772B (zh) 2011-04-25 2011-04-29 元件內隔離結構之製造方法

Country Status (3)

Country Link
US (1) US8178418B1 (zh)
CN (1) CN102760681B (zh)
TW (1) TWI443772B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8946050B2 (en) * 2012-10-30 2015-02-03 Globalfoundries Inc. Double trench well formation in SRAM cells

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100297734B1 (ko) * 1999-07-07 2001-11-01 윤종용 반도체 집적회로의 트렌치 소자분리 방법
US7442976B2 (en) * 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7316952B2 (en) * 2005-05-31 2008-01-08 Nanya Technology Corporation Method for forming a memory device with a recessed gate
KR100763330B1 (ko) * 2005-12-14 2007-10-04 삼성전자주식회사 활성 핀들을 정의하는 소자분리 방법, 이를 이용하는반도체소자의 제조방법 및 이에 의해 제조된 반도체소자
US20080113483A1 (en) * 2006-11-15 2008-05-15 Micron Technology, Inc. Methods of etching a pattern layer to form staggered heights therein and intermediate semiconductor device structures
KR100910870B1 (ko) * 2007-06-26 2009-08-06 주식회사 하이닉스반도체 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
KR20090070710A (ko) * 2007-12-27 2009-07-01 주식회사 하이닉스반도체 반도체 소자의 트렌치 형성 방법
US7824983B2 (en) * 2008-06-02 2010-11-02 Micron Technology, Inc. Methods of providing electrical isolation in semiconductor structures
US8048762B2 (en) * 2008-08-25 2011-11-01 Elpida Memory, Inc. Manufacturing method of semiconductor device
KR101051593B1 (ko) * 2008-12-23 2011-07-22 주식회사 하이닉스반도체 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW201243997A (en) 2012-11-01
US8178418B1 (en) 2012-05-15
CN102760681A (zh) 2012-10-31
CN102760681B (zh) 2014-08-06

Similar Documents

Publication Publication Date Title
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US9337089B2 (en) Method for fabricating a semiconductor device having a bit line contact
TWI713147B (zh) 半導體裝置的形成方法
JP2012033952A (ja) 半導体素子分離方法
KR20120091567A (ko) 소자 분리막 구조물 형성 방법
US20120292716A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
KR102514049B1 (ko) 집적회로 소자의 제조 방법
KR20130008691A (ko) 반도체 장치 및 그 제조 방법
US8450180B2 (en) Methods of forming semiconductor trench and forming dual trenches, and structure for isolating devices
KR101205066B1 (ko) 반도체 소자의 소자 분리 방법
US20160111295A1 (en) Method for fabricating semiconductor device
KR102327667B1 (ko) 반도체 소자의 제조 방법
TWI694492B (zh) 半導體元件之精細互連的製備方法
TWI443772B (zh) 元件內隔離結構之製造方法
KR20100092241A (ko) 반도체 소자의 제조방법.
US10192777B2 (en) Method of fabricating STI trench
KR100649872B1 (ko) 반도체소자의 트랜치 소자분리막 형성방법
KR20130022335A (ko) 다마신비트라인을 구비한 반도체장치 제조 방법
JP2009194325A (ja) 半導体装置の製造方法及び半導体装置
US9875909B1 (en) Method for planarizing material layer
KR20060131144A (ko) 반도체 소자의 컨택 플러그 형성방법
TW201436109A (zh) 3d記憶體製造方法及結構
TWI671853B (zh) 防止產生孔洞的半導體結構及其製造方法
KR100745992B1 (ko) 반도체 소자의 제조 방법
TWI518842B (zh) 半導體元件的製造方法