JP2009194325A - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP2009194325A JP2009194325A JP2008036289A JP2008036289A JP2009194325A JP 2009194325 A JP2009194325 A JP 2009194325A JP 2008036289 A JP2008036289 A JP 2008036289A JP 2008036289 A JP2008036289 A JP 2008036289A JP 2009194325 A JP2009194325 A JP 2009194325A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor device
- connecting portion
- manufacturing
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】柱構造体の倒壊を抑制することのできる半導体装置の製造方法及び半導体装置を提供する。
【解決手段】SOI構造の半導体基板に対し、半導体層から絶縁層まで到達するトレンチを形成することで、半導体層を複数の柱構造体に区画し、柱構造体の少なくとも1つに素子を形成して半導体装置とする半導体装置の製造方法であって、少なくとも1つの柱構造体と、該柱構造体に隣接する他の柱構造体の少なくとも1つとの間に、それぞれの一部同士を連結する柱状の連結部を残し、且つ、複数の柱構造体を隔てるように、トレンチを形成する。そして、トレンチ形成後、熱酸化によって、複数の柱構造体におけるトレンチ壁面に酸化膜を形成するとともに、連結部における柱構造体との接続部分を酸化物に置き換える。
【選択図】図3
【解決手段】SOI構造の半導体基板に対し、半導体層から絶縁層まで到達するトレンチを形成することで、半導体層を複数の柱構造体に区画し、柱構造体の少なくとも1つに素子を形成して半導体装置とする半導体装置の製造方法であって、少なくとも1つの柱構造体と、該柱構造体に隣接する他の柱構造体の少なくとも1つとの間に、それぞれの一部同士を連結する柱状の連結部を残し、且つ、複数の柱構造体を隔てるように、トレンチを形成する。そして、トレンチ形成後、熱酸化によって、複数の柱構造体におけるトレンチ壁面に酸化膜を形成するとともに、連結部における柱構造体との接続部分を酸化物に置き換える。
【選択図】図3
Description
本発明は、トレンチによって複数の領域に区画された半導体装置の製造方法及び半導体装置に関するものである。
従来、例えば特許文献1,2に示されるように、半導体基板に形成されたトレンチ由来の絶縁分離領域により、複数の素子形成領域が互いに絶縁分離された半導体装置が知られている。これらの半導体装置では、半導体基板として、シリコン基板上に絶縁層(シリコン酸化膜)を介して薄膜のシリコン層が配置されたSOI(Silicon On Insulator)基板を採用している。そして、絶縁層に到達するトレンチ(溝)により、シリコン層に複数の柱構造体(シリコン島)が区画され、トレンチ内に絶縁体(例えば壁面にシリコン酸化膜が形成されたトレンチ内にポリシリコン)が埋め込まれて、絶縁分離領域が構成されている。また、複数の柱構造体のうち、素子形成領域としての柱構造体には、素子が構成されている。
特開2001−60634号公報
特開2006−237448号公報
ところで、各柱構造体は、その下面がSOI基板の絶縁層と接しており、高集積化・微細化に伴って、各柱構造体(特に素子形成領域)と絶縁層との接触面積は小さくなってきている。したがって、トレンチ内に絶縁体が埋め込まれる前に、トレンチ内の洗浄工程やトレンチ壁面のダメージ除去工程などで柱構造体が外力を受けると、絶縁層との接着面積が小さい柱構造体は、倒壊する恐れがある。
本発明は上記問題点に鑑み、柱構造体の倒壊を抑制することのできる半導体装置の製造方法及び半導体装置を提供することを目的とする。
上記目的を達成する為に請求項1に記載の発明は、支持基板上に絶縁層を介して半導体層が積層された半導体基板に、半導体層から絶縁層まで到達するトレンチを形成することで、半導体層を複数の柱構造体に区画し、柱構造体の少なくとも1つに素子を形成して半導体装置とする半導体装置の製造方法であって、少なくとも1つの柱構造体と、該柱構造体に隣接する他の柱構造体の少なくとも1つとの間に、それぞれの一部同士を連結する柱状の連結部を残し、且つ、複数の柱構造体を隔てるように、トレンチを形成するトレンチ形成工程と、トレンチを形成した後、熱酸化によって、複数の柱構造体におけるトレンチ壁面に酸化膜を形成するとともに、連結部における柱構造体との接続部分を酸化物に置き換える熱酸化工程とを備えることを特徴とする。
このように本発明によれば、互いに隣接する柱構造体間をトレンチ(溝部)で完全に隔てるのではなく、柱構造体の一部同士を連結する連結部を残す。したがって、トレンチを形成した状態で、連結部によって連結された柱構造体が、絶縁層上に立設する1つの柱構造体ブロック(集合体)となる。これにより、単独の柱構造体よりも絶縁層との接触面積が大きくなり、さらに、連結部によって連結された互いに隣接する柱構造体同士を支えあうことができるため、熱酸化する前に、トレンチ内の洗浄やトレンチ壁面のダメージ除去を行っても、連結部によって連結された柱構造体の倒壊を抑制することができる。なお、全ての柱構造体に対して連結部を設けても良いし、絶縁層との接触面積の小さい柱構造体のみに対して連結部を設けても良い。
また、トレンチ壁面に酸化膜を形成する際の熱酸化によって、連結部における柱構造体との接続部分を酸化物に置き換えるので、熱酸化後において、各柱構造体を互いに絶縁分離された状態とすることができる。
柱構造体としては、例えば素子が形成される素子形成領域や、電極パッドが形成される領域、耐圧を確保するためのガードリング用のトレンチ間の領域などがあるが、絶縁層との接触面積が小さいものは、素子形成領域としての柱構造体である。したがって、請求項2に記載のように、トレンチ形成工程において、柱構造体としての素子形成領域ごとに、少なくとも1本の連結部を残し、且つ、各素子形成領域をそれぞれ取り囲むように、トレンチを形成することが好ましい。これにより、素子形成領域の倒壊を抑制することができる。また、素子形成領域を互いに絶縁分離された状態とすることができる。なお、素子形成領域の大きさが異なる場合には、絶縁層との接触面積の小さい素子形成領域のみに対して連結部を設けても良い。
熱酸化後の状態で、連結部における少なくとも柱構造体との接続部分が酸化物で置き換えられていれば、隣接する柱構造体間の絶縁性を確保することができる。しかしながら、好ましくは請求項3に記載のように、熱酸化工程において、連結部全体を酸化物で置き換えるようにすると良い。これによれば、隣接する柱構造体間の絶縁性を向上することができる。
連結部全体を酸化物で置き換えるには、例えば請求項4に記載のように、トレンチ形成工程において、連結部の幅が、熱酸化工程でトレンチ壁面に形成する酸化膜の厚さの0.9倍以下となるように、トレンチを形成すると良い。これによれば、熱酸化によってトレンチ壁面に対する酸化膜の形成が完了するまでに、連結部全体を酸化物で置き換えることができる。
柱構造体に対する連結部の接続位置としては、例えば請求項5に記載のように、トレンチ形成工程において、連結部が、互いに隣接する柱構造体における対向する側面の一部同士を連結するように、トレンチを形成しても良い。また、請求項6に記載のように、複数の柱構造体のうち、少なくとも一部が行列状(マトリクス状)に設けられ、トレンチの形成工程において、行列状とされた4つの柱構造体における互いに隣接する角部のうち、対角位置にある少なくとも一対の角部を連結部が連結するように、トレンチを形成しても良い。
トレンチの幅は、広いほどその上部に形成する配線層などの段差が大きくなり、素子性能の低下や歩留りの低下の一因となる。特に複数の柱構造体がマトリクス状に設けられる場合には、対角位置にある角部間でトレンチ幅が最も広くなる。これに対し、請求項6に記載のようにすると、連結部が存在するため、トレンチ上における段差を小さくすることができる。
なお、請求項1〜6いずれかに記載の発明においては、請求項7に記載のように、熱酸化工程後、トレンチの内部を絶縁体、又は、導電体で埋める埋め込み工程を備えても良い。それ以外にも、熱酸化工程において、熱酸化による酸化膜によって、トレンチの内部を埋めても良いし、トレンチの内部に空洞を残しても良い。
次に、請求項8に記載の発明は、絶縁層を介して支持基板上に積層された半導体層に、半導体層から絶縁層まで到達する絶縁分離領域が形成され、絶縁分離領域によって半導体層が絶縁層上に立設する複数の柱構造体(素子形成領域などの複数の領域)に区画された半導体装置であって、絶縁分離領域は、少なくとも1つの柱構造体の一部と、該柱構造体に隣接する他の柱構造体の少なくとも1つの一部とを連結する柱状の連結部と、半導体層から絶縁層まで到達し、連結部によって分断されつつ隣接する柱構造体の間を隔てるように形成されたトレンチに対し、少なくとも壁面に酸化膜が形成された絶縁分離トレンチ部と、を有し、連結部における少なくとも柱構造体との接続部分が、トレンチ壁面の酸化膜と一体的な酸化物とされていることを特徴とする。
このように本発明に示す半導体装置は、請求項1に記載の製造方法によって形成されるものである。したがって、その作用効果は請求項1に記載の作用効果と同じであるので、その記載を省略する。
請求項8に記載の発明においては、請求項9に記載のように、柱構造体としての各素子形成領域には、それぞれ連結部が少なくとも1本連結され、素子形成領域の外周を取り囲むように絶縁分離領域が形成された構成とすることが好ましい。このような構成の半導体装置は、請求項2に記載の製造方法によって形成されるものである。したがって、その作用効果は請求項2に記載の作用効果と同じであるので、その記載を省略する。
請求項8又は請求項9に記載の発明においては、請求項10に記載のように、連結部の全てがトレンチ壁面の酸化膜と一体的な酸化物とされた構成とすることが好ましい。このような構成の半導体装置は、請求項3に記載の製造方法によって形成されるものである。したがって、その作用効果は請求項3に記載の作用効果と同じであるので、その記載を省略する。
請求項11に記載のように、連結部として、隣接する柱構造体において、互いに対向する側面の一部同士を連結する連結部を含む構成としても良い。また、請求項12に記載のように、複数の柱構造体のうち、少なくとも一部が行列状(マトリクス状)に設けられ、連結部として、4つの柱構造体における互いに隣接する角部において、対角位置にある少なくとも一対の角部を連結する連結部を含む構成としても良い。このような構成の半導体装置は、請求項5,6に記載の製造方法によって形成されるものである。したがって、その作用効果は請求項5,6に記載の作用効果と同じであるので、その記載を省略する。
なお、絶縁分離トレンチ部としては、請求項13に記載のように、トレンチ内に酸化膜が埋め込まれてなる絶縁分離トレンチ、酸化膜を介してトレンチ内に絶縁体が埋め込まれてなる絶縁分離トレンチ、酸化膜を介してトレンチ内に導電体が埋め込まれてなる絶縁分離トレンチ、及びトレンチ内に空洞が形成されてなる絶縁分離トレンチのいずれかを採用することができる。
以下、本発明の実施形態を図に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す断面図である。図2は、図1のII−II線に沿う断面図である。なお、以下に示す素子形成領域とは、素子が構成される前の状態で素子が構成される領域を示し、素子が構成された状態で素子が構成された領域を示す。
(第1実施形態)
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す断面図である。図2は、図1のII−II線に沿う断面図である。なお、以下に示す素子形成領域とは、素子が構成される前の状態で素子が構成される領域を示し、素子が構成された状態で素子が構成された領域を示す。
図1に示すように、半導体装置100では、半導体基板10としてSOI基板が用いられており、本実施形態では、支持基板11としてのシリコン基板上に、シリコン酸化物からなる絶縁層12を介して、半導体層13としてのn型のシリコン層を配置した構成となっている。なお、SOI基板としては、貼り合わせ基板だけでなく、SIMOXも含まれる。
半導体層13には絶縁分離領域20が形成されており、この絶縁分離領域20と絶縁層12によって、半導体層13が絶縁層12上に立設する複数の柱構造体に区画されている。本実施形態では、柱構造体として複数の素子形成領域14を有しており、各素子形成領域14は、その外周を絶縁分離領域20によって取り囲まれて、互いに絶縁分離されている。なお、本実施形態においては、一例として、素子形成領域14の表層にp型のウェル領域15が形成され、このウェル領域15内の表層に、n型(n+)のソース領域16とドレイン領域17が形成されている。また、ソース領域16とドレイン領域17との間のチャネル形成領域に対応して、半導体層13の表面13a上には、図示しない絶縁膜を介してゲート電極18が形成されている。すなわち、素子形成領域14にMOSトランジスタが構成されている。また、図2に示すように、格子状の絶縁分離領域20によって隔てられることで、素子形成領域14の配置が行列状(マトリクス状)となっている。
絶縁分離領域20は、半導体層13の表面13aから絶縁層12まで到達(表面13aから裏面13bまで貫通)するように設けられ、互いに隣接する柱構造体を絶縁分離するものである。本実施形態に係る絶縁分離領域20は、隣接する素子形成領域14の外周の一部同士を連結する柱状の連結部21と、半導体層13の表面13aから絶縁層12まで到達し、連結部21による連結部位を除いて各素子形成領域14を取り囲むように形成された絶縁分離トレンチ部22と、を有している。この絶縁分離領域20(特に連結部21)が、本実施形態に係る特徴部分である。
連結部21は、半導体層13の表面13aから裏面13bまで延びて絶縁層12上に立設されており、その全体がシリコン酸化物によって構成されている。また、マトリクス状に配置された平面略矩形状の素子形成領域14の外周側面に対し、平面略矩形状の各辺の中央付近で1本の連結部21が連結されている。絶縁分離トレンチ部22は、半導体層13の表面13aから絶縁層12まで到達し、連結部21による連結部位を除いて各素子形成領域14を取り囲むように形成されたトレンチ22aと、トレンチ22aにおける壁面に形成された酸化膜22bと、酸化膜22bを介してトレンチ22a内に埋め込まれた絶縁体としての多結晶シリコン膜22cと、を有している。そして、シリコン酸化物からなる連結部21と、絶縁分離トレンチ部22における酸化膜22bとが、一体的な酸化物として形成されている。換言すれば、同一の酸化膜形成工程(後述する熱酸化)において、一体的に形成されている。
次に、このように構成される半導体装置100の製造方法を、図3〜図8を用いて説明する。図3は、半導体装置を形成する製造工程のうち、トレンチ形成工程を示す平面図であり、(a)はトレンチ用のマスクを形成した状態、(b)はトレンチ後の状態を示している。図4は、トレンチ後の状態を示す断面図であり、(a)は図3(b)に示すIVa−IVa線に、(b)は図3(b)に示すIVb−IVb線に沿うものである。図5は、トレンチ内の洗浄とダメージ除去を行った状態を示す断面図である。図6は、熱酸化した状態を示す平面図である。図7は、熱酸化後の状態を示す断面図であり、(a)は図6に示すVIIa−VIIa線に、(b)は図6に示すVIIb−VIIb線に沿うものである。図8は、トレンチ内を埋め込んだ状態を示す平面図である。また、図3(b)、図4〜図8においては、便宜上、マスクを省略して図示している。
先ず、ウェハ状態の半導体基板10における半導体層13の表面13a上に、図3(a)に示すように、半導体層13にトレンチ22aを形成するためのマスク30を形成する。本実施形態では、マスク30のパターンを、トレンチ22aに対応する部分のみに開口部30aを有し、素子形成領域14や連結部21に対応する部分が開口されていない所定パターンとする。換言すれば、異方性エッチングが終了した状態で、隣接する素子形成領域14の一部同士を連結する連結部21が残るような所定パターンとする。詳しくは、酸化シリコン膜や窒化シリコン膜を成膜し、パターニングすることで、図3(a)に示すように、略十字状の開口部30aが周期的に設けられたマスク30とする。なお、隣接する略十字状の開口部30aにおいて、互いに対向する十字の先端間の部分(対向領域)が、連結部21に対応する部分である。
そして、形成したマスク30を用い、半導体層13に対して異方性エッチング(例えばドライエッチング)を施して、トレンチ22aを形成する。本実施形態では、図3(b),図4に示すように、半導体層13の表面13aから絶縁層12まで到達する平面略十字状のトレンチ22a(溝部)により、絶縁層12上に立設する柱構造体としての複数の素子形成領域14が、ほぼ区分された状態となる。また、隣接する素子形成領域14は、トレンチ22aによって完全に隔てられてはおらず、互いに対向する外周側面の一部同士が、1本の連結部21を介して連結された状態となる。
さらに、本実施形態では、トレンチ22aを形成した状態で、図3(b)に示すように、連結部21の幅W(半導体層13の表面13aに沿い、素子形成領域14を連結する方向に垂直な方向の幅)が、後述する熱酸化工程で、トレンチ22aの壁面に形成する酸化膜22bの厚さD(図6参照)の0.9倍以下(詳しくは、0.9倍未満)となる。このような幅Wと厚さDの関係は、マスク30のパターンによって決定される。以上がトレンチ形成工程である。
トレンチ22aの形成後、ドライエッチング時の保護膜(デポ)などを除去するために、トレンチ22aの内部をフッ酸(HF)などによって洗浄する。これにより、図5に示すように、絶縁層12におけるトレンチ22a側の一部も除去される。また、ドライエッチングによるトレンチ壁面のダメージ層を除去するために、ケミカルドライエッチング(CDE)などを実施する。これにより、図5に示すように、素子形成領域14におけるトレンチ壁面のダメージ層が除去されて、トレンチ22aの幅が広くなる。なお、図5に示す破線は、ダメージ層除去前のトレンチ22aの壁面位置を示している。
洗浄及びダメージ除去の終了後、半導体層13を熱酸化して、トレンチ22aの壁面に酸化膜22bを形成するとともに連結部21をシリコンからシリコン酸化物に置き換える。この熱酸化では、各素子形成領域14が、外周側面におけるトレンチ22aの壁面側から熱酸化され、トレンチ22aの壁面に酸化膜22bが形成される。また、連結部21も、側面におけるトレンチ22aの壁面側から熱酸化され、連結部21全体が、シリコン酸化物に置き換えられる。なお、熱酸化による酸化膜(酸化物)は、シリコン壁面から外側に0.55、内側に0.45の比率で成長する。本実施形態では、この点が考慮して幅Wと厚さDを上記関係としている。したがって、熱酸化が終了した時点(トレンチ22aの壁面に所定厚さの酸化膜22bが形成された時点)で、図6及び図7(b)に示すように、連結部21全体をシリコン酸化物とすることができる。また、図6及び図7(a)に示すように、トレンチ22a内に空洞部23を残すことができる。なお、素子形成領域14の外周側面における連結部21との連結部位は、連結部21が存在するために、連結部21に隣接するトレンチ22aの壁面側から熱酸化されることとなる。したがって、図6に示すように、素子形成領域14の外周側面における連結部21との連結部位に、外側に向けた凸部14aが残ることとなる。この凸部14aは、半導体装置100としても残る(図2参照)。
熱酸化工程後、トレンチ22a内の空洞部23を、絶縁体で埋め込む埋め込み工程を実施する。本実施形態においては、CVD法を用いて、図8に示すように、多結晶シリコン膜22cを空洞部23に埋め込む。そして、半導体層13の表面13a側に露出した多結晶シリコン膜22cの部分をエッチバックやCMPによって除去することで、平坦化する。以上により、絶縁分離トレンチ部22、ひいては絶縁分離領域20が形成される。
埋め込み工程後、図示しないが、マスク30を除去し、半導体層13の表面13aに熱酸化やCVD法によって保護用の絶縁膜を形成した後、各素子形成領域14に素子(本実施形態ではMOSトランジスタ)を形成する。また、素子形成後、半導体層13の表面13a上に、層間絶縁膜や配線などを形成して、図1,2に示す半導体装置100を得ることができる。
このように、本実施形態に係る半導体装置100及びその製造方法によれば、互いに隣接する柱構造体としての素子形成領域14を、完全に隔てるようにトレンチ22a(絶縁分離トレンチ部22)を形成するのではなく、外周側面の一部同士を連結する連結部21を残す。すなわち、トレンチ22aを形成した状態で、連結部21によって連結された複数の素子形成領域14が、絶縁層12上に立設する1つの柱構造体ブロック(集合体)となり、単独の素子形成領域14よりも絶縁層12との接触面積が大きくなる。また、連結部21によって連結された複数の素子形成領域14同士を互いに支えあうことができる。したがって、トレンチ22a内の洗浄やトレンチ壁面のダメージ除去による応力が素子形成領域14に作用しても、各素子形成領域14の倒壊を抑制することができる。特に本実施形態では、マトリクス状に配置された平面略矩形状の素子形成領域14の外周側面に対し、平面略矩形状の各辺の中央付近で1本の連結部21が連結されている。すなわち、1つの素子形成領域14が、隣接する4つの素子形成領域14と、連結部21を介して連結されている。したがって、各素子形成領域14の倒壊を効果的に抑制することができる。
また、素子形成領域14の外周における連結部21との接続部位を除く部位を取り囲むようにトレンチ22aを形成し、トレンチ壁面に酸化膜22bを形成する際の熱酸化によって、連結部21をシリコン酸化物に置き換える。したがって、熱酸化後において、各素子形成領域14を互いに絶縁分離された状態とすることができる。特に本実施形態では、連結部21全体をシリコン酸化物で置き換えるので、隣接する素子形成領域14間の絶縁性を向上することができる。なお、トレンチ22aを形成した状態で、連結部21の幅Wが、熱酸化工程でトレンチ22aの壁面に形成する酸化膜22bの厚さDの0.9倍以下となるように、マスク30のパターンを決定している。したがって、酸化膜22bの形成が完了するまでに、連結部21全体をシリコン酸化物で置き換えることができる。
なお、本実施形態においては、1つの素子形成領域14が、外周側面同士が対向する4つの素子形成領域14のそれぞれと、1本の連結部21を介して連結される例を示した。しかしながら、柱構造体としての素子形成領域14は、隣接する素子形成領域14の少なくとも1つと、少なくとも1本の連結部21を介して連結されれば良い。例えば図9に示すように、中央の素子形成領域14が、該領域14に対して紙面上方の素子形成領域14と連結されない構成としても良い。また、中央の素子形成領域14が、該領域14に対して紙面右方の素子形成領域14と、2本の連結部21を介して連結された構成としても良い。図9は、変形例を示す平面図であり、図3(b)に対応している。
(第2実施形態)
次に、本発明の第2実施形態を、図10〜12に基づいて説明する。図10は、第1実施形態に示した構成において、埋め込み後の状態を示す断面図であり、(a)は図8のXa−Xa線に、(b)は図8のXb−Xb線に沿っている。図11は、第2実施形態に係る半導体装置の製造工程のうち、トレンチ形成工程を示す平面図である。図11は、第1実施形態に示した図3(b)に対応している。図12は、埋め込み後の状態を示す、図11のXII−XII線に沿う断面図である。
次に、本発明の第2実施形態を、図10〜12に基づいて説明する。図10は、第1実施形態に示した構成において、埋め込み後の状態を示す断面図であり、(a)は図8のXa−Xa線に、(b)は図8のXb−Xb線に沿っている。図11は、第2実施形態に係る半導体装置の製造工程のうち、トレンチ形成工程を示す平面図である。図11は、第1実施形態に示した図3(b)に対応している。図12は、埋め込み後の状態を示す、図11のXII−XII線に沿う断面図である。
第2実施形態に係る半導体装置及びその製造方法は、第1実施形態によるものと共通するところが多いので、以下、共通部分については詳しい説明は省略し、異なる部分を重点的に説明する。なお、第1実施形態に示した要素と同一の要素には、同一の符号を付与するものとする。
第1実施形態においては、平面略矩形である柱状の素子形成領域14がマトリクス状に設けられ、素子形成領域14の外周側面に対し、平面略矩形の各辺の中央付近に連結部21が連結される例を示した。しかしながら、平面略矩形である柱状の素子形成領域14がマトリクス状に設けられた構成においては、互いに対向する外周側面間のトレンチ幅(図8のXa線に沿う部分の幅)よりも、互いに隣接する角部のうち、対角位置にある角部間のトレンチ幅(図8のXb線に沿う幅)の方が広い。したがって、トレンチ22a内の空洞部23を多結晶シリコン膜22cで埋め込んだ際に生じる多結晶シリコン膜22c上部の段差は、図10(a)に示す互いに対向する外周側面間の部分よりも、図10(b)に示す対角位置にある角部間のほうが大きくなる。このように、トレンチ22aの幅は、広いほど空洞部23を埋め込んだ多結晶シリコン膜22c(絶縁体)の上部段差が大きくなり、ひいては、その上部に形成する配線層などの段差が大きくなる。そして、素子性能の低下や歩留りの低下の一因となる。特に複数の素子形成領域14がマトリクス状に設けられる場合には、対角位置にある角部間でトレンチ幅が最も広くなる。
そこで、本実施形態においては、トレンチ形成工程において、マトリクス状とされた4つの素子形成領域14における互いに隣接する角部のうち、対角位置にある少なくとも一対の角部を連結部21が連結するように、トレンチ22aを形成する点を特徴とする。図11に示す例では、4つの素子形成領域14における互いに隣接する角部のうち、対角位置にある角部同士をそれぞれ連結するように、平面略X字状の連結部21を残してトレンチ22aを形成している。そして、図示しないが、熱酸化によって、連結部21全体をシリコン酸化物に置き換える。
このように、対角位置にある角部を連結部21によって連結すると、連結部21を設けない構成に比べて、トレンチ22aの幅の最大値を小さくすることができる。特に本実施形態においては、平面略X字状の連結部21を形成するので、図12に示すように、対角位置の素子形成領域14を隔てるトレンチ22a間に、連結部21が必ず存在している。したがって、図12に示すように、対角方向おけるトレンチ22aの幅をより狭くすることができる。以上から、本実施形態によれば、多結晶シリコン膜22c(絶縁体)の上部段差を小さくし、ひいては、その上部に形成する配線層などの段差を小さくすることができる。そして、素子性能の低下や歩留りの低下を抑制することができる。
なお、本実施形態においては、対角位置にある角部同士をそれぞれ連結するように、平面略X字状の連結部21を残してトレンチ22aを形成する例を示した。しかしながら、対角位置にある角部同士をそれぞれ連結する連結部21の構成としては、上記例に限定されるものではない。例えば、図13に示す平面略十字状の連結部21や、平面略矩形状の連結部21(図示略)によって、4つの角部を連結する構成としても良い。この場合、パターニングによっては、熱酸化後の状態で、図14に示すように、中心が熱酸化(シリコン酸化物への置換が)されずにシリコンが残った連結部21とすることもできる。図13は、変形例を示す平面図であり、トレンチ形成後の状態を示している。図14は、変形例を示す平面図であり、埋め込み後の状態を示している。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、絶縁分離領域20を構成する絶縁分離トレンチ部22として、酸化膜22bを介してトレンチ22a内に絶縁体としての多結晶シリコン膜22cが埋め込まれてなる絶縁分離トレンチの例を示した。しかしながら、絶縁分離トレンチ部22の形態としては、上記例に限定されるものではない。少なくとも、隣接する柱構造体(素子形成領域14)の間を連結部21による連結部位を除いて隔てるトレンチ22aに対し、少なくとも壁面に酸化膜22bが形成されたものであれば良い。例えば、空洞部23を埋める埋め込み工程をもつものとして、酸化膜22bを介してトレンチ22aの空洞部23内に導電体が埋め込まれてなる絶縁分離トレンチを採用することもできる。それ以外にも、トレンチ22a内を、熱酸化による酸化膜22bのみで埋め込んでなる絶縁分離トレンチや、壁面に酸化膜22bが形成されたトレンチ22a内に空洞部23が残された絶縁分離トレンチを採用することもできる。
本実施形態においては、柱構造体としての平面略矩形状の複数の素子形成領域14が、マトリクス状に設けられる例を示した。しかしながら、素子形成領域14の形態は上記例に限定されるものではない。例えば、平面の大きさや形状が異なる複数種類の素子形成領域14を有する構成としても良い。また、本実施形態では、全ての素子形成領域14が、少なくとも1本の連結部21と連結される例を示したが、上記のように、平面の大きさが異なる(絶縁層12との接触面積が異なる)場合には、絶縁層12との接触面積の小さい素子形成領域14のみが連結部21と連結される構成としても良い。すなわち、少なくとも1つの素子形成領域14(柱構造体)が、隣接する素子形成領域14(柱構造体)の少なくとも1つと、連結部21を介して連結されれば良い。
本実施形態においては、柱構造体として素子形成領域14のみを示した。しかしながら、柱構造体とは、半導体層13において絶縁分離領域20により区画された各領域であり、素子形成領域14に限定されるものではない。素子形成領域14以外にも、例えば電極パッドが形成される領域や、耐圧を確保するためのガードリング用のトレンチ間の領域などがある。したがって、図15に示すように、素子形成領域14と、柱構造体としての素子形成領域14以外の他領域19とが、連結部21によって連結される構成としても良い。図15は、変形例を示す断面図であり、図2に対応している。また、柱構造体としての素子形成領域14以外の他領域19同士が、連結部21によって連結される構成としても良い。
10・・・半導体基板
12・・・絶縁層
13・・・半導体層
14・・・素子形成領域
20・・・絶縁分離領域
21・・・連結部
22・・・絶縁分離トレンチ部
22a・・・トレンチ
22b・・・酸化膜
22c・・・多結晶シリコン膜
100・・・半導体装置
12・・・絶縁層
13・・・半導体層
14・・・素子形成領域
20・・・絶縁分離領域
21・・・連結部
22・・・絶縁分離トレンチ部
22a・・・トレンチ
22b・・・酸化膜
22c・・・多結晶シリコン膜
100・・・半導体装置
Claims (13)
- 支持基板上に絶縁層を介して半導体層が積層された半導体基板に、前記半導体層から前記絶縁層まで到達するトレンチを形成することで、前記半導体層を複数の柱構造体に区画し、前記柱構造体の少なくとも1つに素子を形成して半導体装置とする半導体装置の製造方法であって、
少なくとも1つの前記柱構造体と、該柱構造体に隣接する他の前記柱構造体の少なくとも1つとの間に、それぞれの一部同士を連結する柱状の連結部を残し、且つ、複数の前記柱構造体を隔てるように、前記トレンチを形成するトレンチ形成工程と、
前記トレンチを形成した後、熱酸化によって、複数の前記柱構造体におけるトレンチ壁面に酸化膜を形成するとともに、前記連結部における前記柱構造体との接続部分を酸化物に置き換える熱酸化工程とを備えることを特徴とする半導体装置の製造方法。 - 前記トレンチ形成工程において、前記柱構造体としての素子形成領域ごとに、少なくとも1本の連結部を残し、且つ、各素子形成領域をそれぞれ取り囲むように、前記トレンチを形成することを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記熱酸化工程において、前記連結部全体を酸化物で置き換えることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記トレンチ形成工程において、前記連結部の幅が、前記熱酸化工程で前記トレンチ壁面に形成する酸化膜の厚さの0.9倍以下となるように、前記トレンチを形成することを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記トレンチ形成工程において、前記連結部が、互いに隣接する前記柱構造体の側面の一部同士を連結するように、前記トレンチを形成することを特徴とする請求項1〜4いずれか1項に記載の半導体装置の製造方法。
- 複数の前記柱構造体のうち、少なくとも一部が行列状に設けられ、
前記トレンチの形成工程において、行列状とされた4つの前記柱構造体における互いに隣接する角部のうち、対角位置にある少なくとも一対の前記角部を前記連結部が連結するように、前記トレンチを形成することを特徴とする請求項1〜5いずれか1項に記載の半導体装置の製造方法。 - 前記熱酸化工程後、前記トレンチの内部を絶縁体、又は、導電体で埋める埋め込み工程を備えることを特徴とする請求項1〜6いずれか1項に記載の半導体装置の製造方法。
- 絶縁層を介して支持基板上に積層された半導体層に、前記半導体層から前記絶縁層まで到達する絶縁分離領域が形成され、前記絶縁分離領域によって、前記半導体層が前記絶縁層上に立設する複数の柱構造体に区画された半導体装置であって、
前記絶縁分離領域は、少なくとも1つの前記柱構造体の一部と、該柱構造体に隣接する他の前記柱構造体の少なくとも1つの一部とを連結する柱状の連結部と、前記半導体層から前記絶縁層まで到達し、前記連結部によって分断されつつ隣接する前記柱構造体の間を隔てるように形成されたトレンチに対し、少なくとも壁面に酸化膜が形成された絶縁分離トレンチ部と、を有し、
前記連結部は、少なくとも前記柱構造体との接続部分が、前記トレンチ壁面の酸化膜と一体的な酸化物とされていることを特徴とする半導体装置。 - 前記柱構造体としての素子形成領域には、前記連結部が少なくとも1本連結され、前記素子形成領域の外周を取り囲むように前記絶縁分離領域が形成されていることを特徴とする請求項8に記載の半導体装置の製造方法。
- 前記連結部は、その全てが前記トレンチ壁面の酸化膜と一体的な酸化物とされていることを特徴とする請求項8又は請求項9に記載の半導体装置。
- 前記連結部として、互いに隣接する前記柱構造体の対向する側面の一部同士を連結する連結部を含むことを特徴とする請求項8〜10いずれか1項に記載の半導体装置の製造方法。
- 複数の前記柱構造体のうち、少なくとも一部が行列状に設けられ、
前記連結部として、4つの前記柱構造体における互いに隣接する角部において、対角位置にある少なくとも一対の前記角部を連結する連結部を含むことを特徴とする請求項8〜11いずれか1項に記載の半導体装置の製造方法。 - 前記絶縁分離トレンチ部は、前記トレンチ内に前記酸化膜が埋め込まれた絶縁分離トレンチ、前記酸化膜を介して前記トレンチ内に絶縁体が埋め込まれた絶縁分離トレンチ、前記酸化膜を介して前記トレンチ内に導電体が埋め込まれた絶縁分離トレンチ、及び前記トレンチ内に空洞部が残された絶縁分離トレンチのいずれかであることを特徴とする請求項8〜12いずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036289A JP2009194325A (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008036289A JP2009194325A (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009194325A true JP2009194325A (ja) | 2009-08-27 |
Family
ID=41076039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008036289A Pending JP2009194325A (ja) | 2008-02-18 | 2008-02-18 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009194325A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015316A (ja) * | 2010-06-30 | 2012-01-19 | Canon Inc | 半導体装置およびその製造方法、ならびに固体撮像装置 |
JP2015075550A (ja) * | 2013-10-07 | 2015-04-20 | リコー光学株式会社 | 微細パターンの形成方法及び光学素子の形成方法 |
WO2017183170A1 (ja) * | 2016-04-22 | 2017-10-26 | オリンパス株式会社 | 半導体デバイス、撮像モジュールおよび内視鏡装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04330765A (ja) * | 1991-05-02 | 1992-11-18 | Hitachi Ltd | 誘電体基板の製造方法 |
JP2003152072A (ja) * | 2001-11-13 | 2003-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006237455A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置とその製造方法 |
JP2007220718A (ja) * | 2006-02-14 | 2007-08-30 | Toyota Motor Corp | 半導体基板、その製造方法、および半導体装置 |
-
2008
- 2008-02-18 JP JP2008036289A patent/JP2009194325A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04330765A (ja) * | 1991-05-02 | 1992-11-18 | Hitachi Ltd | 誘電体基板の製造方法 |
JP2003152072A (ja) * | 2001-11-13 | 2003-05-23 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2006237455A (ja) * | 2005-02-28 | 2006-09-07 | Toshiba Corp | 半導体装置とその製造方法 |
JP2007220718A (ja) * | 2006-02-14 | 2007-08-30 | Toyota Motor Corp | 半導体基板、その製造方法、および半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012015316A (ja) * | 2010-06-30 | 2012-01-19 | Canon Inc | 半導体装置およびその製造方法、ならびに固体撮像装置 |
JP2015075550A (ja) * | 2013-10-07 | 2015-04-20 | リコー光学株式会社 | 微細パターンの形成方法及び光学素子の形成方法 |
WO2017183170A1 (ja) * | 2016-04-22 | 2017-10-26 | オリンパス株式会社 | 半導体デバイス、撮像モジュールおよび内視鏡装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5377456B2 (ja) | 異なる誘電材料を用いたインター装置sti領域とイントラ装置sti領域の形成 | |
US8941157B2 (en) | Semiconductor device and method for fabricating the same | |
JP4947931B2 (ja) | 半導体装置 | |
JP5678301B2 (ja) | 埋め込みワードラインを備える半導体素子 | |
KR20120057794A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
JP5748195B2 (ja) | 半導体装置及びその製造方法 | |
JP2006237455A (ja) | 半導体装置とその製造方法 | |
KR102514049B1 (ko) | 집적회로 소자의 제조 방법 | |
JP2010098277A (ja) | 半導体素子およびその製造方法 | |
TW201442210A (zh) | 半導體裝置及其製造方法 | |
KR20200142908A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2010287716A (ja) | 半導体装置及びその製造方法 | |
JP2012028805A (ja) | 半導体装置の製造方法 | |
CN112466880A (zh) | 三维存储器及其制备方法 | |
JP2009182114A (ja) | 半導体装置およびその製造方法 | |
KR101205066B1 (ko) | 반도체 소자의 소자 분리 방법 | |
JP2012015345A (ja) | 半導体装置 | |
JP2009194325A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2004363486A (ja) | トレンチ分離を有する半導体装置およびその製造方法 | |
JP2010118410A (ja) | 半導体装置 | |
KR20100092241A (ko) | 반도체 소자의 제조방법. | |
JP2012142505A (ja) | 半導体装置およびその製造方法 | |
JP2011151113A (ja) | キャパシタ、該キャパシタを備える半導体装置および半導体装置の製造方法 | |
KR100819636B1 (ko) | 반도체소자의 저장전극 형성방법 | |
TWI443772B (zh) | 元件內隔離結構之製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100426 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130108 |