JP5377456B2 - 異なる誘電材料を用いたインター装置ｓｔｉ領域とイントラ装置ｓｔｉ領域の形成 - Google Patents

異なる誘電材料を用いたインター装置ｓｔｉ領域とイントラ装置ｓｔｉ領域の形成 Download PDF

Info

Publication number
JP5377456B2
JP5377456B2 JP2010240536A JP2010240536A JP5377456B2 JP 5377456 B2 JP5377456 B2 JP 5377456B2 JP 2010240536 A JP2010240536 A JP 2010240536A JP 2010240536 A JP2010240536 A JP 2010240536A JP 5377456 B2 JP5377456 B2 JP 5377456B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
sti region
dielectric material
intra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010240536A
Other languages
English (en)
Other versions
JP2011097058A (ja
Inventor
鋒 袁
宗霖 李
宏銘 陳
長▲いん▼ 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2011097058A publication Critical patent/JP2011097058A/ja
Application granted granted Critical
Publication of JP5377456B2 publication Critical patent/JP5377456B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、集積回路に関するものであって、特に、半導体フィンとフィン型電界効果トランジスタ（fin field effect transistors：ＦｉｎＦＥＴ）とその製造方法に関するものである。
集積回路のさらなる小型化及び高速化の要求に伴い、トランジスタには、一層の小型化と共に、高い駆動電流を有することが要求されている。よって、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）が発展している。図１は、公知のＦｉｎＦＥＴの断面図で、この断面図は、ソースとドレイン領域ではなく、フィンを横切ることにより得られる。フィン１００は、基板１０２に延伸する垂直シリコンフィンとして形成され、ソースとドレイン領域（図示しない）、及び、それらの間のチャネル領域の形成に用いられる。フィン１００の形成は、基板１０２を陥凹させて、凹部を形成し、誘電材料を凹部に充填するステップと、化学機械研磨（chemical mechanical polishing：ＣＭＰ）を実行して、フィン１００上の誘電材料の余分な部分を除去するステップと、誘電材料の頂部層を陥凹させ、凹部中の誘電材料の残り部分が、シャロートレンチアイソレーション（shallow trench isolation：ＳＴＩ）領域１２０を形成するステップと、からなる。ＳＴＩ領域１２０は、通常、酸化ケイ素を含む。ゲート１０８はフィン１００上に形成される。ゲート誘電体１０６が形成されて、フィン１００とゲート１０８を分離する。
寄生容量１１０が、ゲート１０８とフィン１００間に生成され、ＳＴＩ領域１２０は、寄生容量１１０の絶縁体となる。寄生容量１１０のキャパシタンス値は、ＳＴＩ領域１２０の形状とＳＴＩ領域１２０の材料（例えば、ｋ値）の関数である。寄生容量は、集積回路のパフォーマンスに悪影響を及ぼすので、減少させる必要がある。
本発明は、半導体フィンとフィン型電界効果トランジスタとその製造方法を提供し、上述の問題を解決することを目的とする。
本発明の実施形態によると、集積回路構造は、第１装置領域に第１部分、第２装置領域に第２部分を有する基板と、第１装置領域中で、且つ、基板上に位置する２つの絶縁領域と、からなる。２つの絶縁領域は、第１ｋ値を有する第１誘電材料を含む。半導体ストリップは、２つの絶縁領域間に位置し、且つ、２つの絶縁領域に隣接し、２つの絶縁領域の頂面上に、半導体フィンを形成する半導体ストリップの上部分を有する。追加の絶縁領域が、第２装置領域中で、且つ、基板上に位置する。追加の絶縁領域は、第１ｋ値より大きい第２ｋ値を有する第２誘電材料を含む。
別の実施形態も提供される。
ＦｉｎＦＥＴの寄生ゲート容量が減少し、ＦｉｎＦＥＴ速度が増加する。
公知のＦｉｎＦＥＴの断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 実施形態によるＦｉｎＦＥＴの製造の中間段階の断面図である。 図１０Ａで示される構造の上視図である。
フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の形成方法が提供される。実施形態の製造の中間段階が説明される。様々な実施形態が討論される。様々な図式と実施形態において、同様の素子は、同様の符号で示される。
図２を参照すると、半導体基板２０が提供される。実施形態中、半導体基板２０はシリコンを含む。別の常用の材料、例えば、カーボン（carbon）、ゲルマニウム（germanium）、ガリウム（gallium）、砒素（arsenic）、窒素（nitrogen）、インジウム（indium）及び／又は、リン（phosphorus）等も半導体基板２０に含まれてもよい。半導体基板２０は、バルク基板、或いは、半導体オンインシュレーター（ＳＯＩ）基板である。半導体基板２０は、イントラ装置領域１００中の一部とインター装置領域２００中の一部からなる。各イントラ装置領域１００はＦｉｎＦＥＴの形成に用いられ、イントラ装置領域１００は、インター装置領域２００により互いに分離され、インター装置領域２００は、ＦｉｎＦＥＴがない。インター装置領域２００は、２つのＦｉｎＦＥＴ間に直接位置するか、位置しない。
パッド層２２とマスク層２４が半導体基板２０上に形成される。パッド層２２は、例えば、熱酸化プロセスを用いて形成される、酸化ケイ素からなる薄膜である。パッド層２２は、半導体基板２０とマスク層２４間の接着層となる。パッド層２２は、マスク層２４をエッチングするエッチ停止層にもなる。実施形態中、マスク層２４は、窒化ケイ素からなり、例えば、低圧化学蒸着（low pressure chemical vapor deposition：ＬＰＣＶＤ）を用いる。別の実施形態で、マスク層２４は、シリコンの熱窒化、プラズマ化学気相成長法（plasma-enhanced chemical vapor deposition：ＰＥＣＶＤ）、或いは、プラズマ陽極窒化（plasma anodic nitridation）により形成される。後続のフォトリソグラフィプロセス中、マスク層２４は、ハードマスクとして用いられる。フォトレジスト２６がマスク層２４上に形成されて、その後、パターン化され、フォトレジスト２６中に、開口２８を形成する。
図３を参照すると、マスク層２４とパッド層２２は、開口２８によりエッチングされ、これにより下方の半導体基板２０が露出する。露出した半導体基板２０がエッチングされて、トレンチ３２を形成する。トレンチ３２間の半導体基板２０の部分は、半導体ストリップ３３を形成する。トレンチ３２は、互いに平行なストリップ（上視図で）で、互いに近接する。その後、フォトレジスト２６が除去される。次に、洗浄が実行されて、半導体基板２０の自然酸化物を除去する。洗浄は、希釈フッ化水素（ＨＦ）酸を用いて実行される。
トレンチ３２の深さＤは、約２１００Å〜約２５００Åで、幅Ｗは約３００Å〜約１５００Åである。実施形態中、トレンチ３２のアスペクト比（Ｄ／Ｗ）は、約７．０より大きい。別の実施形態中、アスペクト比は、更に、約８．０より大きくてもよく、約７．０より小さくても、或いは、７．０〜８．０でもよい。当業者なら分かるように、明細書中の寸法と数値は単なる例に過ぎず、異なる規模の集積回路に適合させるために変更することができる。
図４を参照すると、低ｋ誘電材料３４がトレンチ３２に充填される。あるいは、酸化物ライナー（図示しない）がトレンチ３２中に形成される。実施形態中、酸化物ライナーは熱酸化物である。別の実施形態中、酸化物ライナーは、現場蒸気生成（in-situ steam generation：ＩＳＳＧ）を用いて実行される。更に別の実施形態中、酸化物ライナーは、選択化学気相成長法（selective area chemical vapor deposition：ＳＡＣＶＤ）やその他の通常のＣＶＤ方法により形成される。酸化物ライナーの形成はトレンチ３２の角を丸くし、電界を減少させ、これにより、得られた集積回路のパフォーマンスを改善する。
低ｋ誘電材料３４は、３．９より小さいｋ値を有する。低ｋ誘電材料３４のｋ値は、約３．５、約３．０、約２．５より小さいか、或いは、更に、約２．０より小さい。実施形態中、低ｋ誘電材料３４は、カーボン含有の低ｋ誘電材料を含む。別の実施形態中、低ｋ誘電材料３４は、別の既知の低ｋ材料、例えば、ＢＰＳＧ（boro- phospho- silicateglass）、ＰＳＧ（phospho- silicate glass）、及び／又は、類似物からなる。
その後、化学機械研磨が実行され、低ｋ誘電材料３４の上表面を、マスク層２４の頂面と同じ高さにする。得られた構造は図５で示される。低ｋ誘電材料３４は、エッチングステップにより陥凹され、図６で示されるような凹部３８になる。パッド層２２とマスク層２４の残り部分も除去される。半導体ストリップ３３の部分は、残りの低ｋ誘電材料３４の頂面から突出し、フィン４０になる。フィン４０の高さＨは、約１５ｎｍ〜５０ｎｍであるが、これより高くても、低くてもよい。
次に、図６で示されるように、窒化酸化物からなるハードマスク４４が、イントラ装置領域１００上に形成され、インター装置領域２００は被覆されずに残る。図７で示されるように、その後、エッチングプロセスが実行されて、インター装置領域２００から、低ｋ誘電材料３４の露出部分を除去し、凹部４５を形成する。イントラ装置領域１００中の低ｋ誘電材料３４の部分は除去されず、以下で、イントラ装置ＳＴＩ領域３４'と称される。
図８中、誘電材料５０が凹部４５に充填される。誘電材料５０は、低ｋ誘電材料３４より大きいｋ値を有する。実施形態中、誘電材料５０は、３．９以上のｋ値を有する非低ｋ誘電材料からなる。誘電材料５０のｋ値は、約５．０より大きくてもよい。実施形態中、誘電材料５０は酸化ケイ素からなり、化学気相蒸着（ＣＶＤ）、例えば、準常圧（sub- atmospheric ＣＶＤ：ＳＡＣＶＤ）、高密度プラズマ（high density plasma ＣＶＤ：ＨＤＰＣＶＤ）等が用いられる。誘電材料５０の頂面は、ハードマスク４４の頂面より高い。
ＣＭＰが実行され、誘電材料５０の頂面とハードマスク４４の頂面を同じ高さにする。その後、エッチングが実行され、残りの誘電材料５０の頂面を更に陥凹させる。得られた構造は図９で示される。明細書中、誘電材料５０の残り部分は、インター装置ＳＴＩ領域５０'と称される。実施形態中、エッチングステップ後、インター装置ＳＴＩ領域５０'の陥凹した頂面は、イントラ装置ＳＴＩ領域３４'の頂面とほぼ同じ高さである。別の実施形態中、点線４８で示されるように、インター装置ＳＴＩ領域５０'の陥凹した頂面は、フィン４０の頂面と同じ高さであるか、或いは、フィン４０表面とイントラ装置ＳＴＩ領域３４'の頂面間の高さである。インター装置ＳＴＩ領域５０'とイントラ装置ＳＴＩ領域３４'底部は、互いに同じ高さである。その後、ハードマスク４４が除去される。得られた構造中、インター装置ＳＴＩ領域５０'とイントラ装置ＳＴＩ領域３４'は半導体基板２０上にあると見なされる（それらが、元は半導体基板２０内側に形成されていても）。
上述の実施形態では、インター装置ＳＴＩ領域５０'の形成前に、イントラ装置ＳＴＩ領域３４'が形成されているが、インター装置ＳＴＩ領域５０'の形成後に、イントラ装置ＳＴＩ領域３４'が形成されてもよい。この実施形態中、図４のステップで、非低ｋ誘電材料５０がトレンチ３２に充填される。ステップ７と８で、非低ｋ誘電材料５０の部分は、イントラ装置領域１００から除去されて、凹部を形成し、低ｋ誘電材料３４が凹部に充填される。本領域を熟知する者なら分かるように、前の図で提供される技術により形成プロセスが実行される。
図１０Ａを参照すると、ゲート誘電体６２が形成されて、フィン４０の頂面と側壁を被覆する。ゲート誘電体６２は熱酸化により形成されるので、熱酸化物を含む。この実施形態中、ゲート誘電体６２は、フィン４０の頂面に形成され、イントラ装置ＳＴＩ領域３４'頂面ではない。或いは、ゲート誘電体６２は蒸着ステップにより形成される。よって、ゲート誘電体６２は、フィン４０頂面とイントラ装置ＳＴＩ領域３４'の頂面に形成される。その後、ゲート電極６４がゲート誘電体６２上に形成される。実施形態中、図１０Ａで示されるように、ゲート電極６４は１つ以上のフィン４０を被覆し、各得られたＦｉｎＦＥＴ６６は、１つ以上のフィン４０を含む。別の実施形態中、各フィン４０は１つのＦｉｎＦＥＴの形成に用いられる。
図１０Ｂは、図１０Ａの構造の上視図で、図１０Ａの断面図は、図１０Ｂの線１０Ａ−１０Ａから得られる。イントラ装置ＳＴＩ領域３４'はインター装置ＳＴＩ領域５０'に囲まれることが観察される。しかし、それぞれ、点線７０と７２により示される対応する境界に沿って、イントラ装置ＳＴＩ領域３４の寸法は、大きいか、小さい。実施形態中、イントラ装置ＳＴＩ領域３４'の長さＬ１は、フィン４０の長さＬ２と等しい。別の実施形態中、点線７２で示されるように、イントラ装置ＳＴＩ領域３４'長さＬ１'は、フィン４０の長さＬ２より短い。更に別の実施形態中、点線７０で示されるように、イントラ装置ＳＴＩ領域３４'の長さＬ１''はフィン４０の長さＬ２より長い。その後、ソースとドレイン領域とソースとドレインシリサイド（図１０Ａと１０Ｂで図示されない）を含むＦｉｎＦＥＴ６６の残りの素子が、ゲート電極６４に被覆されないフィン４０の部分上に形成される。これらの素子の形成プロセスは公知技術なので、説明を省略する。
本実施形態は、幾つかの長所がある。キャパシタのキャパシタンスは、キャパシタ絶縁体のｋ値に比例し、よって、低ｋ誘電材料を用いることにより、イントラ装置ＳＴＩ領域を形成し、ＦｉｎＦＥＴの寄生ゲート容量（図１０Ａ中のキャパシタ８０）は減少し、対応するＦｉｎＦＥＴの速度が増加する。しかし、インター装置ＳＴＩ領域は、通常のＳＴＩ領域を用いて形成されるので、イントラ装置ＳＴＩ領域中に低ｋ誘電材料を用いることにより生じる応力が最小化される。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
２０ 半導体基板
２２ パッド層
２４ マスク層
２６ フォトレジスト
２８ 開口
３２ トレンチ
３３ 半導体ストリップ
３４ 低ｋ誘電材料
３４' イントラ装置ＳＴＩ領域
３８、４５ 凹部
４０ フィン
４４ ハードマスク
４８、７０、７２ 点線
５０ 誘電材料
５０' インター装置ＳＴＩ領域
６２ ゲート誘電体
６４ ゲート電極
６６ フィン型電界トランジスタ
８０ キャパシタ
１００ イントラ装置領域
２００ インター装置領域
Ｄ トレンチ３２の深さ
Ｈ フィン４０の高さ
Ｌ１、Ｌ１'、Ｌ１'' イントラ装置ＳＴＩ領域３４'の長さ
Ｌ２ フィン４０の長さ
Ｗ トレンチ３２の幅

Claims (10)

  1. 第１装置領域に第１部分、第２装置領域に第２部分を有する基板と、
    前記第１装置領域中で、且つ、前記基板上に位置し、第１ｋ値を有する第１誘電材料を含む２つの絶縁領域と、
    前記２つの絶縁領域間に位置し、且つ、前記２つの絶縁領域に隣接し、前記２つの絶縁領域の頂面上に、半導体フィンを形成する上部分を有する第１半導体ストリップと、
    前記第２装置領域中で、且つ、前記基板上に位置し、前記第１ｋ値より大きい第２ｋ値を有する第２誘電材料を含む追加の絶縁領域と、を備えることを特徴とする集積回路構造。
  2. 前記２絶縁領域の底面と前記追加の絶縁領域の底面は、前記基板と接触することを特徴とする請求項１に記載の集積回路構造。
  3. 前記第１誘電材料は、低ｋ誘電材料であることを特徴とする請求項１に記載の集積回路構造。
  4. 前記２絶縁領域の１つは、前記追加の絶縁領域により囲まれることを特徴とする請求項１に記載の集積回路構造。
  5. 前記第１半導体フィンの頂面と側壁上のゲート誘電体と、
    前記ゲート誘電体上に位置し、前記２つの絶縁領域の部分の真上に位置する一部を含むゲート電極と、を更に備えることを特徴とする請求項１に記載の集積回路構造。
  6. 前記２絶縁領域の前記頂面上に、第２半導体フィンを有する第２半導体ストリップを更に備え、
    前記２絶縁領域の１つは、前記第１半導体ストリップと前記第２半導体ストリップ間に位置し、且つ、前記第１半導体ストリップと前記第２半導体ストリップに隣接することを特徴とする請求項１に記載の集積回路構造。
  7. イントラ装置領域中の一部とインター装置領域中の一部からなる半導体基板と、
    前記半導体基板上に位置し、第１ｋ値を有する低ｋ誘電材料から形成されるイントラ装置シャロートレンチアイソレーション（ＳＴＩ）領域と、
    前記イントラ装置ＳＴＩ領域に隣接し、且つ、前記イントラ装置ＳＴＩ領域上にある半導体フィンと、前記半導体フィン上のゲート誘電体と、前記ゲート誘電体上にあり、前記イントラ装置ＳＴＩ領域の真上に位置する部分を有するゲート電極と、からなる第１ＦｉｎＦＥＴと、
    前記半導体基板上に位置し、真上にゲート電極が形成されず、前記第１ｋ値よりも大きい第２ｋ値を有する非低ｋ誘電材料からなるインター装置ＳＴＩ領域と、を備えることを特徴とする集積回路構造。
  8. 前記半導体基板上に、第２ＦｉｎＦＥＴを更に有し、
    前記インター装置ＳＴＩ領域は、前記第１ＦｉｎＦＥＴと前記第２ＦｉｎＦＥＴ間で水平であることを特徴とする請求項７に記載の集積回路構造。
  9. 前記インター装置ＳＴＩ領域は前記イントラ装置ＳＴＩ領域を囲むことを特徴とする請求項７に記載の集積回路構造。
  10. 前記半導体フィンと前記半導体基板間に垂直に位置し、前記半導体フィンと前記半導体基板に隣接する半導体ストップを更に備え、
    前記半導体フィン、前記半導体ストリップ、及び、前記半導体構造は、同一の半導体材料で形成されることを特徴とする請求項７に記載の集積回路構造。
JP2010240536A 2009-10-28 2010-10-27 異なる誘電材料を用いたインター装置ｓｔｉ領域とイントラ装置ｓｔｉ領域の形成 Active JP5377456B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US25572409P 2009-10-28 2009-10-28
US61/255,724 2009-10-28
US12/843,658 2010-07-26
US12/843,658 US8592918B2 (en) 2009-10-28 2010-07-26 Forming inter-device STI regions and intra-device STI regions using different dielectric materials

Publications (2)

Publication Number Publication Date
JP2011097058A JP2011097058A (ja) 2011-05-12
JP5377456B2 true JP5377456B2 (ja) 2013-12-25

Family

ID=43897660

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010240536A Active JP5377456B2 (ja) 2009-10-28 2010-10-27 異なる誘電材料を用いたインター装置ｓｔｉ領域とイントラ装置ｓｔｉ領域の形成

Country Status (5)

Country Link
US (2) US8592918B2 (ja)
JP (1) JP5377456B2 (ja)
KR (1) KR101229709B1 (ja)
CN (1) CN102074572B (ja)
TW (1) TWI424528B (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199161A (ja) * 2009-02-23 2010-09-09 Renesas Electronics Corp 半導体集積回路装置及びその製造方法
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US8561003B2 (en) * 2011-07-29 2013-10-15 Synopsys, Inc. N-channel and P-channel finFET cell architecture with inter-block insulator
TWI587382B (zh) * 2011-10-19 2017-06-11 聯華電子股份有限公司 半導體結構及其製程
US9318431B2 (en) * 2011-11-04 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a MOM capacitor and method of making same
US9893163B2 (en) * 2011-11-04 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D capacitor and method of manufacturing same
US8735991B2 (en) * 2011-12-01 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. High gate density devices and methods
CN102437179B (zh) * 2011-12-07 2014-03-26 中国科学院上海微系统与信息技术研究所 一种抗总剂量辐射加固深亚微米器件的版图结构
US9876016B2 (en) 2011-12-30 2018-01-23 Intel Corporation Wrap-around trench contact structure and methods of fabrication
US8969974B2 (en) 2012-06-14 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for FinFET device
US8946014B2 (en) * 2012-12-28 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device structure and methods of making same
US9093566B2 (en) * 2012-12-31 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. High efficiency FinFET diode
US9000522B2 (en) * 2013-01-09 2015-04-07 International Business Machines Corporation FinFET with dielectric isolation by silicon-on-nothing and method of fabrication
KR102013842B1 (ko) * 2013-02-08 2019-08-26 삼성전자주식회사 반도체 소자의 제조 방법
US8895446B2 (en) * 2013-02-18 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Fin deformation modulation
US8975712B2 (en) * 2013-05-14 2015-03-10 Globalfoundries Inc. Densely packed standard cells for integrated circuit products, and methods of making same
US9953975B2 (en) 2013-07-19 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming STI regions in integrated circuits
US9023705B1 (en) * 2013-11-01 2015-05-05 Globalfoundries Inc. Methods of forming stressed multilayer FinFET devices with alternative channel materials
US9209178B2 (en) * 2013-11-25 2015-12-08 International Business Machines Corporation finFET isolation by selective cyclic etch
US9196499B2 (en) * 2014-03-26 2015-11-24 Globalfoundries Inc. Method of forming semiconductor fins
KR102241181B1 (ko) 2014-07-14 2021-04-16 인텔 코포레이션 핀 기반 일렉트로닉스를 위한 고체 소스 확산 접합
US9236308B1 (en) * 2014-08-19 2016-01-12 Globalfoundries Inc. Methods of fabricating fin structures of uniform height
KR102204387B1 (ko) * 2014-12-17 2021-01-18 삼성전자주식회사 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법
US9461043B1 (en) * 2015-03-20 2016-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9793403B2 (en) 2015-04-14 2017-10-17 Samsung Electronics Co., Ltd. Multi-layer fin field effect transistor devices and methods of forming the same
KR102393321B1 (ko) 2015-06-25 2022-04-29 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102323943B1 (ko) 2015-10-21 2021-11-08 삼성전자주식회사 반도체 장치 제조 방법
CN109075194B (zh) * 2015-12-26 2021-10-29 英特尔公司 受限且可伸缩的防护帽
CN107293588A (zh) * 2016-03-30 2017-10-24 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107731751B (zh) * 2016-08-12 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US9704994B1 (en) * 2016-10-10 2017-07-11 International Business Machines Corporation Different shallow trench isolation fill in fin and non-fin regions of finFET
CN108074869A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9899396B1 (en) * 2016-12-01 2018-02-20 Macronix International Co., Ltd. Semiconductor device, fabricating method thereof, and fabricating method of memory
WO2019066768A1 (en) * 2017-09-26 2019-04-04 Intel Corporation DIRECTIONAL SPACER REMOVAL FOR INTEGRATED CIRCUIT STRUCTURES
KR20230006054A (ko) * 2017-11-30 2023-01-10 인텔 코포레이션 진보된 집적 회로 구조체 제조를 위한 핀 패터닝
US11004748B2 (en) * 2019-06-05 2021-05-11 Globalfoundries U.S. Inc. Semiconductor devices with wide gate-to-gate spacing

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11163329A (ja) 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US7358121B2 (en) 2002-08-23 2008-04-15 Intel Corporation Tri-gate devices and methods of fabrication
US6706571B1 (en) 2002-10-22 2004-03-16 Advanced Micro Devices, Inc. Method for forming multiple structures in a semiconductor device
KR100513405B1 (ko) 2003-12-16 2005-09-09 삼성전자주식회사 핀 트랜지스터의 형성 방법
WO2005074035A1 (ja) 2004-01-30 2005-08-11 Nec Corporation 電界効果型トランジスタおよびその製造方法
JPWO2006006438A1 (ja) 2004-07-12 2008-04-24 日本電気株式会社 半導体装置及びその製造方法
US20060134846A1 (en) * 2004-12-16 2006-06-22 Macronix International Co., Ltd. Method of fabricating a semiconductor structure
JP2006269975A (ja) * 2005-03-25 2006-10-05 Toshiba Corp 半導体装置及びその製造方法
JPWO2006132172A1 (ja) * 2005-06-07 2009-01-08 日本電気株式会社 フィン型電界効果型トランジスタ、半導体装置及びその製造方法
US7190050B2 (en) 2005-07-01 2007-03-13 Synopsys, Inc. Integrated circuit on corrugated substrate
US7265008B2 (en) 2005-07-01 2007-09-04 Synopsys, Inc. Method of IC production using corrugated substrate
US7807523B2 (en) 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US8466490B2 (en) 2005-07-01 2013-06-18 Synopsys, Inc. Enhanced segmented channel MOS transistor with multi layer regions
US7247887B2 (en) 2005-07-01 2007-07-24 Synopsys, Inc. Segmented channel MOS transistor
US7508031B2 (en) 2005-07-01 2009-03-24 Synopsys, Inc. Enhanced segmented channel MOS transistor with narrowed base regions
US7605449B2 (en) 2005-07-01 2009-10-20 Synopsys, Inc. Enhanced segmented channel MOS transistor with high-permittivity dielectric isolation material
KR100657964B1 (ko) * 2005-07-22 2006-12-14 삼성전자주식회사 한 쌍의 핀-타입 채널 영역들에 대응하는 단일 게이트전극을 갖는 반도체 소자 및 랜덤 액세스 메모리
JP2007180362A (ja) * 2005-12-28 2007-07-12 Toshiba Corp 半導体装置
US20070228425A1 (en) * 2006-04-04 2007-10-04 Miller Gayle W Method and manufacturing low leakage MOSFETs and FinFETs
US8058161B2 (en) * 2006-09-29 2011-11-15 Texas Instruments Incorporated Recessed STI for wide transistors
US20080157225A1 (en) * 2006-12-29 2008-07-03 Suman Datta SRAM and logic transistors with variable height multi-gate transistor architecture
US7939862B2 (en) 2007-05-30 2011-05-10 Synopsys, Inc. Stress-enhanced performance of a FinFet using surface/channel orientations and strained capping layers
JP4459257B2 (ja) * 2007-06-27 2010-04-28 株式会社東芝 半導体装置
EP2073267A1 (en) * 2007-12-19 2009-06-24 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Method of fabricating multi-gate semiconductor devices and devices obtained

Also Published As

Publication number Publication date
US8592918B2 (en) 2013-11-26
US8846466B2 (en) 2014-09-30
TW201133704A (en) 2011-10-01
US20110095372A1 (en) 2011-04-28
TWI424528B (zh) 2014-01-21
CN102074572A (zh) 2011-05-25
KR101229709B1 (ko) 2013-02-05
CN102074572B (zh) 2013-01-30
JP2011097058A (ja) 2011-05-12
US20140004682A1 (en) 2014-01-02
KR20110049679A (ko) 2011-05-12

Similar Documents

Publication Publication Date Title
JP5377456B2 (ja) 異なる誘電材料を用いたインター装置ｓｔｉ領域とイントラ装置ｓｔｉ領域の形成
JP5836437B2 (ja) 集積回路構造の形成方法
JP5307783B2 (ja) バルクＦｉｎＦＥＴを形成するＳＴＩ領域中のボイド
US9640441B2 (en) Voids in STI regions for forming bulk FinFETs
CN103985711B (zh) 具有减少的寄生电容量的FinFET及其制造方法
TWI711086B (zh) 用於製造鰭狀場效電晶體的方法、半導體裝置及用於製造其的方法
US9276062B2 (en) Fin deformation modulation
KR20150079442A (ko) 반도체 디바이스의 반도체 라이너
TWI724207B (zh) 半導體裝置及其製程
KR100732269B1 (ko) 반도체 소자 및 그의 제조 방법
KR101163909B1 (ko) 벌크 ＦｉｎＦＥＴ에서 Ｓｉ 핀의 핀 하부 부근의 ＳＴＩ 형상
CN104701176B (zh) 鳍式场效应晶体管的形成方法
TW202416538A (zh) 積體晶片及其形成方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130924

R150 Certificate of patent or registration of utility model

Ref document number: 5377456

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250