CN108074869A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN108074869A
CN108074869A CN201610999686.9A CN201610999686A CN108074869A CN 108074869 A CN108074869 A CN 108074869A CN 201610999686 A CN201610999686 A CN 201610999686A CN 108074869 A CN108074869 A CN 108074869A
Authority
CN
China
Prior art keywords
fin
separation layer
interval
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610999686.9A
Other languages
English (en)
Inventor
刘继全
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610999686.9A priority Critical patent/CN108074869A/zh
Priority to US15/810,398 priority patent/US10707134B2/en
Priority to EP17201310.4A priority patent/EP3321969A1/en
Publication of CN108074869A publication Critical patent/CN108074869A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7846—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the lateral device isolation region, e.g. STI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法，形成方法包括：提供基底；刻蚀所述基底，形成衬底以及位于衬底上的多个鳍部，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；在鳍部露出的衬底上形成第一隔离层，第一隔离层在第一间隔处形成开口；对第一隔离层进行第一退火工艺处理；形成填充开口且覆盖第一隔离层的第二隔离层；去除部分厚度的第一隔离层和第二隔离层，形成隔离结构，所述隔离结构的顶部表面低于鳍部的顶部表面；形成横跨鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和侧壁；在栅极结构两侧的鳍部内形成源漏掺杂区。本发明提供的晶体管的形成方法，能够提高晶体管的电学性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种鳍式场效应晶体管的形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET器件的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制。与平面MOSFET器件相比，栅对沟道的控制能力更强，从而能够很好的抑制短沟道效应。
但是，现有技术形成的鳍式场效应晶体管电学性能仍有待提高。
发明内容
本发明解决的技术问题是提供一种鳍式场效应晶体管及其形成方法，提高鳍式场效应晶体管的电学性能。
为解决上述技术问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供基底；刻蚀所述基底，形成衬底以及位于所述衬底上的多个鳍部，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；在鳍部露出的衬底上形成第一隔离层，所述第一隔离层在第一间隔处形成开口；对所述第一隔离层进行第一退火工艺处理；形成填充所述开口且覆盖所述第一隔离层的第二隔离层；去除部分厚度的第一隔离层和第二隔离层，形成隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和侧壁；在所述栅极结构两侧的鳍部内形成源漏掺杂区。
可选的，采用炉管退火、快速退火、热退火、尖峰退火或者激光退火的方式进行所述第一退火工艺处理。
可选的，所述第一退火工艺处理的工艺气氛为Ar、N2或者He，工艺温度为500-800℃，工艺时间为5-60min。
可选的，所述形成第一隔离层的步骤包括：在所述鳍部露出的衬底上形成至少一层第一隔离材料层，所述至少一层第一隔离材料层用于构成所述第一隔离层；其中，形成所述第一隔离材料层的步骤包括：在所述鳍部露出的衬底上形成第一隔离膜；对所述第一隔离膜进行硬化退火处理。
可选的，在所述鳍部露出的衬底上形成一层第一隔离材料层，所述一层第一隔离材料层用于形成所述第一隔离层。
可选的，所述第一隔离层填充满所述第二间隔。
可选的，所述鳍式场效应晶体管的形成方法还包括：在形成所述第二隔离层后，进行第二退火工艺处理。
可选的，采用炉管退火、快速退火、热退火、尖峰退火或者激光退火的方式进行第二退火工艺处理。
可选的，所述第二退火工艺处理的工艺气氛为Ar、N2或者He，工艺温度为500-800℃，工艺时间为5-60min。
可选的，采用流动性化学气相沉积工艺或者原子层沉积工艺形成所述第一隔离层和第二隔离层。
可选的，所述采用流动性化学气相沉积工艺形成第一隔离层和第二隔离层的步骤包括：采用TSA和NH3形成含氮键和氢键的氧化物；通过O3对所述含氮键和氢键的氧化物进行处理。
可选的，所述含氮键和氢键的氧化物为含氮键和氢键的二氧化硅。
可选的，所述第一间隔的宽度为80-200nm，所述第二间隔的宽度为20-80nm。
可选的，所述基底包括第一区域和第二区域，用于形成不同的晶体管；所述第一间隔位于第一区域和所述第二区域交界处相邻鳍部之间，所述第二间隔位于所述第一区域或第二区域的鳍部之间。
可选的，所述刻蚀基底的步骤包括：在所述基底上形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述基底，形成衬底以及位于所述衬底上的多个鳍部；所述去除部分厚度第一隔离层和第二隔离层的过程中，还去除所述硬掩膜层。
可选的，所述晶体管的形成方法还包括：在去除部分厚度的第一隔离层和第二隔离层之前，形成所述第二隔离层之后，以所述硬掩膜层的顶部表面为停止层，对所述第一隔离层和第二隔离层进行平坦化工艺处理。
相应的，本发明还提供一种鳍式场效应晶体管，包括：衬底；位于所述衬底上的多个鳍部，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；隔离层，位于所述鳍部露出的衬底上，所述隔离层在所述第一间隔处具有开口。
可选的，所述隔离层填充满所述第二间隔。
可选的，所述第一间隔的宽度为80-200nm，所述第二间隔的宽度为20-80nm。
可选的，所述基底包括第一区域和第二区域，所述第一区域和第二区域具有不同的晶体管；所述第一间隔位于第一区域和所述第二区域交界处相邻鳍部之间，所述第二间隔位于所述第一区域或第二区域的相邻鳍部之间。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应晶体管的形成方法中，通过刻蚀基底，形成衬底以及位于所述衬底上的多个鳍部，其中，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；在所述鳍部露出的衬底上形成第一隔离层，所述第一隔离层在第一间隔处形成开口，然后对所述第一隔离层进行第一退火工艺处理，之后形成第二隔离层以及隔离结构。由于所述第一间隔和第二间隔中第一隔离层的填充量相当，位于鳍部两侧的第一隔离层的厚度差异较小，从而在所述第一退火工艺处理过程中，所述第一间隔和第二间隔中第一隔离层的收缩量差异较小，且所述第一退火工艺处理可以消除第一隔离层的应力，且提高第一隔离层的性能，这将降低由第一隔离层收缩产生应力差异而发生鳍部变形弯曲的几率，进而提高晶体管的性能。
本发明提供一种鳍式场效应晶体管，所述鳍式场效应晶体管包括：衬底；位于所述衬底上的多个鳍部，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；隔离层，位于所述鳍部露出的衬底上，所述隔离层在所述第一间隔处具有开口。当所述隔离层用于形成鳍式场效应晶体管的隔离结构时，所述隔离层需经过退火工艺处理，而由于所述隔离层在所述第一间隔处具有开口，所述开口使得所述第一间隔和第二间隔中隔离层的填充量相当，位于所述鳍部两侧的隔离层的厚度差异较小，从而在所述退火工艺处理过程中，所述第一间隔和第二间隔中隔离层的收缩量差异较小，且所述退火工艺处理可以消除所述隔离层的应力、提高所述隔离层的性能，综上，这将降低由所述隔离层收缩产生应力差异而发生鳍部变形弯曲的几率，进而提高晶体管的性能。
附图说明
图1至图6是一种鳍式场效应晶体管形成方法各步骤对应的结构示意图；
图7至图16是本发明鳍式场效应晶体管形成方法一实施例中各步骤对应的结构示意图；
图17和图18是本发明鳍式场效应晶体管一实施例的结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应晶体管存在性能不佳的问题，现结合一种鳍式场效应晶体管的形成过程分析其存在性能问题的原因。
图1至图6，示出了一种鳍式场效应晶体管形成方法各步骤对应的结构示意图。
参考图1，提供基底(未标示)。
参考图2，刻蚀所述基底，形成衬底10以及位于所述衬底10上的多个鳍部11，所述鳍部11之间具有宽度不同的第一间隔12和第二间隔13，所述第一间隔12大于所述第二间隔13。
参考图3，在所述鳍部11露出的衬底10上形成隔离层14，所述隔离层14填充所述第一间隔12和第二间隔13。
参考图4，进行退火工艺处理15。
参考图5，退火工艺处理15(如图4所示)后，去除部分厚度的隔离层14(如图4所示)，形成隔离结构16，所述隔离结构16的顶部表面低于所述鳍部11的顶部表面。
参考图6，形成横跨所述鳍部11的栅极结构17，所述栅极结构17覆盖所述鳍部11的部分顶部和侧壁；在所述栅极结构17两侧的鳍部11内形成源漏掺杂区18。
现有技术通常通过流动性化学气相沉积工艺形成所述隔离层，然后通过退火工艺处理增强所述隔离层的强度和致密度，从而有利于控制后续去除部分厚度隔离层的速率和均匀性。然而，在所述退火工艺处理过程中，所述隔离层会发生收缩，由于所述第一间隔大于所述第二间隔，从而所述第一间隔的隔离层填充量大于所述第二间隔隔离层的填充量，这将导致所述第一间隔的隔离层收缩量大于所述第二间隔的隔离层收缩量，容易引发由隔离层收缩量不同造成鳍部两侧应力不均匀的问题，从而导致鳍部发生弯曲和变形，进而严重影响形成鳍式场效应晶体管的性能。
为解决所述技术问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供基底；刻蚀所述基底，形成衬底以及位于所述衬底上的多个鳍部，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；在鳍部露出的衬底上形成第一隔离层，所述第一隔离层在第一间隔处形成开口；对所述第一隔离层进行第一退火工艺处理；形成填充所述开口且覆盖所述第一隔离层的第二隔离层；去除部分厚度的第一隔离层和第二隔离层，形成隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面；形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和侧壁；在所述栅极结构两侧的鳍部内形成源漏掺杂区。
本发明提供的鳍式场效应晶体管的形成方法中，通过刻蚀基底，形成衬底以及位于所述衬底上的多个鳍部，其中，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；然后在所述鳍部露出的衬底上形成第一隔离层，所述第一隔离层在第一间隔处形成开口，再对所述第一隔离层进行第一退火工艺处理，之后形成第二隔离层以及隔离结构。由于所述第一间隔和第二间隔中第一隔离层的填充量相当，从而在所述第一退火工艺处理过程中，所述第一间隔和第二间隔中第一隔离层的收缩量差异较小，且所述第一退火工艺处理可以消除第一隔离层的应力，且提高第一隔离层的性能，这将降低由第一隔离层收缩产生应力差异而发生鳍部变形弯曲的几率，进而提高晶体管的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图7至图16，示出了本发明鳍式场效应晶体管形成方法一实施例各个步骤多对应的剖面结构示意图。
参考图7，提供基底(未标示)。
所述基底用于提供半导体工艺的操作平台。
本实施例中，所述基底包括第一区域Ⅰ和第二区域Ⅱ，用于形成不同的晶体管。所述第一区域Ⅰ用于形成P型器件，所述第二区域Ⅱ用于形成N型器件。
在其他实施例中，所述基底还可以仅包括用来形成N型器件的区域，或者仅用来形成P型器件的区域。
本实施例中，所述P型器件区域和N型器件区域为相邻区域，在其他实施例中，所述P型器件区域和N型器件区域还可以相隔。
所述基底的材料可以选自单晶硅、非晶硅、多晶硅、锗、锗化硅、碳化硅、砷化镓、镓化铟或者硅锗化合物等其它半导体材料，所述基底还可以选自绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述基底的材料为单晶硅。
参考图8，刻蚀所述基底，形成衬底100以及位于所述衬底100上的多个鳍部110，所述鳍部110之间具有宽度不同的第一间隔140和第二间隔150，所述第一间隔140大于所述第二间隔150。
所述第一间隔140为后续形成第一隔离层提供空间位置，所述第二间隔150为后续形成第一隔离层和第二隔离层提供空间位置。
本实施例中，所述第一间隔140位于第一区域Ⅰ和所述第二区域Ⅱ交界处相邻鳍部110之间，所述第二间隔150位于所述第一区域Ⅰ或第二区域Ⅱ的鳍部110之间，且所述第一间隔140大于所述第二间隔150。
在其他实施例中，所述第一间隔和第二间隔还可以均位于第一区域鳍部之间或者第二区域鳍部之间；或者所述基底仅包括用来形成N型器件的区域，所述第一间隔和第二间隔均位于该N型器件区域的鳍部之间；或者所述基底仅包括用于形成P型器件的区域，所述第一间隔和第二间隔均位于该P型器件区域的鳍部之间。
需要说明的是，本实施例中，所述第一间隔140的宽度为80-200nm，所述第二间隔150的宽度为20-80nm。
具体地，所述刻蚀基底的步骤包括：在所述基底上形成硬掩膜层120；以所述硬掩膜层120为掩膜，刻蚀所述基底，形成衬底100以及位于所述衬底100上的多个鳍部110。
需要说明的是，所述鳍式场效应晶体管的形成方法还包括：在形成所述衬底100以及位于衬底100上的多个鳍部110之后，在所述鳍部110之间的衬底100上以及所述鳍部100的侧壁形成氧化层130。
由于鳍部110为通过刻蚀基底形成，所述鳍部110通常具有凸出的棱角且表面具有缺陷。本实施例对鳍部110进行热氧化工艺处理形成所述氧化层130，在氧化处理过程中，由于鳍部110凸出的棱角部分的比表面积更大，更容易被氧化，后续去除所述氧化层130之后，不仅鳍部110表面的缺陷层被去除，且凸出棱角部分也被去除，使鳍部110的表面光滑，晶格质量得到改善，减少鳍部110尖端放电问题。并且，形成的氧化层130还有利于提高后续形成的隔离结构与鳍部110之间的界面性能。
所述氧化层130的厚度应控制在合适的范围内。若所述氧化层130的厚度过薄，也就是说鳍部110凸出的棱角部分和鳍部110的表面缺陷没有完全形成氧化层130，后续去除氧化层130的步骤中，难以将鳍部110表面的缺陷层和凸出棱角部分一并去除，从而不能起到光滑鳍部110表面、改善晶格质量的作用，进而难以改善鳍部110尖端放电的问题。此外，本实施例中，所述氧化层130是通过对鳍部110进行氧化处理形成，若氧化层130的厚度过厚，则会过度消耗鳍部110，从而降低晶体管的性能。为此，本实施例中，形成的所述氧化层130厚度为10-50埃。
本实施例中，由于所述鳍部110的材料为硅，相应形成的氧化层130的材料为氧化硅。
在其他实施例中，还可以采用化学气相沉积工艺形成所述氧化层。
参考图9，在鳍部110露出的衬底100上形成第一隔离层160，所述第一隔离层160在第一间隔140(参考图8)处形成开口170。
所述第一隔离层160用于后续形成隔离结构，所述开口170为后续形成第二隔离层定义空间位置。
需要说明的是，由于所述第一隔离层160填充满所述第二间隔150(参考图8)，且所述第一隔离层160填充第一间隔140并在第一间隔140处形成开口170，所述第一间隔140和第二间隔150中的第一隔离层160填充量相当，位于鳍部110两侧的第一隔离层的厚度差异较小，从而为后续第一退火工艺处理消除第一隔离层160应力提供工艺基础。
采用流动性化学气相沉积工艺或者原子层沉积工艺形成所述第一隔离层160。
本实施例中，采用流动性化学气相沉积工艺形成所述第一隔离层160，具体包括：采用TSA和NH3形成含氮键和氢键的氧化物；通过O3对所述含氮键和氢键的氧化物进行处理。
所述通过O3对含氮键和氢键的氧化物进行处理可以去除氧化物中的氮键和氢键，从而减少第一隔离层160中的氮键和氢键，可以提高第一隔离层160的致密度和均匀性，进而有利于控制后续去除部分厚度第一隔离层160的去除速率。
所述氧化物可以选自氧化硅、氮化硅、氮氧化硅，所述氧化物还可以采用低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电系数小于2.5)。
本实施例中，所述氧化物为氧化硅，相应的，形成的所述第一隔离层160的材料为氧化硅。
具体地，所述形成第一隔离层160的步骤包括：在所述鳍部110露出的衬底100上形成至少一层第一隔离材料层(未标示)，所述第一隔离材料层用于构成第一隔离层160，其中形成所述第一隔离材料层的步骤包括：在所述鳍部110露出的衬底100上形成第一隔离膜(未标示)；对所述第一隔离膜进行硬化退火处理。
所述硬化退火处理一方面可以提高第一隔离材料层的致密度和强度，从而提高后续形成的隔离结构的致密度和强度，另一方面，所述硬化退火处理可以消除第一隔离膜的应力，这将降低由第一隔离膜收缩产生应力差异而发生鳍部变形弯曲的几率，从而提高第一隔离材料层的性能。
为了节约工序和制造成本，本实施例中，采用在所述鳍部110露出的衬底100上形成一层第一隔离材料层，所述一层第一隔离材料层用于形成所述第一隔离层160。
需要说明的是，在形成所述第一隔离层160的过程中，所述第二间隔150可以未被填满，或者，所述第二间隔150刚好被填满，或者，所述第一隔离层160填满第二间隔150且第一隔离层160顶部表面高于所述鳍部110顶部表面，以上三种情况下，所述第一间隔140和第二间隔150中的第一隔离层160厚度相当或者差异较小，从而在后续的第一退火工艺处理中，由于所述第一间隔140和第二间隔150中的第一隔离层160收缩量差异较小，且所述第一退火工艺处理可以消除第一隔离层160的应力，从而降低由第一隔离层160收缩产生应力差异而发生鳍部110变形弯曲的几率。
本实施例中，所述第一隔离层160顶部表面与所述鳍部110顶部表面齐平，也就是说所述第一隔离层160刚好填满第二间隔150。
在其他实施例中，所述第二间隔还可以未被填满，也就是说所述第一隔离层顶部表面低于所述鳍部顶部表面；或者，所述第一隔离层填满第一间隔，且第一隔离层顶部表面高于所述鳍部顶部表面。
参考图10，对所述第一隔离层160进行第一退火工艺处理180。
由于所述第一间隔140(参考图8)和第二间隔150(参考图8)中第一隔离层160的填充量差异较小，从而在所述第一退火工艺处理180过程中，所述第一间隔140和第二间隔150中第一隔离层160的收缩量差异较小，且所述第一退火工艺处理180可以消除第一隔离层160的应力，且提高第一隔离层160的性能，这将降低由第一隔离层160收缩产生应力差异而发生鳍部110变形弯曲的几率，进而提高晶体管的性能。
此外，所述第一退火工艺处理180还可以进一步提高第一隔离层160的致密度和均匀性，进而有利于控制后续去除部分厚度第一隔离层160的去除速率。
采用炉管退火、快速退火、热退火、尖峰退火或者激光退火的方式进行所述第一退火工艺处理180。
所述第一退火工艺处理180的工艺气氛为Ar、N2或者He，这将降低在进行第一退火工艺处理180过程中，所述晶体管发生氧化的几率。
需要说明的是，所述第一退火工艺处理180的工艺温度和工艺时间均应控制在合适范围内。
若所述第一退火工艺处理180的工艺温度过高，则增加了晶体管制造的热预算和制造成本，且容易导致晶体管发生性能衰退；若所述第一退火工艺处理180的工艺温度过低，则难以达到消除第一隔离层160应力的目的。为此，本实施例中，所述第一退火工艺处理180的工艺温度为500-800℃。
若所述第一退火工艺处理180的工艺时间过长，则增加了晶体管制造的热预算和制造成本，且容易导致晶体管发生形成衰退；若所述第一退火工艺处理180的工艺时间过短，则难以达到消除第一隔离层160应力的目的。为此，本实施例中，所述第一退火工艺处理180的工艺时间为5-60min。
参考图11和图12，形成填充所述开口170(参考图10)且覆盖所述第一隔离层160的第二隔离层190。
所述第二隔离层190用于后续形成隔离结构。
采用流动性化学气相沉积工艺或者原子层沉积工艺形成所述第二隔离层190。
本实施例中，采用流动性化学气相沉积工艺形成所述第二隔离层190，具体包括：采用TSA和NH3形成含氮键和氢键的氧化物；通过O3对所述含氮键和氢键的氧化物进行处理。
所述通过O3对含氮键和氢键的氧化物进行处理可以去除氧化物中的氮键和氢键，从而减少第二隔离层190中的氮键和氢键，可以提高第二隔离层190的致密度和均匀性，进而有利于控制后续去除部分厚度第二隔离层190的去除速率。
所述氧化物可以选自氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电系数小于2.5)。
本实施例中，所述氧化物为氧化硅，相应的，形成的所述第二隔离层190的材料为氧化硅。
需要说明的是，参考图12，所述鳍式场效应晶体管的形成方法还包括：在形成所述第二隔离层190后，进行第二退火工艺处理200。
所述第二退火工艺处理200一方面可以提高第二隔离层190的致密度和强度，从而提高后续形成的隔离结构的致密度和强度，另一方面，所述第二退火工艺处理200可以消除第二隔离层190的应力，这将降低由第二隔离层190收缩产生应力差异而发生鳍部110变形弯曲的几率，从而提高第二隔离层190的性能。
所述第二退火工艺处理200的工艺气氛为Ar、N2或者He，这将降低在进行第二退火工艺处理200过程中，所述晶体管发生氧化的几率。
所述第二退火工艺处理200的工艺温度和工艺时间均应控制在合适的范围内。
若所述第二退火工艺处理200的工艺温度过高，则增加了晶体管制造的热预算和制造成本，且容易导致晶体管发生性能衰退；若所述第二退火工艺处理200的工艺温度过低，则难以达到提高第二隔离层190致密度和强度以及消除第二隔离层190应力的目的。为此，本实施例中，所述第二退火工艺处理200的工艺温度为500-800℃。
若所述第二退火工艺处理200的工艺时间过长，则增加了晶体管制造的热预算和制造成本，且容易导致晶体管发生衰退；若所述第二退火工艺处理200的工艺时间过短，则难以达到提高第二隔离层190致密度和强度以及消除第二隔离层190应力的目的。为此，本实施例中，所述第二退火工艺处理200的工艺时间为5-60min。
需要说明的是，参考图13，所述鳍式场效应晶体管的形成方法还包括：在形成所述第二隔离层190之后，以所述硬掩膜层120的顶部表面为停止层，对所述第一隔离层160和第二隔离层190进行平坦化工艺处理。
所述平坦化工艺处理可以减少后续去除部分厚度第一隔离层160和第二隔离层190的去除量，从而减小后续去除工艺的难度。
需要说明的是，在所述平坦化工艺处理的过程中，位于鳍部110顶部的硬掩膜层120可以起到保护鳍部110顶部的作用。
本实施例中，采用化学机械研磨的方式进行所述平坦化工艺处理。
参考图14，去除部分厚度的第一隔离层160和第二隔离层190，形成隔离结构210，所述隔离结构210的顶部表面低于所述鳍部110的顶部表面。
所述隔离结构210用于相邻鳍部110之间以及第一区域Ⅰ和第二区域Ⅱ之间的电隔离。
本实施例中，采用SiCoNi刻蚀工艺进行所述去除步骤。所述SiCoNi刻蚀工艺的步骤包括：以氦气作为稀释气体，三氟化氮和氨气作为反应气体以生成刻蚀气体；通过刻蚀气体去除部分厚度的第一隔离层160(参考图13)和第二隔离层190(参考图13)，形成副产物；进行退火工艺，将所述副产物升华分解为气态产物；通过抽气方式去除所述气态产物。
具体地，所述SiCoNi刻蚀工艺的工艺参数包括：氦气的气体流量为100sccm至1000sccm，三氟化氮的气体流量为500sccm至3000sccm，氨气的气体流量为20sccm至200sccm，腔室压强为0.1Torr至5Torr，工艺时间为20至200s。
需要说明的是，在去除部分厚度的所述第一隔离层160和第二隔离层190的过程中，还去除部分厚度的氧化层130，使得剩余氧化层130顶部与隔离结构210的顶部齐平。
本实施例中，由于所述第一隔离层160和第二隔离层190的材料为二氧化硅，因此，所述隔离结构210的材料为二氧化硅。
本实施例中，所述隔离结构210为浅沟槽隔离结构。
参考图15，形成横跨所述鳍部110的栅极结构，所述栅极结构覆盖所述鳍部110的部分顶部和侧壁。
本实施例中，所述栅极结构包括：栅介质层220以及位于所述栅介质层220上的栅电极层230，其中，所述栅介质层220的材料为高k(介电系数大于3.9)栅介质材料，所述栅电极层230的材料为多晶硅或金属材料，所述金属材料包括Ti、Ta、TiN、TaN、TiAl、TiAlN、Cu、Al、W、Ag或Au中的一种或多种。
在所述栅介质层220与所述鳍部110之间还可以形成有界面层(未图示)，所述界面层的材料为氧化硅。
形成所述栅极结构的工艺步骤包括：在所述隔离结构210上形成栅介质膜(未标示)，所述栅介质膜横跨所述鳍部110且覆盖鳍部110顶部和侧壁；在所述栅介质膜上形成栅电极膜；在所述栅电极膜上形成掩膜层(未图示)，所述掩膜层定义出待形成的栅极结构的图形；以所述掩膜层为掩膜，图形化所述栅电极膜以及栅介质膜，相应的形成栅介质层220以及位于栅介质层220上的栅电极层230；去除所述掩膜层。
在其它实施例中，所述栅极结构还可以是伪栅结构(dummy gate)，在后续工艺中会去除所述伪栅结构，在所述伪栅结构的原位置处重新形成晶体管的实际栅极结构。所述伪栅结构包括伪栅介质层和位于所述伪栅介质层上的伪栅电极层。所述伪栅介质层可以为氧化硅，所述伪栅电极层可以氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅、碳氮氧化硅或非晶碳等材料。
需要说明的是，所述鳍式场效应晶体管的形成方法还包括：形成横跨所述鳍部110的栅极结构之后，在所述栅极结构两侧的侧壁上形成侧墙(未标示)。
所述侧墙用于定义后续形成源漏掺杂区与栅极结构的相对位置，且在后续形成晶体管的工艺中，可以起到保护栅极结构的作用。
所述侧墙的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。本实施例中，所述侧墙的材料为氮化硅。
参考图16，在所述栅极结构两侧的鳍部110内形成源漏掺杂区240。
由于待形成的晶体管为鳍式场效应晶体管，因此，所述源漏掺杂区240为抬升式(raised)的源漏掺杂区。
具体地，所述形成源漏掺杂区240的步骤包括：在栅极结构两侧的衬底100内形成凹槽，在所述凹槽中形成应力层，并在形成应力层的过程中进行原位掺杂以形成初始源漏掺杂区；对所述初始源漏掺杂区进行离子注入以形成源漏掺杂区240。
本实施例中，所述第一区域Ⅰ用于形成P型器件，相应地，所述应力层为“∑”形应力层，所述“∑”形应力层的材料为SiGe、SiB或SiGeB，所述“∑”形应力层为P型器件的沟道区提供压应力作用，从而提高P型器件的载流子迁移率。所述第二区域Ⅱ用于形成N型器件，相应地，所述形成的应力层为“U”形应力层，所述“U”形应力层的材料为SiC、SiP或SiCP，所述“U”形应力层为N型器件的沟道区提供拉应力作用，从而提高N型器件的载流子迁移率。
在其他实施例中，所述第一区域和第二区域还可以均用于形成N型器件，相应地，所述应力层均为“U”形应力层；或者第一区域和第二区域均用于形成P型器件，相应地，所述应力层均为“∑”形应力层。
本实施例提供的鳍式场效应晶体管的形成方法中，通过刻蚀基底，形成衬底以及位于所述衬底上的多个鳍部，其中，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；然后在所述鳍部露出的衬底上形成第一隔离层，所述第一隔离层在第一间隔处形成开口，再对所述第一隔离层进行第一退火工艺处理，之后形成第二隔离层以及隔离结构。由于所述第一间隔和第二间隔中第一隔离层的填充量相当，从而在所述第一退火工艺处理过程中，所述第一间隔和第二间隔中第一隔离层的收缩量差异较小，且所述第一退火工艺处理可以消除第一隔离层的应力，且提高第一隔离层的性能，这将降低由第一隔离层收缩产生应力差异而发生鳍部变形弯曲的几率，进而提高晶体管的性能。
参考图17和图18，示出了本发明鳍式场效应晶体管一实施例的结构示意图，其中图17未示意出隔离层。相应的，本发明还提供一种鳍式场效应晶体管，包括：衬底300；位于所述衬底300上的多个鳍部310，所述鳍部310之间具有宽度不同的第一间隔340(如图17所示)和第二间隔350(如图17所示)，所述第一间隔340大于所述第二间隔350；隔离层360，位于所述鳍部310露出的衬底300上，所述隔离层360在所述第一间隔340处具有开口370(如图17所示)。
本实施例中，为了便于图示，图17未示意出隔离层，图18为基于图17且示意出隔离层的结构示意图。
所述衬底300用于提供半导体工艺的操作平台。
本实施例中，所述衬底300包括第一区域Ⅰ和第二区域Ⅱ，所述第一区域Ⅰ和第二区域Ⅱ具有不同的晶体管。所述第一区域Ⅰ具有P型器件，所述第二区域Ⅱ具有N型器件。
在其他实施例中，所述衬底还可以仅包括具有N型器件的区域，或者仅包括具有P型器件的区域。
本实施例中，所述第一区域Ⅰ和第二区域Ⅱ为相邻区域，在其他实施例中，所述第一区域和第二区域还可以相隔。
所述衬底300的材料可以选自单晶硅、非晶硅、多晶硅、锗、锗化硅、碳化硅、砷化镓、镓化铟或者硅锗化合物等其它半导体材料，所述衬底300还可以选自绝缘体上的硅衬底或者绝缘体上的锗衬底。本实施例中，所述衬底300的材料为单晶硅。
所述鳍部310的材料与所述衬底300的材料相同。本实施例中，所述鳍部310的材料为硅。
如图17所示，本实施例中，所述第一间隔340位于第一区域Ⅰ和所述第二区域Ⅱ交界处的相邻鳍部310之间，所述第二间隔350位于所述第一区域Ⅰ或第二区域Ⅱ的鳍部310之间，且所述第一间隔340大于所述第二间隔350。
在其他实施例中，所述第一间隔和第二间隔还可以均位于所述第一区域相邻鳍部之间或者第二区域相邻鳍部之间；或者所述衬底仅包括具有N型器件的区域时，所述第一间隔和第二间隔均位于所述N型器件区域的相邻鳍部之间；或者所述衬底仅包括具有P型器件的区域时，所述第一间隔和第二间隔均位于所述P型器件区域的相邻鳍部之间。
本实施例中，所述第一间隔340的宽度为80-200nm，所述第二间隔350的宽度为20-80nm。
需要说明的是，所述鳍式场效应晶体管还包括：位于所述鳍部310之间衬底300上以及所述鳍部310侧壁上的氧化层330。
由于所述鳍部310为通过刻蚀工艺所形成，所述鳍部310通常具有凸出的棱角且表面具有缺陷。所述氧化层330的形成工艺一般为氧化工艺，在所述氧化层330的形成过程中，由于鳍部310凸出的棱角部分的比表面积更大，更容易被氧化，从而有利于去除所述鳍部310表面的缺陷层以及凸出棱角部分，使所述鳍部310的表面光滑，晶格质量得到改善，减少所述鳍部310尖端放电问题。并且，所述氧化层330还有利于提高所述隔离层360与所述鳍部310之间的界面性能。
本实施例中，所述氧化层330为通过对所述鳍部310进行氧化工艺所形成，因此所述氧化层130的材料为氧化硅。
所述隔离层360用于作为本实施例所述鳍式场效应晶体管的隔离结构的一部分。
所述隔离层360可以未填满所述第二间隔350，或者，所述隔离层360刚好填满所述第二间隔350，或者，所述隔离层360填满所述第二间隔350且所述隔离层360顶部表面高于所述鳍部310顶部表面。
本实施例中，所述隔离层360填充满所述第二间隔350。具体地，所述隔离层360顶部表面与所述鳍部310顶部表面齐平，也就是说所述隔离层360刚好填满所述第二间隔350。
所述隔离层360的材料可以选自氧化硅、氮化硅、氮氧化硅，所述隔离层360的材料还可以为低K介质材料(介电常数大于或等于2.5且小于3.9)或超低K介质材料(介电系数小于2.5)。本实施例中，所述隔离层360的材料为氧化硅。
本实施例中，所述隔离层360在所述第一间隔340处具有开口370，当所述隔离层360用于形成鳍式场效应晶体管的隔离结构时，所述隔离层360需经过退火工艺处理；而由于所述隔离层360在所述第一间隔340处具有开口370，所述开口370使得所述第一间隔340和第二间隔350中隔离层360的填充量相当，位于所述鳍部310两侧的隔离层360的厚度差异较小，从而在所述退火工艺处理过程中，所述第一间隔340和第二间隔350中隔离层360的收缩量差异较小，且所述退火工艺处理可以消除所述隔离层360的应力、提高所述隔离层360的性能，综上，这将降低由所述隔离层360收缩产生应力差异而发生鳍部310变形弯曲的几率，进而提高晶体管的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供基底；
刻蚀所述基底，形成衬底以及位于所述衬底上的多个鳍部，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；
在鳍部露出的衬底上形成第一隔离层，所述第一隔离层在第一间隔处形成开口；
对所述第一隔离层进行第一退火工艺处理；
形成填充所述开口且覆盖所述第一隔离层的第二隔离层；
去除部分厚度的第一隔离层和第二隔离层，形成隔离结构，所述隔离结构的顶部表面低于所述鳍部的顶部表面；
形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和侧壁；
在所述栅极结构两侧的鳍部内形成源漏掺杂区。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用炉管退火、快速退火、热退火、尖峰退火或者激光退火的方式进行所述第一退火工艺处理。
3.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一退火工艺处理的工艺气氛为Ar、N2或者He，工艺温度为500-800℃，工艺时间为5-60min。
4.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述形成第一隔离层的步骤包括：在所述鳍部露出的衬底上形成至少一层第一隔离材料层，所述至少一层第一隔离材料层用于构成所述第一隔离层；
其中，形成所述第一隔离材料层的步骤包括：在所述鳍部露出的衬底上形成第一隔离膜；对所述第一隔离膜进行硬化退火处理。
5.如权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，在所述鳍部露出的衬底上形成一层第一隔离材料层，所述一层第一隔离材料层用于形成所述第一隔离层。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一隔离层填充满所述第二间隔。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍式场效应晶体管的形成方法还包括：在形成所述第二隔离层后，进行第二退火工艺处理。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，采用炉管退火、快速退火、热退火、尖峰退火或者激光退火的方式进行第二退火工艺处理。
9.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二退火工艺处理的工艺气氛为Ar、N2或者He，工艺温度为500-800℃，工艺时间为5-60min。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用流动性化学气相沉积工艺或者原子层沉积工艺形成所述第一隔离层和第二隔离层。
11.如权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述采用流动性化学气相沉积工艺形成第一隔离层和第二隔离层的步骤包括：采用TSA和NH3形成含氮键和氢键的氧化物；
通过O3对所述含氮键和氢键的氧化物进行处理。
12.如权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述含氮键和氢键的氧化物为含氮键和氢键的二氧化硅。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一间隔的宽度为80-200nm，所述第二间隔的宽度为20-80nm。
14.如权利要求1所述的晶体管的形成方法，其特征在于，所述基底包括第一区域和第二区域，用于形成不同的晶体管；
所述第一间隔位于第一区域和所述第二区域交界处相邻鳍部之间，所述第二间隔位于所述第一区域或第二区域的鳍部之间。
15.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述刻蚀基底的步骤包括：在所述基底上形成硬掩膜层；以所述硬掩膜层为掩膜，刻蚀所述基底，形成衬底以及位于所述衬底上的多个鳍部；
所述去除部分厚度第一隔离层和第二隔离层的过程中，还去除所述硬掩膜层。
16.如权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，所述晶体管的形成方法还包括：在去除部分厚度的第一隔离层和第二隔离层之前，形成所述第二隔离层之后，以所述硬掩膜层的顶部表面为停止层，对所述第一隔离层和第二隔离层进行平坦化工艺处理。
17.一种鳍式场效应晶体管，其特征在于，包括：
衬底；
位于所述衬底上的多个鳍部，所述鳍部之间具有宽度不同的第一间隔和第二间隔，所述第一间隔大于所述第二间隔；
隔离层，位于所述鳍部露出的衬底上，所述隔离层在所述第一间隔处具有开口。
18.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述隔离层填充满所述第二间隔。
19.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述第一间隔的宽度为80-200nm，所述第二间隔的宽度为20-80nm。
20.如权利要求17所述的鳍式场效应晶体管，其特征在于，所述基底包括第一区域和第二区域，所述第一区域和第二区域具有不同的晶体管；
所述第一间隔位于第一区域和所述第二区域交界处相邻鳍部之间，所述第二间隔位于所述第一区域或第二区域的相邻鳍部之间。
CN201610999686.9A 2016-11-14 2016-11-14 鳍式场效应晶体管及其形成方法 Pending CN108074869A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610999686.9A CN108074869A (zh) 2016-11-14 2016-11-14 鳍式场效应晶体管及其形成方法
US15/810,398 US10707134B2 (en) 2016-11-14 2017-11-13 Fin field-effect transistor and fabrication method thereof
EP17201310.4A EP3321969A1 (en) 2016-11-14 2017-11-13 Fin field-effect transistor and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610999686.9A CN108074869A (zh) 2016-11-14 2016-11-14 鳍式场效应晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN108074869A true CN108074869A (zh) 2018-05-25

Family

ID=60320739

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610999686.9A Pending CN108074869A (zh) 2016-11-14 2016-11-14 鳍式场效应晶体管及其形成方法

Country Status (3)

Country Link
US (1) US10707134B2 (zh)
EP (1) EP3321969A1 (zh)
CN (1) CN108074869A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200019A (zh) * 2018-11-20 2020-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755498A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557658B2 (en) * 2017-12-27 2023-01-17 Intel Corporation Transistors with high density channel semiconductor over dielectric material
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
CN111725208B (zh) * 2019-03-21 2023-09-19 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法
US12087614B2 (en) 2020-12-18 2024-09-10 Intel Corporation Gap fill dielectrics for electrical isolation of transistor structures in the manufacture of integrated circuits
CN112687622B (zh) * 2020-12-25 2024-03-12 上海华力集成电路制造有限公司 鳍式场效应晶体管的单扩散区切断结构及其形成方法
CN115249713A (zh) * 2021-04-26 2022-10-28 北方集成电路技术创新中心(北京)有限公司 半导体结构及其形成方法、以及存储器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074572A (zh) * 2009-10-28 2011-05-25 台湾积体电路制造股份有限公司 集成电路结构
TW201434108A (zh) * 2013-02-18 2014-09-01 Taiwan Semiconductor Mfg 半導體鰭變形調變
CN104517891A (zh) * 2013-10-04 2015-04-15 台湾积体电路制造股份有限公司 形成沟槽结构的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150634A (ja) * 1998-11-13 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9177955B2 (en) 2013-03-08 2015-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation region gap fill method
US9552978B1 (en) * 2016-03-02 2017-01-24 United Microelectronics Corp. Method of decreasing fin bending

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074572A (zh) * 2009-10-28 2011-05-25 台湾积体电路制造股份有限公司 集成电路结构
TW201434108A (zh) * 2013-02-18 2014-09-01 Taiwan Semiconductor Mfg 半導體鰭變形調變
CN104517891A (zh) * 2013-10-04 2015-04-15 台湾积体电路制造股份有限公司 形成沟槽结构的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200019A (zh) * 2018-11-20 2020-05-26 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111200019B (zh) * 2018-11-20 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755498A (zh) * 2019-03-27 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111755498B (zh) * 2019-03-27 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
EP3321969A1 (en) 2018-05-16
US10707134B2 (en) 2020-07-07
US20180374755A9 (en) 2018-12-27
US20180144987A1 (en) 2018-05-24

Similar Documents

Publication Publication Date Title
US11257951B2 (en) Method of making semiconductor device having first and second epitaxial materials
CN108074869A (zh) 鳍式场效应晶体管及其形成方法
US9853030B2 (en) Fin field effect transistor
US9728641B2 (en) Semiconductor device and fabrication method thereof
CN108695257B (zh) 半导体结构及其形成方法
US9570589B2 (en) FINFET semiconductor device and fabrication method
CN109427664B (zh) 半导体结构及其形成方法
CN107731918B (zh) 半导体结构及其制造方法
US11387149B2 (en) Semiconductor device and method for forming gate structure thereof
CN110797262A (zh) 半导体器件及其形成方法
CN107045981B (zh) 半导体结构的形成方法
US10361305B2 (en) Semiconductor structure and fabrication method thereof
US9306033B2 (en) Semiconductor device and fabrication method thereof
CN107978514B (zh) 晶体管及其形成方法
CN103794482B (zh) 金属栅极的形成方法
CN107591367B (zh) 半导体结构的制造方法
CN107919326B (zh) 鳍式场效应管及其形成方法
CN109003976B (zh) 半导体结构及其形成方法
CN110098151A (zh) 半导体器件及其形成方法
CN108666210A (zh) 半导体器件及其形成方法
CN108022969A (zh) 晶体管及其制造方法
CN109524306B (zh) 晶体管的形成方法
CN108063091A (zh) 鳍式场效应晶体管及其形成方法
CN107275211A (zh) 鳍式场效应管的形成方法
CN106711041B (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180525

RJ01 Rejection of invention patent application after publication