CN108063091A - 鳍式场效应晶体管及其形成方法 - Google Patents

鳍式场效应晶体管及其形成方法 Download PDF

Info

Publication number
CN108063091A
CN108063091A CN201610980463.8A CN201610980463A CN108063091A CN 108063091 A CN108063091 A CN 108063091A CN 201610980463 A CN201610980463 A CN 201610980463A CN 108063091 A CN108063091 A CN 108063091A
Authority
CN
China
Prior art keywords
fin
layer
substrate
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610980463.8A
Other languages
English (en)
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610980463.8A priority Critical patent/CN108063091A/zh
Publication of CN108063091A publication Critical patent/CN108063091A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应晶体管及其形成方法,所述形成方法包括:提供基底;刻蚀所述基底,形成衬底以及位于衬底上的鳍部;在所述鳍部之间的衬底上形成初始隔离层;对所述初始隔离层进行离子掺杂,在所述初始隔离层中形成停止层,所述停止层的顶部表面低于所述鳍部顶部表面;去除高于所述停止层的初始隔离层,形成隔离层;形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部部分顶部和侧壁表面且覆盖所述停止层。本发明提供的鳍式场效应晶体管的形成方法,可以提高鳍式场效应晶体管的电学性能。

Description

鳍式场效应晶体管及其形成方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种鳍式场效应晶体管及其形成方法。
背景技术
在半导体制造中,随着超大规模集成电路的发展,集成电路特征尺寸持续减小。为了适应特征尺寸的减小,MOSFET器件的沟道长度也相应不断缩短。然而,随着器件沟道长度的缩短,器件源极与漏极间的距离也随之缩短,因此栅极对沟道的控制能力随之变差,栅极电压夹断(pinch off)沟道的难度也越来越大,使得亚阈值漏电(subthreshold leakage)现象,即所谓的短沟道效应(SCE:short-channel effects)更容易发生。
因此,为了更好适应特征尺寸的减小,半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式晶体管过渡,如鳍式场效应晶体管(FinFET)。FinFET的栅至少可以从两侧对超薄体(鳍部)进行控制。与平面MOSFET器件相比,栅对沟道的控制能力更强,从而能够很好的抑制短沟道效应。
但是,现有技术形成的鳍式场效应晶体管电学性能仍有待提高。
发明内容
本发明解决的技术问题是提供一种鳍式场效应晶体管的形成方法,提高鳍式场效应晶体管的电学性能。
为解决上述技术问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:一种鳍式场效应晶体管的形成方法,包括:提供基底;刻蚀所述基底,形成衬底以及位于衬底上的鳍部;在所述鳍部之间的衬底上形成初始隔离层;对所述初始隔离层进行离子掺杂,在所述初始隔离层中形成停止层,所述停止层的顶部表面低于所述鳍部顶部表面;去除高于所述停止层的初始隔离层,形成隔离层;形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部部分顶部和侧壁表面且覆盖所述停止层;在所述栅极结构两侧的鳍部中形成源漏掺杂区。
可选的,所述对初始隔离层进行离子掺杂步骤包括:对所述初始隔离层进行硅离子或者氮离子掺杂。
可选的,采用离子注入的方式对所述初始隔离层进行离子掺杂。
可选的,所述离子注入的离子源为Si离子,离子注入的能量范围为15KeV至100KeV,剂量范围为1E13atom/cm2至1E16atom/cm2,注入角度为0度至10度;或者,所述离子注入的离子源为N离子,离子注入的能量范围为5KeV至80KeV,剂量范围为1E13atom/cm2至1E16atom/cm2,注入角度为0度至10度。
可选的,所述停止层的材料为掺硅氧化物或者掺氮氧化物。
可选的,所述停止层的厚度为
可选的,所述形成方法还包括:在形成隔离层之前,对所述初始隔离层进行离子掺杂之后,进行退火工艺处理。
可选的,采用快速热退火或尖峰退火的方式进行所述退火工艺处理。
可选的,采用尖峰退火的方式进行所述退火工艺处理,所述尖峰退火的工艺温度为950℃至1050℃,工艺时间为5秒至20秒。
可选的,刻蚀所述基底,形成衬底以及位于衬底上的鳍部的步骤包括:在所述基底上形成硬掩膜层;以所述硬掩膜层为掩膜对所述基底进行刻蚀,形成衬底以及位于衬底上的鳍部;所述形成方法还包括:在形成所述隔离层之后,去除所述硬掩膜层。
可选的,所述硬掩膜层的厚度范围为
可选的,所述在鳍部之间的衬底上形成初始隔离层的步骤包括:在所述鳍部之间的衬底上形成隔离膜;以所述硬掩膜层为掩膜,去除部分厚度的所述隔离膜,形成初始隔离层。
可选的,所述初始隔离层的顶部表面低于所述硬掩膜层顶部表面
可选的,采用SiCoNi刻蚀工艺去除部分厚度的所述隔离膜,形成初始隔离层。
可选的,对所述初始隔离层进行离子掺杂的步骤包括:对低于所述初始隔离层顶部表面450-650埃的位置处进行离子掺杂。
可选的,采用SiCoNi刻蚀工艺去除高于所述停止层的初始隔离层。
可选的,所述SiCoNi刻蚀工艺的工艺参数包括:氦气的气体流量为600sccm至2000sccm,三氟化氮的气体流量为20sccm至200sccm,氨气的气体流量为100sccm至500sccm,腔室压强为0.01Torr至50Torr,工艺时间为20s至300s。
相应的,本发明还提供一种鳍式场效应晶体管,包括:基底,所述基底包括衬底以及位于衬底上的鳍部;位于所述鳍部之间衬底上的隔离层;位于所述隔离层上的停止层,所述停止层的顶部表面低于所述鳍部顶部表面;位于所述鳍部上的栅极结构,所述栅极结构覆盖鳍部部分顶部和侧壁表面且覆盖所述停止层;位于栅极结构两侧鳍部中的源漏掺杂区。
可选的,所述停止层的材料为掺硅氧化物或者掺氮氧化物。
可选的,所述停止层的厚度为
与现有技术相比,本发明的技术方案具有以下优点:
本发明提供的鳍式场效应晶体管的形成方法,通过在鳍部之间的衬底上形成初始隔离层之后,对所述初始隔离层进行离子掺杂,在初始隔离层中形成停止层,然后去除高于停止层的初始隔离层,形成隔离层,再形成栅极结构和源漏掺杂区。在去除高于停止层的初始隔离层,形成隔离层的步骤中,所述停止层表面作为去除步骤的停止位置,可以形成厚度几乎一致的隔离层,且使得隔离层露出的鳍部侧壁面积几乎一致,从而提高后续形成横跨所述鳍部的栅极结构的性能,进而提高形成的鳍式场效应晶体管的电学性能。
附图说明
图1至图4是一种鳍式场效应晶体管形成方法各步骤对应的结构示意图;
图5至图12是本发明鳍式场效应晶体管形成方法一实施例各步骤对应的结构示意图。
具体实施方式
由背景技术可知,现有技术形成的鳍式场效应晶体管电学性能仍有待提高。结合现有技术的制造方法,对鳍式场效应晶体管电学性能不佳的原因进行分析。
参考图1至图4,示出了一种鳍式场效应晶体管形成方法各步骤所对应的结构示意图。
参考图1,提供基底(未标示)。所述基底为后续半导体工艺提供操作平台。
参考图2,在所述基底上形成硬掩膜层12;以所述硬掩膜层12为掩膜,刻蚀所述基底,形成衬底10以及位于衬底10上的鳍部11。
参考图3,在所述鳍部11之间的衬底10上形成初始隔离层14。
参考图4,去除部分厚度的初始隔离层14,形成隔离层15,所述隔离层15顶部表面低于所述鳍部11顶部表面,且形成隔离层15后,去除所述硬掩膜层12。
在形成所述隔离层15之后,形成横跨所述鳍部11的栅极结构,所述栅极结构覆盖鳍部11部分顶部和侧壁表面;然后在所述栅极结构两侧的鳍部11中形成源漏掺杂区。
现有技术鳍式场效应晶体管的形成方法中,在鳍部之间的衬底上形成初始隔离层,然后去除部分厚度的初始隔离层,形成隔离层。然而,在实际的半导体工艺中,鳍部之间的间隔难以达到完全相同,从而形成于较大间隔中的初始隔离层比形成于较小间隔中初始隔离层的厚度大,这将造成在去除部分厚度初始隔离层的步骤中,对较大间隔中初始隔离层进行去除的速率小于对较小间隔中初始隔离层进行去除的速率,又由于去除步骤的工艺时间相同,这将导致形成于较大间隔中的隔离层比形成于较小间隔中的隔离层厚度大,从而造成隔离层露出的鳍部侧壁面积不同,甚至造成隔离层露出的同一个鳍部两侧的侧壁高度不同,进而引起所形成的鳍式场效应晶体管的电学性能较差。
为解决所述技术问题,本发明提供一种鳍式场效应晶体管的形成方法,包括:一种鳍式场效应晶体管的形成方法,包括:提供基底;刻蚀所述基底,形成衬底以及位于衬底上的鳍部;在所述鳍部之间的衬底上形成初始隔离层;对所述初始隔离层进行离子掺杂,在所述初始隔离层中形成停止层,所述停止层的顶部表面低于所述鳍部顶部表面;去除高于所述停止层的初始隔离层,形成隔离层;形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部部分顶部和侧壁表面且覆盖所述停止层;在所述栅极结构两侧的鳍部中形成源漏掺杂区。
本发明通过在鳍部之间的衬底上形成初始隔离层之后,对所述初始隔离层进行离子掺杂,在初始隔离层中形成停止层,然后去除高于停止层的初始隔离层,形成隔离层,再形成栅极结构和源漏掺杂区。在形成隔离层的步骤中,所述停止层表面作为去除步骤的停止位置,可以形成厚度几乎一致的隔离层,且使得隔离层露出的鳍部侧壁面积几乎相同,从而提高后续形成横跨所述鳍部的栅极结构的性能,进而提高形成的鳍式场效应晶体管的电学性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图5至图12,示出了鳍式场效应晶体管形成方法一实施例各步骤对应的结构示意图。
参考图5,提供基底(未标示)。
所述基底用于为后续半导体工艺提供操作平台。所述基底的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟;所述基底还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或绝缘体上的锗化硅衬底。本实施例中,所述基底为硅基底。
参考图6,刻蚀所述基底,形成衬底100以及位于衬底100上的鳍部110。
具体地,所述刻蚀基底,形成衬底100以及位于衬底100上的鳍部110的步骤包括:在所述基底上形成硬掩膜层120;以所述硬掩膜层120为掩膜对所述基底进行刻蚀,形成衬底100以及位于衬底100上的鳍部110。
所述硬掩膜层120在刻蚀基底形成鳍部110的过程中起掩膜作用。此外,所述硬掩膜层120还可以在后续离子掺杂、平坦化处理等半导体工艺中起到保护鳍部110的作用。
形成所述硬掩膜层120的工艺步骤包括:在所述基底上形成初始硬掩膜(未示出);在所述初始硬掩膜表面形成图形化的光刻胶层(未示出);以所述图形化的光刻胶层为掩膜刻蚀所述初始硬掩膜,在基底表面形成硬掩膜层120;去除所述图形化的光刻胶层。在其他实施例中,所述硬掩膜层的形成工艺还能够包括:自对准双重图形化(Self-alignedDouble Patterned,SADP)工艺、自对准三重图形化(Self-aligned Triple Patterned,SATP)工艺、或自对准四重图形化(Self-aligned Double Double Patterned,SADDP)工艺。所述双重图形化工艺包括LELE(Litho-Etch-Litho-Etch)工艺或LLE(Litho-Litho-Etch)工艺。
所述硬掩膜层120的厚度不宜过厚,也不宜过薄。若所述硬掩膜层120的厚度过厚,由于后续平坦化工艺处理会以所述硬掩膜层120的顶部表面作为停止位置,这将造成平台化工艺处理后的初始隔离层厚度过厚,从而后续在对初始隔离层进行离子注入,形成停止层的过程中,所述离子注入的能量要求更高,工艺难度更大,且过高的离子注入能量容易对鳍部110造成损伤,进而引起形成的鳍式场效应晶体管性能较差;若所述硬掩膜层120的厚度过低,在后续对初始隔离层进行离子注入的过程中,所述硬掩层120难以起到较好的保护鳍部110的作用,容易导致鳍部110受到损伤,从而降低晶体管的电学性能。为此,本实施例中,所述硬掩膜层120的厚度为
本实施例中,所述硬掩膜层120的材料为氮化硅。
需要说明的是,本实施例中,所述形成方法还包括:在形成位于衬底100上的鳍部110之后,在所述鳍部110的侧面和鳍部110之间的衬底100上形成氧化层130。
由于鳍部110为通过刻蚀基底形成,所述鳍部110通常具有凸出的棱角且表面具有缺陷。本实施例对鳍部110进行氧化处理形成氧化层130,在氧化处理过程中,由于鳍部110凸出的棱角部分的比表面积更大,更容易被氧化,后续去除所述氧化层130之后,不仅鳍部110表面的缺陷层被去除,且凸出棱角部分也被去除,使鳍部110的表面光滑,晶格质量得到改善,避免鳍部110尖端放电问题。并且,形成的氧化层130还有利于提高后续形成的隔离层与鳍部110之间的界面性能。
本实施例中,所述鳍部110的材料为硅,相应形成的氧化层130的材料为氧化硅。
参考图7和图8,在所述鳍部110之间的衬底100上形成初始隔离层150。
所述初始隔离层150用于后续形成隔离层,可以对相邻鳍部110之间起到电隔离作用。
具体地,所述在鳍部110之间的衬底100上形成初始隔离层130的步骤包括:在所述鳍部110之间的衬底100上形成隔离膜140(参考图7);以所述硬掩膜层120为掩膜,去除部分厚度的所述隔离膜140,形成初始隔离层150。
所述隔离膜140的材料为绝缘材料,例如为氧化硅、氮化硅或氮氧化硅。本实施例中,所述隔离膜140的材料为氧化硅。
为了提高形成隔离膜140工艺的填孔(gap-filling)能力,可以采用流动性化学气相沉积(FCVD,Flowable CVD)或高纵宽比化学气相沉积工艺(HARP CVD),形成所述隔离膜140。
需要说明的是,在形成隔离膜140之后,去除部分厚度的所述隔离膜140之前,所述形成方法还包括对所述隔离膜的顶部表面进行平坦化处理,为后续半导体工艺提高平整的操作表面。本实施例中,采用化学机械研磨的方式对所述隔离膜140的顶部表面进行平坦化处理。
所述硬掩膜层120的表面在所述平坦化工艺中作为停止位置,且在平坦化工艺中起到保护鳍部110的作用,使得鳍部110具有良好的顶部表面性能。
本实施例中,采用SiCoNi刻蚀工艺部分厚度的隔离膜140,形成初始隔离层150。具体地,所述SiCoNi刻蚀工艺的步骤包括:以氦气作为稀释气体,三氟化氮和氨气作为反应气体以生成刻蚀气体;通过刻蚀气体去除部分厚度的所述隔离膜140,形成副产物;进行退火工艺,将所述副产物升华分解为气态产物;通过抽气方式去除所述气态产物。
在其他实施例中,还可以采用干法刻蚀工艺、湿法刻蚀工艺、或干法刻蚀和湿法刻蚀相结合的工艺,刻蚀去除部分厚度的隔离膜。
需要说明的是,所述初始隔离层150的厚度不宜过厚,也不宜过薄。由于后续会对所述初始隔离层150进行离子掺杂,以在所述初始隔离层150中形成停止层,若所述初始隔离层150的厚度过厚,则难以在初始隔离层150需要的位置处形成停止层,且增大了后续对初始隔离层150进行离子掺杂的难度和成本;若所述初始隔离层150的厚度过薄,可能会露出鳍部110的侧壁,从而在后续对初始隔离层150进行离子掺杂的过程中,容易导致鳍部110受到损伤,进而降低晶体管的电学性能。为此,本实施例中,所述初始隔离层150顶部表面低于所述硬掩膜层120顶部表面
为了达到上述去除量的要求,所述刻蚀工艺参数需控制在合理范围内。本实施例中,所述SiCoNi刻蚀工艺的工艺参数包括:氦气的气体流量为600sccm至2000sccm,三氟化氮的气体流量为20sccm至200sccm,氨气的气体流量为100sccm至500sccm,腔室压强为0.01Torr至50Torr,工艺时间为10s至100s。
参考图9和图10,对所述初始隔离层150进行离子掺杂160,在所述初始隔离层150中形成停止层170。
所述停止层170表面在后续去除高于停止层170的初始隔离层150过程中,作为去除步骤的停止位置,可以使最终形成的隔离层达到预设厚度,获得实现鳍部110之间有效隔离的隔离层,且能够形成厚度几乎一致的隔离层,从而使得所形成隔离层露出的鳍部110侧壁面积几乎相同,能够提高后续形成横跨所述鳍部110的栅极结构的性能,进而提高形成的鳍式场效应晶体管电学性能。
所述对初始隔离层150进行离子掺杂160步骤包括:对所述初始隔离层150进行硅离子或者氮离子掺杂。形成的所述停止层170的材料为掺硅氧化物或者掺氮氧化物。
需要说明的是,对所述初始隔离层150进行离子掺杂160的位置深度应控制在较好的范围内。所述离子掺杂160的位置深度不宜过深,也不宜过浅。若所述离子掺杂160的位置深度过深,相应的,形成的所述停止层170位置高度越低,这将造成后续以停止层170表面作为去除停止位置而形成的隔离层厚度越薄,从而形成的隔离层难以达到较好的电隔离效果,进而难以提高晶体管的电学性能;若所述离子掺杂160的位置深度过浅,相应的,形成的所述停止层170位置高度越高,这将造成后续以停止层170表面作为去除停止位置而形成的隔离层厚度越厚,则难以实现露出适量的鳍部110部分侧壁表面,从而后续难以实现形成性能优异的栅极结构,进而难以形成性能良好的鳍式场效应晶体管。为此,本实施例中,对低于所述初始隔离层150顶部表面450-650埃的位置处进行离子掺杂160。
具体地,采用离子注入的方式对所述初始隔离层150进行离子掺杂160。本实施例中,对所述初始隔离层150进行硅离子掺杂,形成所述停止层170,所述停止层170的材料为富硅氧化物。所述离子注入的离子源为Si离子,离子注入的能量范围为15KeV至100KeV,剂量范围为1E13atom/cm2至1E16atom/cm2,注入角度为0度至10度。
在其他实施例中,还可以对所述初始隔离层进行氮离子掺杂,形成所述停止层,所述离子注入的离子源为N离子,离子注入的能量范围为5KeV至80KeV,剂量范围为1E13atom/cm2至1E16atom/cm2,注入角度为0度至10度。
需要说明的是,形成的所述停止层170的厚度不宜过厚,也不宜过薄。若所述停止层170的厚度过厚,将会增大对所述初始隔离层150进行离子掺杂,形成停止层170的难度和成本;若所述停止层170的厚度过薄,则在后续进行去除步骤,形成隔离层的过程中,所述停止层170容易被去除,从而难以将所述停止层170表面作为去除步骤的停止位置,且难以使得所形成隔离层露出的鳍部110侧壁面积近乎相同,进而难以提高形成的鳍式场效应晶体管电学性能。为此,本实施例中,所述停止层170的厚度为
需要说明的是,所述鳍式场效应晶体管的形成方法还包括:在对所述初始隔离层150进行离子掺杂160之后,进行退火工艺处理180。
所述退火工艺处理180,可以使掺杂离子弛豫至晶格位,实现激活,且使得掺杂离子更加容易和有效地扩散,从而形成均匀、性能优异的停止层170。并且所述退火工艺处理180还能够修复所述初始隔离层150内的晶格损伤,从而提高后续形成隔离层的电隔离效果,进而提高晶体管的电学性能。
具体地,可以采用快速热退火或尖峰退火的方式进行所述退火工艺处理180。
本实施例中,采用尖峰退火的方式进行所述退火工艺处理180,所述尖峰退火的工艺温度为950℃至1050℃,工艺时间为5秒至20秒。
需要说明的是,在其他实施例中,可以不设置退火工艺处理。因为在初始隔离层中注入离子后,即使不进行退火工艺处理,所述初始隔离层中的离子也会扩散形成停止层。
参考图11,去除高于所述停止层170的初始隔离层150(参考图10),形成隔离层190。
所述隔离层190用于相邻鳍部110之间的电隔离。
在去除高于停止层170的初始隔离层150的过程中,所述停止层170表面作为去除步骤的停止位置,可以使最终形成的隔离层190达到预设厚度,获得实现鳍部110之间有效隔离的隔离层190,且能够形成厚度几乎一致的隔离层190,从而使得所形成隔离层190露出的鳍部110侧壁面积几乎相同,能够提高后续形成横跨所述鳍部110的栅极结构的性能,进而提高形成的鳍式场效应晶体管电学性能。
本实施例中,采用SiCoNi刻蚀工艺进行去除步骤。所述SiCoNi刻蚀工艺的步骤包括:以氦气作为稀释气体,三氟化氮和氨气作为反应气体以生成刻蚀气体;通过刻蚀气体去除部分厚度的所述初始隔离层150,形成副产物;进行退火工艺,将所述副产物升华分解为气态产物;通过抽气方式去除所述气态产物。
具体地,所述SiCoNi刻蚀工艺的工艺参数包括:氦气的气体流量为600sccm至2000sccm,三氟化氮的气体流量为20sccm至200sccm,氨气的气体流量为100sccm至500sccm,腔室压强为0.01Torr至50Torr,工艺时间为20s至500s。
在其他实施例中,还可以采用干法刻蚀工艺、湿法刻蚀工艺、或干法刻蚀和湿法刻蚀相结合的工艺,刻蚀去除部分厚度的初始隔离层。
需要说明的是,所述鳍式场效应晶体管形成方法还包括:在形成所述隔离层190之后,去除所述硬掩膜层120(参考图10)。
本实施例中,所述硬掩膜层120的材料为氮化硅。去除硬掩膜层120的工艺为湿法刻蚀工艺,且刻蚀液包括磷酸。其中,所述磷酸用于去除氮化硅材料的硬掩膜层120,同时,由于鳍部110暴露出的侧壁表面具有氧化层130,所述鳍部110不容易受到磷酸溶液刻蚀的损害,能够保证所述鳍部110结构和形貌的完整性和尺寸的精确性,从而可以使形成的晶体管具有较好的稳定性。
参考图12,形成横跨所述鳍部110的栅极结构200,所述栅极结构200覆盖鳍部110部分顶部和侧壁表面且覆盖所述停止层170。
本实施例中,所述栅极结构200包括:栅介质层以及位于所述栅介质层上的栅电极层,其中,所述栅介质层的材料为氧化硅或高K(介电常数大于3.9)栅介质材料,所述栅电极层的材料为多晶硅或金属材料,所述金属材料包括Ti、Ta、TiN、TaN、TiAl、TiAlN、Cu、Al、W、Ag或Au中的一种或多种。所述栅极结构200还能够包括位于伪栅层侧壁表面的侧墙(未标示)。
具体地,形成所述栅极结构200的工艺步骤包括:在所述隔离层170、鳍部110上覆盖栅介质膜(未图示);在所述栅介质膜上形成栅电极膜(未图示);在所述栅电极膜上形成图形层(未图示),以所述图形层为掩膜,刻蚀所述栅介质膜和栅电极膜形成栅极结构200。
在其他实施例中,所述栅极结构还可以为伪栅结构(dummy gate),在后续工艺中会去除所述伪栅结构,在所述伪栅结构的原位置处重新形成晶体管的实际栅极结构。所述伪栅结构包括伪栅层,所述伪栅层的材料为多晶硅或无定形碳。
需要说明的是,所述鳍式场效应晶体管的形成方法还包括:形成横跨鳍部110侧壁和顶部的栅极结构后,在所述栅极结构200两侧的鳍部110中形成源漏掺杂区。所述步骤不再赘述。
相应的,本发明还提供一种鳍式场效应晶体管,继续参考图12,示出了一种鳍式场效应晶体管的剖面结构示意图。
本实施例鳍式场效应晶体管包括:基底,所述基底包括衬底100以及位于衬底100上的鳍部110;位于所述鳍部110之间衬底100上的隔离层190;位于所述隔离层190上的停止层170,所述停止层170的顶部表面低于所述鳍部110顶部表面;位于所述鳍部110上的栅极结构200,所述栅极结构200覆盖鳍部110部分顶部和侧壁表面且覆盖所述停止层170。
所述基底用于为后续半导体工艺提供操作平台。所述基底的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟;所述基底还可以为绝缘体上的硅衬底、绝缘体上的锗衬底或绝缘体上的锗化硅衬底。本实施例中,所述基底为硅基底。
位于所述鳍部110的侧面和鳍部110之间的衬底100上的氧化层130,所述氧化层130可以提高隔离层190与鳍部110之间的界面特性。
本实施例中,所述鳍部110的材料为硅,所述氧化层130的材料为氧化硅。
位于所述鳍部110之间衬底100上的隔离层190。
所述隔离层190用于相邻鳍部110之间的电隔离。所述隔离层190的材料为绝缘材料,例如为氧化硅、氮化硅或氮氧化硅。本实施例中,所述隔离层190的材料为氧化硅。
位于所述隔离层190上的停止层170,所述停止层170的顶部表面低于所述鳍部110顶部表面。
所述停止层170一方面用于相邻鳍部110之间的电隔离,另一方面,所述停止层170可以对栅极结构200起到支撑作用,且所述停止层170的致密度较高,从而提高了栅极结构200的稳定性;此外,所述停止层170作为所述隔离层190形成工艺过程中的刻蚀停止层,有利于提高所述隔离层190的高度均一性。
所述停止层170的材料可以是掺硅氧化物或者掺氮氧化物。
需要说明的是,所述停止层170的厚度不宜过厚,也不宜过薄。若所述停止层170的厚度过厚,将会增大形成停止层170的难度和成本;若所述停止层170过薄,则难以对栅极结构200起到支撑作用,从而难以提高栅极结构200的稳定性。本实施例中,所述停止层170的厚度为
位于所述鳍部110上的栅极结构200,所述栅极结构200覆盖鳍部110部分顶部和侧壁表面且覆盖所述停止层170。
本实施例中,所述栅极结构200包括:栅介质层以及位于所述栅介质层上的栅电极层,其中,所述栅介质层的材料为氧化硅或高K(介电常数大于3.9)栅介质材料,所述栅电极层的材料为多晶硅或金属材料,所述金属材料包括Ti、Ta、TiN、TaN、TiAl、TiAlN、Cu、Al、W、Ag或Au中的一种或多种。所述栅极结构还能够包括位于伪栅层侧壁表面的侧墙(未标示)。
在其他实施例中,所述栅极结构还可以为伪栅结构(dummy gate),在后续工艺中会去除所述伪栅结构,在所述伪栅结构的原位置处重新形成晶体管的实际栅极结构。所述伪栅结构包括伪栅层,所述伪栅层的材料为多晶硅或无定形碳。
需要说明的是,所述鳍式场效应晶体管还包括:位于所述栅极结构200两侧鳍部110中的源漏掺杂区。所述源漏掺杂区的结构和现有技术相同,在此不再赘述。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法,其特征在于,包括:
提供基底;
刻蚀所述基底,形成衬底以及位于衬底上的鳍部;
在所述鳍部之间的衬底上形成初始隔离层;
对所述初始隔离层进行离子掺杂,在所述初始隔离层中形成停止层,所述停止层的顶部表面低于所述鳍部顶部表面;
去除高于所述停止层的初始隔离层,形成隔离层;
形成横跨所述鳍部的栅极结构,所述栅极结构覆盖鳍部部分顶部和侧壁表面且覆盖所述停止层。
2.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述对初始隔离层进行离子掺杂步骤包括:对所述初始隔离层进行硅离子或者氮离子掺杂。
3.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,采用离子注入的方式对所述初始隔离层进行离子掺杂。
4.如权利要求3所述的鳍式场效应晶体管的形成方法,其特征在于,所述离子注入的离子源为Si离子,离子注入的能量范围为15KeV至100KeV,剂量范围为1E13atom/cm2至1E16atom/cm2,注入角度为0度至10度;
或者,所述离子注入的离子源为N离子,离子注入的能量范围为5KeV至80KeV,剂量范围为1E13atom/cm2至1E16atom/cm2,注入角度为0度至10度。
5.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述停止层的材料为掺硅氧化物或者掺氮氧化物。
6.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述停止层的厚度为
7.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,所述形成方法还包括:在形成隔离层之前,对所述初始隔离层进行离子掺杂之后,进行退火工艺处理。
8.如权利要求7所述的鳍式场效应晶体管的形成方法,其特征在于,采用快速热退火或尖峰退火的方式进行所述退火工艺处理。
9.如权利要求7所述的鳍式场效应晶体管的形成方法,其特征在于,采用尖峰退火的方式进行所述退火工艺处理,所述尖峰退火的工艺温度为950℃至1050℃,工艺时间为5秒至20秒。
10.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,刻蚀所述基底,形成衬底以及位于衬底上的鳍部的步骤包括:在所述基底上形成硬掩膜层;以所述硬掩膜层为掩膜对所述基底进行刻蚀,形成衬底以及位于衬底上的鳍部;
所述形成方法还包括:在形成所述隔离层之后,去除所述硬掩膜层。
11.如权利要求10所述的鳍式场效应晶体管的形成方法,其特征在于,所述硬掩膜层的厚度范围为
12.如权利要求10所述的鳍式场效应晶体管的形成方法,其特征在于,所述在鳍部之间的衬底上形成初始隔离层的步骤包括:在所述鳍部之间的衬底上形成隔离膜;以所述硬掩膜层为掩膜,去除部分厚度的所述隔离膜,形成初始隔离层。
13.如权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,所述初始隔离层的顶部表面低于所述硬掩膜层顶部表面
14.如权利要求12所述的鳍式场效应晶体管的形成方法,其特征在于,采用SiCoNi刻蚀工艺去除部分厚度的所述隔离膜,形成初始隔离层。
15.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,对所述初始隔离层进行离子掺杂的步骤包括:对低于所述初始隔离层顶部表面450-650埃的位置处进行离子掺杂。
16.如权利要求1所述的鳍式场效应晶体管的形成方法,其特征在于,采用SiCoNi刻蚀工艺去除高于所述停止层的初始隔离层。
17.如权利要求16所述的鳍式场效应晶体管的形成方法,其特征在于,所述SiCoNi刻蚀工艺的工艺参数包括:氦气的气体流量为400sccm至3000sccm,三氟化氮的气体流量为20sccm至200sccm,氨气的气体流量为100sccm至500sccm,腔室压强为0.01Torr至50Torr,工艺时间为20s至300s。
18.一种鳍式场效应晶体管,其特征在于,包括:
基底,所述基底包括衬底以及位于衬底上的鳍部;
位于所述鳍部之间衬底上的隔离层;
位于所述隔离层上的停止层,所述停止层的顶部表面低于所述鳍部顶部表面;
位于所述鳍部上的栅极结构,所述栅极结构覆盖鳍部部分顶部和侧壁表面且覆盖所述停止层。
19.如权利要求18所述的鳍式场效应晶体管,其特征在于,所述停止层的材料为掺硅氧化物或者掺氮氧化物。
20.如权利要求18所述的鳍式场效应晶体管,其特征在于,所述停止层的厚度为
CN201610980463.8A 2016-11-08 2016-11-08 鳍式场效应晶体管及其形成方法 Pending CN108063091A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610980463.8A CN108063091A (zh) 2016-11-08 2016-11-08 鳍式场效应晶体管及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610980463.8A CN108063091A (zh) 2016-11-08 2016-11-08 鳍式场效应晶体管及其形成方法

Publications (1)

Publication Number Publication Date
CN108063091A true CN108063091A (zh) 2018-05-22

Family

ID=62137504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610980463.8A Pending CN108063091A (zh) 2016-11-08 2016-11-08 鳍式场效应晶体管及其形成方法

Country Status (1)

Country Link
CN (1) CN108063091A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349653A (zh) * 2019-08-09 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120295444A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3d structures
US20140159126A1 (en) * 2012-12-12 2014-06-12 Globalfoundries Inc. Methods of forming a finfet semiconductor device with undoped fins
US20150214071A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120295444A1 (en) * 2011-05-16 2012-11-22 Varian Semiconductor Equipment Associates, Inc. Techniques for forming 3d structures
US20140159126A1 (en) * 2012-12-12 2014-06-12 Globalfoundries Inc. Methods of forming a finfet semiconductor device with undoped fins
US20150214071A1 (en) * 2014-01-24 2015-07-30 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349653A (zh) * 2019-08-09 2021-02-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
KR102010140B1 (ko) 반도체 스트립 내에 도핑된 영역을 형성하는 방법
US9589845B1 (en) Fin cut enabling single diffusion breaks
CN105470132B (zh) 鳍式场效应管的形成方法
JP5410666B2 (ja) 半導体装置
EP3306665A2 (en) Semiconductor structure and fabrication method thereof
US20150162190A1 (en) Method for forming spacers for a transistor gate
CN106847683B (zh) 提高鳍式场效应管性能的方法
CN106298919B (zh) 半导体器件、鳍式场效应晶体管及其形成方法
CN108074869A (zh) 鳍式场效应晶体管及其形成方法
CN107731738A (zh) 半导体结构的形成方法
CN110797262A (zh) 半导体器件及其形成方法
CN106952822A (zh) 改善鳍式场效应管性能的方法
CN106935635A (zh) 半导体结构的形成方法
CN105261566A (zh) 半导体结构的形成方法
CN106328694B (zh) 半导体结构的形成方法
CN104465486B (zh) 半导体器件的形成方法
CN107785262B (zh) 半导体结构的制造方法
CN107919325A (zh) 鳍式场效应晶体管的制造方法
CN109980003B (zh) 半导体器件及其形成方法
CN107978514A (zh) 晶体管及其形成方法
CN107785318A (zh) 半导体结构的制造方法
CN107346730A (zh) 改善半导体器件性能的方法
CN107591398A (zh) 半导体结构及其形成方法
CN108063091A (zh) 鳍式场效应晶体管及其形成方法
CN107919326B (zh) 鳍式场效应管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180522

RJ01 Rejection of invention patent application after publication