CN107785318A - 半导体结构的制造方法 - Google Patents

半导体结构的制造方法 Download PDF

Info

Publication number
CN107785318A
CN107785318A CN201610776415.7A CN201610776415A CN107785318A CN 107785318 A CN107785318 A CN 107785318A CN 201610776415 A CN201610776415 A CN 201610776415A CN 107785318 A CN107785318 A CN 107785318A
Authority
CN
China
Prior art keywords
separation layer
fin
layer
side wall
seal coat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610776415.7A
Other languages
English (en)
Other versions
CN107785318B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610776415.7A priority Critical patent/CN107785318B/zh
Publication of CN107785318A publication Critical patent/CN107785318A/zh
Application granted granted Critical
Publication of CN107785318B publication Critical patent/CN107785318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种半导体结构的制造方法，包括：提供衬底以及位于衬底上分立的鳍部；鳍部延伸方向为第一方向，垂直于第一方向的为第二方向；在鳍部之间衬底上形成初始隔离层，包括用于实现第一方向鳍部隔离的第一初始隔离层；去除部分厚度第一初始隔离层形成第一隔离层，使第一隔离层顶部低于鳍部顶部，在鳍部之间形成沟槽；形成填充满沟槽的第二隔离层；在高于鳍部顶部的第二隔离层侧壁上形成保护侧壁；去除部分厚度第二初始隔离层和第二隔离层。本发明在高于鳍部顶部的第二隔离层侧壁上形成保护侧壁，去除部分厚度第二隔离层时，保护侧壁对第二隔离层侧壁起到保护作用，避免第二隔离层顶部因横向刻蚀不足而形成凸起缺陷的问题。

Description

半导体结构的制造方法
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制造方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET器件相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
现有半导体器件制作工艺中，载流子的迁移率是影响晶体管性能的主要因素之一，有效提高载流子迁移率成为了晶体管器件制造工艺的重点之一。由于应力可以改变硅材料的能隙和载流子迁移率，因此通过形成应力层来提高MOS晶体管的性能成为越来越常用的手段。具体地，在NMOS器件中形成能提供拉应力的应力层以提高电子迁移率，在PMOS器件中形成能提供压应力的应力层以提高空穴迁移率。
但是，即使在FinFET制造工艺中引入应力层，现有技术的半导体器件的电学性能依旧较差。
发明内容
本发明解决的问题是提供一种半导体结构的制造方法，提高半导体器件的电学性能。
为解决上述问题，本发明提供一种半导体结构的制造方法，包括：提供基底，所述基底包括衬底以及位于衬底上多个分立的鳍部；所述鳍部延伸方向为第一方向，垂直于第一方向的为第二方向，所述多个分立的鳍部在第一方向和第二方向呈矩阵排列；在所述鳍部之间的衬底上形成初始隔离层，包括用于实现第一方向鳍部之间隔离的第一初始隔离层，以及用于实现第二方向鳍部之间隔离的第二初始隔离层；去除部分厚度的第一初始隔离层形成第一隔离层，使所述第一隔离层顶部低于相邻鳍部顶部，在所述鳍部之间形成沟槽；在所述第一隔离层上形成填充满所述沟槽的第二隔离层；在高于所述鳍部顶部的第二隔离层侧壁上形成保护侧壁；形成所述保护侧壁后，去除部分厚度的第二初始隔离层以及部分厚度的第二隔离层，剩余的第二隔离层和第一隔离层构成隔离结构；在所述隔离结构上形成掩膜栅结构。
与现有技术相比，本发明的技术方案具有以下优点：
本发明在高于鳍部顶部的第二隔离层侧壁上形成保护侧壁，在后续去除部分厚度第二隔离层的过程中，所述保护侧壁对所述第二隔离层侧壁起到保护作用，避免对所述第二隔离层进行纵向刻蚀时进行横向刻蚀；因此去除部分厚度第二隔离层后，可以避免所述第二隔离层顶部因横向刻蚀不足而形成凸起缺陷的问题，从而可以提高后续掩膜栅结构的形成质量，还可以避免所述凸起缺陷发生坍塌的问题，进而可以提高半导体器件的电学性能。
可选方案中，在去除部分厚度第二隔离层的步骤中，采用第一刻蚀工艺去除第一厚度的第二隔离层后，去除所述保护侧壁，其中所述第一厚度的厚度值为至从而可以避免剩余所述第二隔离层难以向所述保护侧壁提供足够支撑作用而导致所述保护侧壁发生坍塌的问题。
可选方案中，形成所述第二隔离层后，形成保护膜之前，所述制造方法还包括：形成保形覆盖所述第二隔离层顶部和侧壁的刻蚀停止层，所述刻蚀停止层还覆盖所述鳍部顶部和第二初始隔离层顶部，所述保护膜形成于所述刻蚀停止层上；所述刻蚀停止层顶部表面用于定义形成保护侧壁的刻蚀工艺的刻蚀停止位置，以对所述鳍部顶部起到保护作用，避免形成所述保护侧壁的刻蚀工艺对所述鳍部造成刻蚀损伤。
附图说明
图1至图4是一种半导体结构的制造方法各步骤对应结构示意图；
图5至图19是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
具体实施方式
现有技术的半导体器件的电性能较差，结合一种半导体结构的制造方法分析其原因。所述半导体结构的制造方法包括以下步骤：
参考图1，提供衬底100以及位于衬底100上的分立的鳍部110，所述衬底100包括第一区域Ⅰ和第二区域Ⅱ，所述第一区域Ⅰ的鳍部110密度大于所述第二区域Ⅱ的鳍部110密度。
继续参考图1，在所述鳍部110之间的衬底100上形成初始隔离层101，所述初始隔离层101的顶部与所述鳍部110的顶部齐平。
参考图2，在所述第二区域Ⅱ的鳍部110和初始隔离层101顶部形成图形化的硬掩膜层210，所述硬掩膜层210内具有露出所述第一区域Ⅰ的初始隔离层101(如图1所示)的图形开口(未标示)，所述图形开口还露出所述第一区域Ⅰ的鳍部110；以所述硬掩膜层210为掩膜，沿所述图形开口去除第一厚度的第一区域Ⅰ初始隔离层101，在所述第一区域Ⅰ鳍部110之间形成沟槽211。
参考图3，形成填充满所述沟槽211(如图2所示)和图形开口(未标示)的第二隔离层120，所述第二隔离层120的顶部与所述硬掩膜层210的顶部齐平；形成所述第二隔离层120后，去除所述硬掩膜层210。
参考图4，去除第二厚度的第二区域Ⅱ初始隔离层101(如图3所示)和第二隔离层120(如图3所示)，所述第一区域Ⅰ鳍部110之间的剩余初始隔离层101和第二隔离层120构成第一隔离结构103，所述第二区域Ⅱ鳍部110之间的剩余初始隔离层101为第二隔离结构102，所述第二隔离结构102的顶部低于所述鳍部110的顶部。
后续步骤还包括：形成横跨所述鳍部110且覆盖鳍部110部分顶部和侧壁表面的栅极结构，并在所述第二隔离层120上形成掩膜栅结构。
其中，去除第二厚度的第二区域Ⅱ初始隔离层101和第二隔离层120时，一般采用各向同性刻蚀工艺；也就是说，对所述第二隔离层120进行纵向刻蚀时，还对所述第二隔离层120进行横向刻蚀。
但是，在所述刻蚀过程中，容易出现横向刻蚀速率小于纵向刻蚀速率的情况，因此当达到第二厚度的去除量时，所述第二隔离层120顶部容易因横向刻蚀不足，而形成凸起缺陷121(如图4所示)。所述凸起缺陷121容易在后续工艺中发生倒塌，且对后续掩膜栅结构的形成质量造成不良影响。
为了解决所述技术问题，本发明在高于鳍部顶部的第二隔离层侧壁上形成保护侧壁，在后续去除部分厚度第二隔离层的过程中，所述保护侧壁对所述第二隔离层侧壁起到保护作用，避免对所述第二隔离层进行纵向刻蚀时进行横向刻蚀；因此去除部分厚度第二隔离层后，可以避免所述第二隔离层顶部因横向刻蚀不足而形成凸起缺陷的问题，从而可以提高后续掩膜栅结构的形成质量，还可以避免所述凸起缺陷发生坍塌的问题，进而可以提高半导体器件的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图18是本发明半导体结构的制造方法一实施例中各步骤对应结构示意图。
结合参考图5和图6，图5是立体图(沿垂直鳍部延伸方向，仅示出了两个鳍部)，图6是图5沿AA1割线的剖面结构示意图，提供基底，所述基底包括衬底300以及位于衬底300上多个分立的鳍部310；所述鳍部310延伸方向为第一方向(如图5中CC1方向所示)，垂直于第一方向的为第二方向(如图5中DD1方向所示)，所述多个分立的鳍部310在第一方向和第二方向呈矩阵排列。
所述衬底300为后续形成半导体器件提供工艺平台。
本实施例中，所述衬底300为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
所述鳍部310的材料与所述衬底300的材料相同。本实施例中，所述鳍部310的材料为硅。其他实施例中，所述鳍部的材料还可以是锗、锗化硅、碳化硅、砷化镓或镓化铟。
本实施例中，形成所述衬底300和鳍部310的工艺步骤包括：提供初始衬底；在所述初始衬底表面形成图形化的第一硬掩膜层400；以所述第一硬掩膜层400为掩膜刻蚀所述初始衬底，刻蚀后的初始衬底作为衬底300，位于衬底300上的凸起作为鳍部310。
本实施例中，在形成所述鳍部310之后，保留位于鳍部310顶部表面的第一硬掩膜层400。所述第一硬掩膜层400的材料为氮化硅，后续在进行平坦化处理工艺时，所述第一硬掩膜层400顶部表面用于定义平坦化处理工艺的停止位置，并起到保护鳍部310顶部的作用。
本实施例中，沿所述第一方向，所述衬底300包括第一区域Ⅰ和第二区域Ⅱ。所述第一区域Ⅰ的鳍部310密度大于所述第二区域Ⅱ的鳍部310密度。在另一实施例中，所述衬底还可以仅包括第一区域。
本实施例中，所述第一区域Ⅰ和第二区域Ⅱ为相邻区域。在另一实施例中，所述第一区域和第二区域还可以为不相邻区域。
结合参考图7，图7为基于图6的剖面结构示意图，需要说明的是，在形成所述鳍部310之后，所述制造方法还包括：在所述鳍部310表面形成衬垫氧化层301(Liner Oxide)，用于修复所述鳍部310。
本实施例中，形成所述衬垫氧化层301的工艺为氧化处理工艺。
由于所述鳍部310为通过刻蚀初始衬底后形成，所述鳍部310通常具有凸出的棱角且表面具有缺陷。在氧化处理过程中，由于所述鳍部310凸出的棱角部分的比表面更大，更容易被氧化，后续去除所述衬垫氧化层301之后，不仅所述鳍部310表面的缺陷层被去除，且凸出棱角部分也被去除，从而可以使所述鳍部310的表面光滑、晶格质量得到改善，避免鳍部310顶角尖端放电问题，有利于改善鳍式场效应管的性能。
需要说明的是，所述氧化处理还会对所述衬底300表面进行氧化，使得形成的衬垫氧化层301还位于所述衬底300表面。由于所述鳍部310和衬底300的材料为硅，相应形成的衬垫氧化层301的材料为氧化硅。
结合参考图8和图9，图8是基于图5的立体图，图9是图8沿BB1(如图5所示)割线的剖面结构示意图，在所述鳍部310之间的衬底300上形成初始隔离层，包括用于实现第一方向(如图5中CC1方向所示)鳍部310之间隔离的第一初始隔离层311，以及用于实现第二方向(如图5中DD1方向所示)鳍部310之间隔离的第二初始隔离层312。
所述初始隔离层为后续形成半导体结构的隔离结构提供工艺基础，用于对相邻器件起到隔离作用，所述初始隔离层的材料为绝缘材料，例如为氧化硅、氮化硅或氮氧化硅。本实施例中，所述初始隔离层的材料为氧化硅；即所述第一初始隔离层311和第二初始隔离层312的材料为氧化硅。
本实施例中，所述初始隔离层的顶部与所述鳍部310的顶部齐平。具体地，所述第一区域Ⅰ的第一初始隔离层311顶部与所述第一区域Ⅰ鳍部310顶部齐平，所述第二区域Ⅱ的第一初始隔离层311顶部与所述第二区域Ⅱ鳍部310顶部齐平。
为了提高形成所述初始隔离层工艺的填孔(gap-filling)能力，本实施例中，采用流动性化学气相沉积(FCVD，Flowable CVD)形成所述初始隔离层。在另一实施例中，还可以采用高纵宽比化学气相沉积工艺(HARP CVD)。
具体地，形成所述初始隔离层的步骤包括：采用流动性化学气相沉积工艺形成第一前驱隔离膜，所述第一前驱隔离膜的顶部高于所述第一硬掩膜层400(如图7所示)的顶部；对所述第一前驱隔离膜进行退火固化处理，将第一前驱隔离膜转化为初始隔离膜；对所述初始隔离膜顶部表面进行平坦化处理，去除高于所述第一硬掩膜层400顶部的初始隔离膜；去除所述第一硬掩膜层400；去除所述第一硬掩膜层400后，去除部分厚度的剩余初始隔离膜，形成初始隔离层。
本实施例中，采用化学机械研磨工艺对所述初始隔离膜顶部表面进行平坦化处理。
本实施例中，采用湿法刻蚀工艺，去除所述第一硬掩膜层400；所述第一硬掩膜层400的材料为氮化硅，相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。
本实施例中，采用湿法刻蚀工艺，去除部分厚度的剩余初始隔离膜；所述初始隔离膜的材料为氧化硅，相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为氢氟酸溶液。
需要说明的是，所述第一初始隔离层311对第一方向(如图5中CC1方向所示)鳍部310之间进行隔离，还沿所述第二方向贯穿所述第二初始隔离层312。
需要说明的是，所述第一区域Ⅰ的鳍部310密度大于所述第二区域Ⅱ的鳍部310密度，即所述第一区域Ⅰ为密集区，所述第二区域Ⅱ为稀疏区，沿鳍部310延伸方向，所述第一区域Ⅰ鳍部310的长度小于第二区域Ⅱ鳍部310的长度。后续形成应力层的工艺过程中，分别在第一区域Ⅰ栅极结构两侧的鳍部310内、第二区域Ⅱ栅极结构两侧的鳍部310内形成凹槽。由于位于第二区域Ⅱ的凹槽与第二区域Ⅱ隔离结构的距离较远，形成所述凹槽的刻蚀工艺不容易对所述隔离结构造成损耗，而位于第一区域Ⅰ的凹槽与第一区域Ⅰ隔离结构的距离较近，形成所述凹槽的刻蚀工艺容易对所述隔离结构造成损耗。
因此，后续在第一区域Ⅰ鳍部310之间形成单扩散阻断层(Single DiffusionBreak，SDB)结构，即形成隔离结构后，使第二区域Ⅱ的隔离结构顶部低于所述鳍部310顶部，第一区域Ⅰ的隔离结构顶部与所述鳍部310顶部齐平或凸出于所述鳍部310顶部；从而后续在所述鳍部310上形成栅极结构的步骤中，可以在所述第一区域Ⅰ的隔离结构上形成掩膜栅结构；所述掩膜栅结构覆盖第一区域Ⅰ相邻鳍部310的拐角区域(如图9中区域A所示)，避免后续形成凹槽的刻蚀工艺对所述拐角区域的隔离结构产生过刻蚀，从而可以避免因第一区域Ⅰ隔离结构损耗而引起的凹槽形貌改变的问题。
结合参考图10和图11，图10是基于图9的剖面结构示意图，去除部分厚度的第一初始隔离层311形成第一隔离层313(如图12所示)，使所述第一隔离层313顶部低于相邻鳍部310顶部，在相邻所述鳍部310之间形成沟槽500(如图12所示)。
本实施例中，去除部分厚度的第一区域Ⅰ第一初始隔离层311，形成所述第一隔离层313。
具体地，去除部分厚度的第一区域Ⅰ第一初始隔离层311形成第一隔离层313的步骤包括：形成覆盖所述鳍部310顶部的第二硬掩膜层410，所述第二硬掩膜层410内具有露出所述第一区域Ⅰ第一初始隔离层311的图形开口(未标示)；以所述第二硬掩膜层410为掩膜，去除部分厚度的第一区域Ⅰ第一初始隔离层311(如图10所示)，剩余的所述第一区域Ⅰ第一初始隔离层311为所述第一隔离层313。
所述第二硬掩膜层410作为去除部分厚度的第一区域Ⅰ第一初始隔离层311的刻蚀掩膜。本实施例中，所述第二硬掩膜层410的材料为氮化硅。在其他实施例中，所述硬掩膜层的材料还可以为氮氧化硅或非晶硅。
需要说明的是，后续步骤还包括：形成填充满所述沟槽和图形开口的第二隔离层；在凸出所述鳍部310顶部的第二隔离层侧壁上形成保护侧壁；形成所述保护侧壁后，去除部分厚度的第二区域Ⅱ第一初始隔离层311、第二初始隔离层312(如图8所示)和第二隔离层，使所述第二区域Ⅱ的剩余第一初始隔离层311顶部低于所述鳍部310顶部。也就是说，所述第二硬掩膜层410的厚度决定后续形成的第二隔离层的厚度。
相应的，所述第二硬掩膜层410的厚度不宜过小，也不宜过大。如果所述第二硬掩膜层410的厚度过小，即所述第二隔离层的厚度过小，在后续去除部分厚度的第二区域Ⅱ第一初始隔离层311、第二初始隔离层312和第二隔离层的步骤中，当所述第二区域Ⅱ的剩余第一初始隔离层311厚度满足工艺需求时，容易导致所述第二隔离层的顶部低于所述鳍部310顶部；如果所述第二硬掩膜层410的厚度过大，即所述第二隔离层的厚度过大，当所述第二区域Ⅱ的剩余第一初始隔离层311厚度满足工艺需求时，容易导致所述第二隔离层的顶部过于高于所述鳍部310顶部，且容易导致去除所述第二隔离层的过程中，所述保护侧壁因纵宽比过大而发生倒塌。为此，本实施例中，所述第二硬掩膜层410的厚度为至
本实施例中，采用干法刻蚀工艺或湿法刻蚀工艺中的一种或两种，去除部分厚度的第一区域Ⅰ第一初始隔离层311；形成所述第一隔离层313后，在所述第一区域Ⅰ相邻鳍部310之间形成沟槽500；沿所述第一方向(如图5中CC1方向所示)上，所述沟槽500还位于所述第二初始隔离层312之间。
所述沟槽500和图形开口(未标示)为后续形成第二隔离层提供空间位置。
本实施例中，采用湿法刻蚀工艺，去除部分厚度的第一区域Ⅰ第一初始隔离层311；所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
需要说明的是，后续步骤还包括在所述沟槽500中填充致密度较大的第二隔离层，所述第二隔离层顶部高于所述第二区域Ⅱ第一初始隔离层311顶部和第二初始隔离层312(如图8所示)顶部；去除部分厚度的第二隔离层。因此所述沟槽500的深度H不宜过大，也不宜过小，也就是说，所述第一区域Ⅰ第一初始隔离层311的去除量不宜过多，也不宜过少。如果所述沟槽500的深度H过小，相应的，位于所述沟槽500内第二隔离层厚度过小，后续去除部分厚度第二隔离层的过程中，所述第二初始隔离层312之间的第一初始隔离层311，容易因横向刻蚀而出现刻蚀损耗的问题；如果所述沟槽500的深度H过大，由于后续还需在所述第一隔离层313上形成第二隔离层，容易造成工艺材料的浪费。为此，本实施例中，所述沟槽500的深度H为至即所述第一区域Ⅰ第一初始隔离层311的去除量为至
还需要说明的是，形成所述第一隔离层313后，保留位于所述鳍部310顶部的第二硬掩膜层410；所述第二硬掩膜层410的材料为氮化硅，后续在形成第二隔离层的平坦化处理工艺中，所述第二硬掩膜层410顶部表面用于定义所述平坦化处理工艺的停止位置，并起到保护所述鳍部310顶部的作用。
参考图12，在所述第一隔离层313上形成填充满所述沟槽500(如图11所示)的第二隔离层320。
所述第二隔离层320为后续形成第一区域Ⅰ的隔离结构提供工艺基础。
所述第二隔离层320的材料为绝缘材料，例如为氧化硅、氮化硅或氮氧化硅。本实施例中，所述第二隔离层320和第一隔离层313的材料相同，所述第二隔离层320的材料为氧化硅。
本实施例中，所述第二隔离层320还覆盖部分所述第一区域Ⅰ的鳍部310顶部和第二初始隔离层312顶部。
具体地，形成所述第二隔离层320的步骤包括：形成填充满所述沟槽500和图形开口的第三初始隔离层，所述第三初始隔离层还覆盖所述第二硬掩膜层410顶部；采用平坦化工艺，去除高于所述第二硬掩膜层410顶部的第三初始隔离层，剩余的所述第三初始隔离层为所述第二隔离层320。
为了提高形成所述第二隔离层320工艺的填孔(gap-filling)能力，采用流动性化学气相沉积(FCVD，Flowable CVD)或高纵宽比化学气相沉积工艺(HARP CVD)，形成所述第三初始隔离层。
本实施例中，形成所述第三初始隔离层的步骤包括：采用流动性化学气相沉积工艺形成第二前驱隔离膜，所述第二前驱隔离膜的顶部高于所述第二硬掩膜层410顶部；对所述第二前驱隔离膜进行退火固化处理，将第二前驱隔离膜转化为所述第三初始隔离层。
本实施例中，采用化学机械研磨工艺，对所述第三初始隔离层进行平坦化处理。
结合参考图13，需要说明的是，形成所述第二隔离层320后，去除所述第二硬掩膜层410(如图12所示)。
本实施例中，采用湿法刻蚀工艺去除所述第二硬掩膜层410；所述第二硬掩膜层410的材料为氮化硅，相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。
结合参考图14和图15，在高于所述鳍部310顶部的第二隔离层320侧壁上形成保护侧壁431(如图15所示)。
所述保护侧壁431用于在后续去除部分厚度的第二隔离层320的刻蚀过程中，对所述第二隔离层320侧壁起到保护作用，避免所述刻蚀对所述第二隔离层320进行横向刻蚀，从而可以减小由所述刻蚀工艺的纵向刻蚀速率和横向刻蚀速率不一致引起的形貌缺陷问题。
为此，本实施例中，所述保护侧壁431的材料与所述第二隔离层320的材料不同。
本实施例中，所述保护侧壁431的材料为氮化硅。在其他实施例中，所述保护侧壁的材料还可以为氮氧化硅或氮碳化硅。
需要说明的是，所述保护侧壁431的厚度不宜过小，也不宜过大。如果所述保护侧壁431的厚度过小，一方面，后续在去除部分厚度的第二隔离层320时，难以对第二隔离层320侧壁起到保护作用，也就是说，去除部分厚度第二隔离层320的刻蚀工艺，不仅对所述第二隔离层320进行纵向刻蚀，还容易对所述第二隔离层320进行横向刻蚀，另一方面，在去除部分厚度的第二隔离层320的过程中，所述保护侧壁431容易发生坍塌；如果所述保护侧壁431的厚度过大，容易增加后续去除所述保护侧壁431的工艺难度。为此，本实施例中，所述保护侧壁431的厚度为至
具体地，在高于所述鳍部310顶部的第二隔离层320侧壁上形成保护侧壁431的步骤包括：形成保形覆盖所述第二隔离层320顶部和侧壁的保护膜430(如图14所示)，所述保护膜430还覆盖所述鳍部310顶部、第二初始隔离层312(如图8所示)顶部以及第二区域Ⅱ第一初始隔离层311顶部；采用无掩膜刻蚀工艺，去除所述第二隔离层320顶部、鳍部310顶部、第二初始隔离层312顶部以及第二区域Ⅱ第一初始隔离层311顶部的保护膜430，在所述第二隔离层320侧壁上形成保护侧壁431。
本实施例中，形成所述保护侧壁431的工艺为原子层沉积工艺。所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅和氮的前驱体，前驱体的气体流量为500sccm至5000sccm，工艺温度为80摄氏度至600摄氏度，压强为1毫托至20托，沉积次数为8次至90次。
其中，当工艺温度低于80摄氏度时，容易导致每次沉积工艺的沉积速度过慢，从而导致所述保护膜430的厚度较薄，或者需要增加工艺时间以达到目标厚度值，从而降低所述保护膜430的形成效率；当所述工艺温度高于600 摄氏度时，容易导致所述前驱体的热分解，从而引入类似化学气相沉积的现象，进而影响所述保护膜430的纯度和台阶覆盖性，最终降低所述保护侧壁431的形成质量。
基于所述设定的工艺温度，将腔室压强、气体流量和沉积次数设定在合理范围值内，从而保证所述保护膜430的高纯度和良好台阶覆盖性，进而提高所述保护侧壁431的形成质量。
本实施例中，所述无掩膜刻蚀工艺为等离子体干法刻蚀工艺。所述等离子体干法刻蚀工艺的参数包括：刻蚀气体为N2和O2，刻蚀气体的气体流量为5sccm至400sccm，压强为5mTorr至300mTorr，刻蚀时间为4s至200s。
需要说明的是，形成所述第二隔离层320后，形成所述保护膜430之前，所述制造方法还包括：形成保形覆盖所述第二隔离层320顶部和侧壁的刻蚀停止层420(如图13所示)，所述刻蚀停止层420还覆盖所述鳍部310顶部、第二初始隔离层312顶部以及第二区域Ⅱ第一初始隔离层311顶部。
本实施例中，采用原子层沉积工艺形成所述刻蚀停止层420。
所述刻蚀停止层420的顶部表面用于定义形成所述保护侧壁431的刻蚀工艺的刻蚀停止位置，以对所述鳍部310顶部起到保护作用，避免形成所述保护侧壁431的刻蚀工艺，对所述鳍部310造成刻蚀损伤。为此，本实施例中，所述刻蚀停止层420的材料与所述保护膜430的材料不同。
需要说明的是，所述刻蚀停止层420的材料与所述第二隔离层320、第一初始隔离层311以及第二初始隔离层312的材料相同，从而在后续刻蚀工艺中，可以在同一步骤中去除所述刻蚀停止层420、第二隔离层320、第一初始隔离层311以及第二初始隔离层312。
本实施例中，所述刻蚀停止层420的材料为氧化硅。后续去除部分厚度所述第二隔离层320的步骤中，去除所述刻蚀停止层420。
需要说明的是，所述刻蚀停止层420的厚度不宜过小，也不宜过大。如果所述刻蚀停止层420的厚度过小，形成所述保护侧壁431的刻蚀工艺容易去除所述刻蚀停止层420，从而对所述鳍部310顶部造成损伤；后续还需要去除部分厚度的第二隔离层320、第二区域Ⅱ第一初始隔离层311以及第二初始隔离层312，而所述刻蚀停止层420覆盖所述第二隔离层320、第二区域Ⅱ第一初始隔离层311以及第二初始隔离层312的顶部，如果所述刻蚀停止层420的厚度过大，相应会增加刻蚀时间，从而导致制造效率的下降、制造成本的提高。为此，本实施例中，所述刻蚀停止层420的厚度为至
相应的，形成所述保护膜430的步骤中，在所述刻蚀停止层420上形成所述保护膜430；形成所述保护侧壁431的步骤中，采用无掩膜刻蚀工艺，去除位于所述鳍部310顶部、第二隔离层320顶部以及第二初始隔离层312顶部刻蚀停止层420上的保护膜430，还去除位于所述第二区域Ⅱ第一初始隔离层311顶部刻蚀停止层420上的保护膜430。
结合参考图16至图18，形成所述保护侧壁431(如图15所示)后，去除部分厚度的第二初始隔离层312(如图8所示)以及部分厚度的第二隔离层320，剩余的第二隔离层320和第一隔离层313构成隔离结构331(如图18所示)。
本实施例中，去除部分厚度的第二初始隔离层312(如图8所示)以及部分厚度的第二隔离层320的步骤中，还去除部分厚度的第二区域Ⅱ第一初始隔离层311(如图15所示)；剩余第二隔离层320和第一隔离层313构成的隔离结构331为第一隔离结构331，所述第一隔离结构331为单扩散阻断层(Single Diffusion Break，SDB)结构；剩余第二区域Ⅱ第一初始隔离层311为第二隔离结构332(如图18所示)。
以下将结合附图对形成所述第一隔离结构331的步骤做详细说明。
参考图16，采用第一刻蚀工艺，去除第一厚度的第二初始隔离层312(如图8所示)和第二隔离层320。
本实施例中，所述第一刻蚀工艺还去除第一厚度的第二区域Ⅱ第一初始隔离层311。
本实施例中，所述第二隔离层320、第一初始隔离层311、第二初始隔离层312和刻蚀停止层420的材料相同；相应的，去除第一厚度第二隔离层320的步骤中，先去除位于所述鳍部310顶部、第二初始隔离层312顶部以及第二隔离层320顶部上的刻蚀停止层420。此外，在去除第一厚度的第二隔离层320的同时，还去除所述第二隔离层320侧壁上的刻蚀停止层420，使剩余所述刻蚀停止层420顶部与剩余所述第二隔离层320顶部齐平，且还去除第一厚度的所述第二区域Ⅱ第一初始隔离层311。
需要说明的是，本实施例中，去除第一厚度的所述第二隔离层320后，后续还需去除所述保护侧壁431，从而避免剩余所述第二隔离层320难以向所述保护侧壁431提供足够支撑作用而导致所述保护侧壁431坍塌的问题；去除所述保护侧壁431后，继续对剩余的所述第二隔离层320、第二初始隔离层312和第二区域Ⅱ第一初始隔离层311进行刻蚀。
还需要说明的是，所述第一厚度的厚度值不宜过大，也不宜过小。如果所述第一厚度的厚度值过小(即剩余第二隔离层320的厚度值过大)，后续去除所述保护侧壁431后，还需继续对剩余所述第二隔离层320进行刻蚀，由于所述刻蚀工艺在对剩余第二隔离层320进行纵向刻蚀的同时还进行横向刻蚀，且容易出现横向刻蚀速率小于纵向刻蚀速率的情况，因此所述第二隔离层320顶部容易因横向刻蚀不足而形成凸起缺陷，从而容易对后续掩膜栅结构的形成质量造成不良影响，且所述凸起缺陷容易在后续工艺中发生坍塌；如果所述第一厚度的厚度值过大(即剩余第二隔离层320的厚度值过小)，剩余第二隔离层320难以向所述保护侧壁431提供足够支撑作用，从而容易导致所述保护侧壁431发生坍塌。为此，本实施例中，所述第一厚度的厚度值为至
采用干法刻蚀工艺或湿法刻蚀工艺中的一种或两种，去除第一厚度的所述第二隔离层320。
本实施例中，所述第一刻蚀工艺为湿法刻蚀工艺。所述第二隔离层320的材料为氧化硅，相应的，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液，所述湿法刻蚀工艺的刻蚀时间为10秒至200秒。
参考图17，去除第一厚度的第二隔离层320后，去除所述保护侧壁431(如图16所示)。
本实施例中，采用湿法刻蚀工艺去除所述保护侧壁431。所述保护侧壁431的材料为氮化硅；相应的，所述湿法刻蚀工艺所采用的刻蚀溶液为磷酸溶液。
参考图18，去除所述保护侧壁431(如图16所示)后，采用第二刻蚀工艺，去除第二厚度的剩余所述第二初始隔离层312(如图8所示)和第二隔离层320。
采用干法刻蚀工艺或湿法刻蚀工艺中的一种或两种，去除第二厚度的剩余所述第二初始隔离层312和所述第二隔离层320。
本实施例中，所述第二刻蚀工艺为湿法刻蚀工艺。所述第二初始隔离层312和第二隔离层320的材料为氧化硅，相应的，所述湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。
本实施例中，所述第二刻蚀工艺后，剩余所述第二隔离层320和第一隔离层313构成所述第一隔离结构331。
需要说明的是，去除第二厚度的剩余所述第二初始隔离层312和第二隔离层320的同时，还去除第二厚度的剩余第二区域Ⅱ第一初始隔离层311，形成第二隔离结构332(如图18所示)。
本实施例中，完成所述第二刻蚀工艺后，所述第二隔离结构332顶部低于所述鳍部310顶部，剩余所述第二初始隔离层312顶部低于所述鳍部310顶部。
参考图19，在所述隔离结构331上形成掩膜栅结构330。
本实施例中，在所述第一隔离结构331上形成所述掩膜栅结构330；且在形成所述掩膜栅结构330的步骤中，形成横跨所述鳍部310且覆盖鳍部310部分顶部和侧壁表面的栅极结构340。
需要说明的是，所述栅极结构340和掩膜栅结构330在同一道工艺步骤中形成，所述栅极结构340和掩膜栅结构330的材料相同。
所述掩膜栅结构330为单扩散阻断层(Single Diffusion Break，SDB)工艺中的伪栅结构，用于在后续刻蚀所述栅极结构340两侧第一区域Ⅰ鳍部310以形成凹槽时，起到刻蚀掩膜的作用，减小所述刻蚀工艺对所述第一隔离结构331的过刻蚀，从而可以避免所述凹槽的形貌因所述第一隔离结构331的损耗而发生改变的问题。
本实施例中，所述栅极结构340为伪栅结构，所述栅极结构340为后续形成金属栅极结构占据空间位置。所述栅极结构340为单层结构或叠层结构，所述栅极结构340包括伪栅层，或者所述栅极结构340包括伪氧化层以及位于伪氧化层上的伪栅层，其中，伪栅层的材料为多晶硅或无定形碳，所述伪氧化层的材料为氧化硅或氮氧化硅。
在另一实施例中，所述栅极结构还可以为金属栅极结构，所述栅极结构包括栅介质层以及位于栅介质层上的栅电极层，其中，栅介质层的材料为氧化硅或高k栅介质材料，所述栅电极层的材料为多晶硅或金属材料，所述金属材料包括Ti、Ta、TiN、TaN、TiAl、TiAlN、Cu、Al、W、Ag或Au中的一种或多种。
本实施例中，以所述栅极结构340为伪栅结构作为示例。具体地，形成所述栅极结构340和掩膜栅结构330的步骤包括：形成覆盖所述鳍部310、第一隔离结构331、第二隔离结构332以及剩余第二初始隔离层312的伪栅膜；在所述伪栅膜表面形成图形层(图未示)，所述图形层定义出待形成的栅极结构340和掩膜栅结构330的图形；以所述图形层为掩膜，图形化所述伪栅膜，在所述鳍部310表面形成栅极结构340，在所述第一隔离结构331上形成掩膜栅结构330；去除所述图形层。
需要说明的是，形成所述栅极结构340和掩膜栅结构330后，所述制造方法还包括：在所述栅极结构340侧壁和掩膜栅结构330侧壁上形成侧墙350。
所述侧墙350作为后续刻蚀所述栅极结构340两侧鳍部310以形成凹槽的刻蚀掩膜。
本实施例中，所述掩膜栅结构330侧壁上的侧墙350还覆盖所述第一区域Ⅰ相邻鳍部310的拐角区域(如图9中区域A所示)，避免后续刻蚀所述第一区域Ⅰ栅极结构340两侧的鳍部310以形成凹槽时，对所述拐角区域的第一隔离结构331产生过刻蚀，从而可以避免所述凹槽的形貌因所述第一隔离结构331的损耗而发生改变。
所述侧墙350的材料可以为氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼，所述侧墙350可以为单层结构或叠层结构。本实施例中，所述侧墙350为单层结构，所述侧墙350的材料为氮化硅。
需要说明的是，形成所述栅极结构340和掩膜栅结构330后，所述制造方法还包括：去除位于所述栅极结构340两侧的部分厚度的鳍部310，在所述鳍部310内形成凹槽：在所述凹槽内形成应力层；在所述应力层内形成源漏掺杂区。
本实施例中，在形成所述应力层的步骤中，进行原位自掺杂，以形成所述源漏掺杂区。
本实施例中，在高于鳍部310顶部的第二隔离层320(如图15所示)侧壁上形成保护侧壁431(如图15所示)，在后续去除部分厚度第二隔离层320的过程中，所述保护侧壁431对所述第二隔离层320侧壁起到保护作用，避免对所述第二隔离层320进行纵向刻蚀时进行横向刻蚀；因此去除部分厚度第二隔离层320后，可以避免所述第二隔离层320顶部因横向刻蚀不足而形成凸起缺陷的问题，从而可以提高所述掩膜栅结构330的形成质量，还可以避免所述凸起缺陷发生坍塌的问题，进而可以提高半导体器件的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的制造方法，其特征在于，包括：
提供基底，所述基底包括衬底以及位于衬底上多个分立的鳍部；所述鳍部延伸方向为第一方向，垂直于第一方向的为第二方向，所述多个分立的鳍部在第一方向和第二方向呈矩阵排列；
在所述鳍部之间的衬底上形成初始隔离层，包括用于实现第一方向鳍部之间隔离的第一初始隔离层，以及用于实现第二方向鳍部之间隔离的第二初始隔离层；
去除部分厚度的第一初始隔离层形成第一隔离层，使所述第一隔离层顶部低于相邻鳍部顶部，在所述鳍部之间形成沟槽；
在所述第一隔离层上形成填充满所述沟槽的第二隔离层；
在高于所述鳍部顶部的第二隔离层侧壁上形成保护侧壁；
形成所述保护侧壁后，去除部分厚度的第二初始隔离层以及部分厚度的第二隔离层，剩余的第二隔离层和第一隔离层构成隔离结构；
在所述隔离结构上形成掩膜栅结构。
2.如权利要求1所述的半导体结构的制造方法，其特征在于，形成第一隔离层的步骤包括：形成覆盖所述鳍部顶部的硬掩膜层，所述硬掩膜层内具有露出所述第一初始隔离层的图形开口；
以所述硬掩膜层为掩膜，去除部分厚度的第一初始隔离层，剩余的所述第一初始隔离层为所述第一隔离层。
3.如权利要求2所述的半导体结构的制造方法，其特征在于，所述硬掩膜层的厚度为至
4.如权利要求2所述的半导体结构的制造方法，其特征在于，形成所述第二隔离层的步骤包括：形成填充满所述沟槽和图形开口的第三初始隔离层，所述第三初始隔离层还覆盖所述硬掩膜层顶部；
采用平坦化工艺，去除高于所述硬掩膜层顶部的第三初始隔离层，剩余的所述第三初始隔离层为所述第二隔离层。
5.如权利要求4所述的半导体结构的制造方法，其特征在于，形成所述第二隔离层后，去除所述硬掩膜层。
6.如权利要求1所述的半导体结构的制造方法，其特征在于，所述保护侧壁的材料与所述第二隔离层的材料不同。
7.如权利要求1或6所述的半导体结构的制造方法，其特征在于，所述保护侧壁的材料为氮化硅、氮氧化硅或氮碳化硅。
8.如权利要求1所述的半导体结构的制造方法，其特征在于，所述保护侧壁的厚度为至
9.如权利要求1所述的半导体结构的制造方法，其特征在于，形成所述保护侧壁的工艺为原子层沉积工艺。
10.如权利要求9所述的半导体结构的制造方法，其特征在于，所述保护侧壁的材料为氮化硅，所述原子层沉积工艺的工艺参数包括：向原子层沉积室内通入的前驱体为含硅和氮的前驱体，前驱体的气体流量为500sccm至5000sccm，工艺温度为80摄氏度至600摄氏度，压强为1毫托至20托，沉积次数为8次至90次。
11.如权利要求1所述的半导体结构的制造方法，其特征在于，在高于所述鳍部顶部的第二隔离层侧壁上形成保护侧壁的步骤包括：形成保形覆盖所述第二隔离层顶部和侧壁的保护膜，所述保护膜还覆盖所述鳍部顶部和第二初始隔离层顶部；
采用无掩膜刻蚀工艺，去除所述第二隔离层顶部、鳍部顶部和第二初始隔离层顶部的保护膜，在所述第二隔离层侧壁上形成保护侧壁。
12.如权利要求11所述的半导体结构的制造方法，其特征在于，形成所述第二隔离层后，形成所述保护膜之前，所述制造方法还包括：形成保形覆盖所述第二隔离层顶部和侧壁的刻蚀停止层，所述刻蚀停止层还覆盖所述鳍部顶部和第二初始隔离层顶部；
形成所述保护膜的步骤中，在所述刻蚀停止层上形成所述保护膜；
形成所述保护侧壁的步骤中，采用无掩膜刻蚀工艺，去除位于所述鳍部顶部、第二隔离层顶部以及第二初始隔离层顶部刻蚀停止层上的保护膜；
去除部分厚度的第二隔离层的步骤中，去除所述鳍部顶部、第二隔离层顶部以及第二初始隔离层顶部上的刻蚀停止层。
13.如权利要求12所述的半导体结构的制造方法，其特征在于，所述刻蚀停止层的材料为氧化硅。
14.如权利要求12所述的半导体结构的制造方法，其特征在于，所述刻蚀停止层的厚度为至
15.如权利要求1所述的半导体结构的制造方法，其特征在于，去除部分厚度的第二初始隔离层以及部分厚度的第二隔离层的步骤包括：采用第一刻蚀工艺，去除第一厚度的第二初始隔离层和第二隔离层；
去除第一厚度的第二初始隔离层和第二隔离层后，去除所述保护侧壁；
去除所述保护侧壁后，采用第二刻蚀工艺，去除第二厚度的剩余所述第二初始隔离层和第二隔离层。
16.如权利要求15所述的半导体结构的制造方法，其特征在于，所述第一厚度的厚度值为至
17.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一隔离层和第二隔离层的材料相同。
18.如权利要求1所述的半导体结构的制造方法，其特征在于，所述第一隔离层的材料为氧化硅、氮化硅或氮氧化硅，所述第二隔离层的材料为氧化硅、氮化硅或氮氧化硅。
19.如权利要求1所述的半导体结构的制造方法，其特征在于，在所述隔离结构上形成掩膜栅结构的步骤中，形成横跨所述鳍部且覆盖鳍部部分顶部和侧壁表面的栅极结构。
20.如权利要求19所述的半导体结构的制造方法，其特征在于，形成所述栅极结构和掩膜栅结构后，所述制造方法还包括：去除位于所述栅极结构两侧的部分厚度的鳍部，在所述鳍部内形成凹槽；
在所述凹槽内形成应力层；
在所述应力层内形成源漏掺杂区。
CN201610776415.7A 2016-08-30 2016-08-30 半导体结构的制造方法 Active CN107785318B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610776415.7A CN107785318B (zh) 2016-08-30 2016-08-30 半导体结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610776415.7A CN107785318B (zh) 2016-08-30 2016-08-30 半导体结构的制造方法

Publications (2)

Publication Number Publication Date
CN107785318A true CN107785318A (zh) 2018-03-09
CN107785318B CN107785318B (zh) 2021-06-08

Family

ID=61450455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610776415.7A Active CN107785318B (zh) 2016-08-30 2016-08-30 半导体结构的制造方法

Country Status (1)

Country Link
CN (1) CN107785318B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864016A (zh) * 2019-11-26 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115497869A (zh) * 2022-11-17 2022-12-20 合肥新晶集成电路有限公司 半导体结构的制备方法及半导体结构
CN115513051A (zh) * 2022-11-04 2022-12-23 合肥晶合集成电路股份有限公司 硬掩模层返工方法及dmos形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260227A1 (en) * 2004-02-05 2011-10-27 Keun-Nam Kim Fin fet and method of fabricating same
CN103107195A (zh) * 2011-11-15 2013-05-15 台湾积体电路制造股份有限公司 半导体器件的应变结构
US20140117454A1 (en) * 2012-10-26 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with Dummy Gate on Non-Recessed Shallow Trench Isolation (STI)
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110260227A1 (en) * 2004-02-05 2011-10-27 Keun-Nam Kim Fin fet and method of fabricating same
CN103107195A (zh) * 2011-11-15 2013-05-15 台湾积体电路制造股份有限公司 半导体器件的应变结构
US20140117454A1 (en) * 2012-10-26 2014-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with Dummy Gate on Non-Recessed Shallow Trench Isolation (STI)
US20160079125A1 (en) * 2014-09-11 2016-03-17 Samsung Electronics Co., Ltd. Semiconductor devices and methods of manufacturing the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112864016A (zh) * 2019-11-26 2021-05-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112864016B (zh) * 2019-11-26 2023-11-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN115513051A (zh) * 2022-11-04 2022-12-23 合肥晶合集成电路股份有限公司 硬掩模层返工方法及dmos形成方法
CN115513051B (zh) * 2022-11-04 2023-02-10 合肥晶合集成电路股份有限公司 硬掩模层返工方法及dmos形成方法
CN115497869A (zh) * 2022-11-17 2022-12-20 合肥新晶集成电路有限公司 半导体结构的制备方法及半导体结构
CN115497869B (zh) * 2022-11-17 2023-04-18 合肥新晶集成电路有限公司 半导体结构的制备方法及半导体结构

Also Published As

Publication number Publication date
CN107785318B (zh) 2021-06-08

Similar Documents

Publication Publication Date Title
CN106684144B (zh) 半导体结构的制造方法
CN107591362A (zh) 半导体结构及其形成方法
CN107346762A (zh) 鳍式场效应管的形成方法
CN106653691A (zh) 半导体结构的制造方法
CN107958873A (zh) 鳍式场效应管及其形成方法
CN105470132A (zh) 鳍式场效应管的形成方法
CN106653841A (zh) 半导体结构及其形成方法
CN107481933A (zh) 半导体结构及其制造方法
CN106952908A (zh) 半导体结构及其制造方法
CN108511523A (zh) 半导体结构及其形成方法
CN106571336A (zh) 鳍式场效应管的形成方法
CN107785318A (zh) 半导体结构的制造方法
CN105261566A (zh) 半导体结构的形成方法
CN107591438A (zh) 半导体器件及其形成方法
CN106328694B (zh) 半导体结构的形成方法
CN104425264B (zh) 半导体结构的形成方法
CN107591436A (zh) 鳍式场效应管及其形成方法
CN107275213A (zh) 半导体结构的制造方法
CN106876335A (zh) 半导体结构的制造方法
CN107346730B (zh) 改善半导体器件性能的方法
CN106876273B (zh) 半导体结构的制造方法
CN107293489A (zh) 改善鳍式场效应管性能的方法
CN106298894A (zh) 半导体器件的形成方法
CN107919326B (zh) 鳍式场效应管及其形成方法
CN108122762A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant