CN115497869B - 半导体结构的制备方法及半导体结构 - Google Patents

半导体结构的制备方法及半导体结构 Download PDF

Info

Publication number
CN115497869B
CN115497869B CN202211460134.2A CN202211460134A CN115497869B CN 115497869 B CN115497869 B CN 115497869B CN 202211460134 A CN202211460134 A CN 202211460134A CN 115497869 B CN115497869 B CN 115497869B
Authority
CN
China
Prior art keywords
layer
substrate
shallow trench
forming
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211460134.2A
Other languages
English (en)
Other versions
CN115497869A (zh
Inventor
叶本飞
郭廷晃
林智伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Xinjing Integrated Circuit Co Ltd
Original Assignee
Hefei Xinjing Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Xinjing Integrated Circuit Co Ltd filed Critical Hefei Xinjing Integrated Circuit Co Ltd
Priority to CN202211460134.2A priority Critical patent/CN115497869B/zh
Publication of CN115497869A publication Critical patent/CN115497869A/zh
Application granted granted Critical
Publication of CN115497869B publication Critical patent/CN115497869B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请涉及一种半导体结构的制备方法及半导体结构。半导体结构的制备方法包括：提供基底；于所述基底内形成初始浅沟槽隔离结构，所述初始浅沟槽隔离结构具有凸出于所述基底的突出部；于所述突出部相对的侧壁形成保护结构。通过在基底内形成初始浅沟槽隔离结构，初始浅沟槽隔离结构具有凸出于所述基底的突出部，通过在突出部相对的侧壁形成保护结构，在后续需要对初始浅沟槽隔离结构进行处理以获得浅沟槽隔离结构时，保护结构可以帮助半导体结构免于形成凹坑，进而可以对浅沟槽隔离结构进行保护，以使半导体结构的栅极不会受到破坏造成漏电等异常，避免半导体器件产生双峰效应。

Description

半导体结构的制备方法及半导体结构
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着半导体技术的发展，半导体工艺制程和半导体结构的相关技术或产品也在不断改进。
一般的半导体结构制备过程中，形成浅沟槽隔离结构后需要对表面氧化层去除，去除氧化层的过程中会在浅沟槽隔离结构上表面的边缘区域产生凹坑（Divot），凹坑会对栅极电场造成不良影响（譬如造成栅极漏电），使得半导体器件产生双峰效应(Double－Hump)而失效。
发明内容
基于此，有必要针对上述问题提供一种半导体结构的制备方法及半导体结构。
为了实现上述目的，一方面，本申请提供了一种半导体结构的制备方法，包括：
提供基底；
于所述基底内形成初始浅沟槽隔离结构，所述初始浅沟槽隔离结构具有凸出于所述基底的突出部；
于所述突出部相对的侧壁形成保护结构。
上述半导体结构的制备方法，通过在基底内形成初始浅沟槽隔离结构，初始浅沟槽隔离结构具有凸出于所述基底的突出部，通过在突出部相对的侧壁形成保护结构，在后续需要对初始浅沟槽隔离结构进行处理以获得浅沟槽隔离结构时，保护结构可以帮助半导体结构免于形成凹坑，进而可以对浅沟槽隔离结构进行保护，以使半导体结构的栅极不会受到破坏造成漏电等异常，避免半导体器件产生双峰效应。
在其中一个实施例中，于所述基底内形成初始浅沟槽隔离结构，包括：
于所述基底的表面形成覆盖介质层；
于所述覆盖介质层远离所述基底的表面形成图形化硬掩膜层，所述图形化硬掩膜层具有开口；
基于所述图形化硬掩膜层刻蚀所述覆盖介质层及所述基底，以形成浅沟槽；
于所述开口内及所述浅沟槽内形成初始浅沟槽隔离结构；
去除所述图形化硬掩膜层。
在其中一个实施例中，于所述基底的表面形成覆盖介质层包括：于所述基底的表面形成氧化硅层作为所述覆盖介质层。
在其中一个实施例中，于所述覆盖介质层远离所述基底的表面形成图形化硬掩膜层包括：于所述覆盖介质层远离所述基底的表面形成氮化硅层作为所述图形化硬掩膜层。
在其中一个实施例中，于所述突出部相对的侧壁形成保护结构之后，还包括：
去除部分所述覆盖介质层及所述保护结构，以得到所述浅沟槽隔离结构。
在其中一个实施例中，于所述突出部相对的侧壁形成保护结构，包括：
形成刻蚀停止层，所述刻蚀停止层覆盖于所述基底上及所述突出部的顶部；
形成牺牲介质层，所述牺牲介质层覆盖所述刻蚀停止层的上表面及所述突出部的侧壁；
去除位于所述刻蚀停止层上表面的所述牺牲介质层，以裸露出所述刻蚀停止层；所述突出部侧壁保留有部分牺牲介质层作为第一保护层；
去除裸露的所述刻蚀停止层，保留于所述第一保护层下方的所述刻蚀停止层作为第二保护层，所述第二保护层与所述第一保护层共同构成所述保护结构。
在其中一个实施例中，形成刻蚀停止层包括：形成氮化硅层作为所述刻蚀停止层；形成牺牲介质层包括：形成氧化硅层作为所述牺牲介质层。
本申请还提供一种半导体结构，包括：
基底；
初始浅沟槽隔离结构，位于所述基底内，所述初始浅沟槽隔离结构具有凸出于所述基底的突出部；
保护结构，位于所述突出部相对的侧壁。
上述半导体结构中，初始浅沟槽隔离结构位于基底内，初始浅沟槽隔离结构具有凸出于基底的突出部，保护结构位于所述突出部相对的侧壁，通过在突出部相对的侧壁形成保护结构，在后续需要对初始浅沟槽隔离结构进行处理以获得浅沟槽隔离结构时，保护结构可以帮助半导体结构免于形成凹坑，进而可以对浅沟槽隔离结构进行保护，以使半导体结构的栅极不会受到破坏造成漏电等异常，避免半导体器件产生双峰效应。
在其中一个实施例中，所述半导体结构还包括覆盖介质层，所述覆盖介质层位于所述基底的上表面；所述保护结构位于所述覆盖介质层的上表面。
在其中一个实施例中，所述保护结构包括第一保护层及第二保护层，所述第二保护层位于所述覆盖介质层的上表面，所述第一保护层位于所述第二保护层的上表面。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中提供的常规半导体器件产生凹坑时的截面结构示意图；
图2为一实施例中提供的常规半导体器件产生双峰效应时的栅极电压-漏极电流的曲线示意图，其中DH是指产生双峰效应的阶段的曲线；
图3为一实施例中提供的半导体结构的制备方法的步骤流程图；
图4为一实施例中提供的半导体结构的制备方法中步骤S101所得结构的截面结构图；
图5为一实施例中提供的半导体结构的制备方法中步骤S102的流程图；
图6为一个实施例中提供的半导体结构的制备方法中步骤S1021所得结构的截面结构图；
图7为一个实施例中提供的半导体结构的制备方法中步骤S1022所得结构的截面结构图；
图8为一个实施例中提供的半导体结构的制备方法中步骤S1023所得结构的截面结构图；
图9为一个实施例中提供的半导体结构的制备方法中步骤S1024所得结构的截面结构图；
图10为一个实施例中提供的半导体结构的制备方法中步骤S1025所得结构的截面结构图；
图11为一实施例中提供的半导体结构的制备方法中步骤S103的流程图；
图12为一个实施例中提供的半导体结构的制备方法中步骤S1031所得结构的截面结构图；
图13为一个实施例中提供的半导体结构的制备方法中步骤S1032所得结构的截面结构图；
图14为一个实施例中提供的半导体结构的制备方法中步骤S1033所得结构的截面结构图；
图15为一个实施例中提供的半导体结构的制备方法中步骤S1034所得结构的截面结构图；
图16为一个实施例中提供的半导体结构的制备方法中去除部分覆盖介质层及保护结构，以得到浅沟槽隔离结构的步骤所得结构的截面结构图；
图17为一个实施例中提供的凹坑改善后的半导体结构的栅极电压-漏极电流的曲线示意图。
附图标记说明：
1、基底；2、图形化硬掩膜层；21、开口；3、初始浅沟槽隔离结构；31、浅沟槽；4、覆盖介质层；5、刻蚀停止层；6、牺牲介质层；7、浅沟槽隔离结构；71、凹坑；8、保护结构；81、第一保护层；82、第二保护层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。
在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。
随着半导体技术的发展，半导体工艺制程和半导体结构的相关技术或产品也在不断改进。
如图1所示，一般的半导体结构制备过程中，形成浅沟槽隔离结构后需要对表面氧化层去除，去除氧化层的过程中会在浅沟槽隔离结构上表面的边缘区域产生凹坑71（Divot）。凹坑71会对栅极电场造成不良影响（譬如造成栅极漏电），使得半导体器件产生双峰效应(Double－Hump，DH)而失效，如图2所示，为器件产生双峰效应时的栅极电压-漏极电流的曲线示意图，其中DH段曲线对应产生双峰效应的阶段。
基于此，有必要针对上述问题提供一种半导体结构的制备方法及半导体结构。
为了解决上述问题，本申请提供了一种半导体结构的制备方法，如图3所示，半导体结构的制备方法包括：
S101：提供基底；
S102：于基底内形成初始浅沟槽隔离结构，初始浅沟槽隔离结构具有凸出于基底的突出部；
S103：于突出部相对的侧壁形成保护结构。
上述实施例中的半导体结构的制备方法，通过在基底内形成初始浅沟槽隔离结构，初始浅沟槽隔离结构具有凸出于基底的突出部，通过在突出部相对的侧壁形成保护结构，在后续需要对初始浅沟槽隔离结构进行处理以获得浅沟槽隔离结构时，保护结构可以帮助半导体结构免于形成凹坑，进而可以对浅沟槽隔离结构进行保护，以使半导体结构的栅极不会受到破坏造成漏电等异常，避免半导体器件产生双峰效应。
具体地，保护结构可以是叠层结构。
在步骤S101中，请参阅图4，提供基底1。
具体地，基底1的材料可以包括但不仅限于碳化硅或硅，也可以为其他材料，不受上述例举所限制。
在步骤S102中，可以参阅图5至图10，于基底1内形成初始浅沟槽隔离结构3，初始浅沟槽隔离结构3具有凸出于基底1的突出部。
在一个实施例中，参阅图5，步骤S102于基底1内形成初始浅沟槽隔离结构3，可以包括：
S1021：于基底1的表面形成覆盖介质层4，如图6所示；
S1022：于覆盖介质层4远离基底1的表面形成图形化硬掩膜层2，图形化硬掩膜层2具有开口21，如图7所示；
S1023：基于图形化硬掩膜层2刻蚀覆盖介质层4及基底1，以形成浅沟槽31，如图8所示；
S1024：于开口21内及浅沟槽31内形成初始浅沟槽隔离结构3，如图9所示；
S1025：去除图形化硬掩膜层2，如图10所示。
其中，于基底1的表面形成覆盖介质层4的方法可以包括但不限于化学气相沉积法、原子层沉积法等；基于图形化硬掩膜层2刻蚀覆盖介质层4及基底可以采用干法刻蚀工艺；于开口21内及浅沟槽31内形成初始浅沟槽隔离结构3，可以理解为于开口21内及浅沟槽31内填充沟槽介质层，以形成初始浅沟槽隔离结构3，沟槽介质层可以是但不仅限于氧化硅层。
具体地，如图8所示，在形成浅沟槽31之后，浅沟槽31沿厚度方向贯穿覆盖介质层4并延伸至基底1内。
在一个实施例中，于基底1的表面形成覆盖介质层4可以包括：于基底1的上表面形成氧化硅层作为覆盖介质层4，即覆盖介质层4可以包括但不仅限于氧化硅层。
在一个实施例中，于覆盖介质层4远离基底1的表面形成图形化硬掩膜层2可以包括：于覆盖介质层4远离基底1的表面形成氮化硅层作为图形化硬掩膜层2，即图形化硬掩膜层2可以包括但不仅限于氮化硅层。
在一个实施例中，于覆盖介质层4远离基底1的表面形成图形化硬掩膜层2，图形化硬掩膜层2具有开口21，可以包括：
S10221：于覆盖介质层4远离基底1的表面形成图形化硬掩膜材料层；
S10222：于图形化硬掩膜材料层远离覆盖介质层4的表面形成光阻层；其中，形成光阻层的方法可以是涂布法中的旋涂法；
S10223：基于图形化光罩对光阻层进行曝光；
S10224：对曝光后的光阻层进行显影，以得到图形化光阻层；
S10225：基于图形化光阻层刻蚀图形化硬掩膜材料层，以得到具有开口21的图形化硬掩膜层2。
在一些示例中，光阻层可以包括正性光阻层，也可以包括负性光阻层。
其中，于覆盖介质层4远离基底1的表面形成图形化硬掩膜材料层的方法可以包括但不限于化学气相沉积法、原子层沉积法等；基于图形化光阻层刻蚀图形化硬掩膜材料层的方式可以采用但不仅限于干法刻蚀工艺。
在步骤S103中，可以参阅图11至图15，于突出部相对的侧壁形成保护结构8。
在一个实施例中，参阅图11，步骤S103于突出部相对的侧壁形成保护结构8，可以包括：
S1031：形成刻蚀停止层5，刻蚀停止层5覆盖于基底1上及突出部的顶部，如图12所示；其中，覆盖介质层4形成于基底1的表面，所以图12中，刻蚀停止层5覆盖于覆盖介质层4的表面及突出部的顶部；
S1032：形成牺牲介质层6，牺牲介质层6覆盖刻蚀停止层5的上表面及突出部的侧壁，如图13所示；
S1033：去除位于刻蚀停止层5上表面的牺牲介质层6，以裸露出刻蚀停止层5；突出部侧壁保留有部分牺牲介质层6作为第一保护层81，如图14所示；
S1034：去除裸露的刻蚀停止层5，保留于第一保护层81下方的刻蚀停止层5作为第二保护层82，第二保护层82与第一保护层81共同构成保护结构8，如图15所示。
其中，形成刻蚀停止层5的方法可以包括但不限于化学气相沉积法、原子层沉积法等；形成牺牲介质层6的方法可以包括但不限于化学气相沉积法、原子层沉积法等；可以采用干法刻蚀工艺去除位于刻蚀停止层5上表面的牺牲介质层6；去除位于刻蚀停止层5上表面的牺牲介质层6时，刻蚀停止层5可以对覆盖介质层4和基底1进行保护；可以采用干法刻蚀工艺去除裸露的刻蚀停止层5；去除裸露的刻蚀停止层5时，刻蚀停止层5下方的覆盖介质层4可以作为刻蚀保护层对基底1进行保护。
在一个实施例中，形成刻蚀停止层5可以包括：形成氮化硅层作为刻蚀停止层5，形成牺牲介质层可以包括：形成氧化硅层作为牺牲介质层6，即刻蚀停止层5和第二保护层82均可以是但不仅限于氮化硅层，牺牲介质层6和第一保护层81均可以是但不仅限于氧化硅层。
在一个实施例中，于突出部相对的侧壁形成保护结构8之后，还可以包括：去除部分覆盖介质层4及保护结构8，以得到浅沟槽隔离结构7的步骤，所得结构如图16所示。
其中，去除保护结构8的同时，去除初始浅沟槽隔离结构3凸出于基底1的突出部以及部分覆盖介质层4，保留位于初始浅沟槽隔离结构3两侧边缘的少量覆盖介质层4，以获得浅沟槽隔离结构7，即参考图16，在覆盖介质层4与浅沟槽隔离结构7的沟槽介质层的材料相同时，浅沟槽隔离结构7可以是自浅沟槽31内延伸至基底1的上表面，也避免了凹坑的发生。如图17所示，为凹坑改善后的半导体结构的栅极电压-漏极电流的曲线示意图。
具体地，初始浅沟槽隔离结构3受到保护结构8的保护，在去除初始浅沟槽隔离结构3凸出于基底1的突出部的过程中不会产生凹坑，因此获得的浅沟槽隔离结构7也不会带有凹坑。
进一步地，浅沟槽隔离结构7可以于基底1内隔离出多个间隔排布的有源区。
应该理解的是，虽然各实施例的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，各实施例的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
本申请还一种半导体结构，如图15所示，半导体结构包括：基底1、初始浅沟槽隔离结构3及保护结构8；初始浅沟槽隔离结构3位于基底1内，初始浅沟槽隔离结构3具有凸出于基底1的突出部；保护结构8位于突出部相对的侧壁。
上述实施例中的半导体结构，初始浅沟槽隔离结构3位于基底1内，初始浅沟槽隔离结构3具有凸出于基底1的突出部，保护结构8位于所述突出部相对的侧壁，通过在突出部相对的侧壁形成保护结构8，在后续需要对初始浅沟槽隔离结构3进行处理以获得浅沟槽隔离结构7时，保护结构8可以帮助半导体结构免于形成凹坑，进而可以对浅沟槽隔离结构7进行保护，以使半导体结构的栅极不会受到破坏造成漏电等异常，避免半导体器件产生双峰效应。
具体地，基底1的材料可以包括但不仅限于碳化硅或硅，也可以为其他材料，不受上述例举所限制；初始浅沟槽隔离结构3是在浅沟槽31内填充沟槽介质层，沟槽介质层可以是但不仅限于氧化硅层；保护结构8可以是叠层结构。
在一个实施例中，仍参阅图15，半导体结构还包括覆盖介质层4，覆盖介质层4位于基底1的上表面；保护结构8位于覆盖介质层4的上表面。
具体地，覆盖介质层4可以是但不仅限于氧化硅层。
在一个实施例中，仍参阅图15，保护结构8可以包括第一保护层81及第二保护层82，第二保护层82位于覆盖介质层4的上表面，第一保护层81位于第二保护层82的上表面。
具体地，第一保护层81可以是但不仅限于氧化硅层；第二保护层82可以是但不仅限于氮化硅层；第一保护层81和第二保护层82可以对初始浅沟槽隔离结构3进行保护，在后续工艺制程中，保护浅沟槽隔离结构不受蚀刻工艺的影响产生凹坑，以降低栅极漏电情况的发生。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底；
于所述基底的表面形成覆盖介质层；
于所述覆盖介质层远离所述基底的表面形成图形化硬掩膜层，所述图形化硬掩膜层具有开口；
基于所述图形化硬掩膜层刻蚀所述覆盖介质层及所述基底，以形成浅沟槽；
于所述开口内及所述浅沟槽内形成初始浅沟槽隔离结构，所述初始浅沟槽隔离结构具有凸出于所述基底的突出部；
去除所述图形化硬掩膜层；
形成刻蚀停止层，所述刻蚀停止层覆盖于所述基底上及所述突出部的顶部；
形成牺牲介质层，所述牺牲介质层覆盖所述刻蚀停止层的上表面及所述突出部的侧壁；
采用干法刻蚀工艺去除位于所述刻蚀停止层上表面的所述牺牲介质层，以裸露出所述刻蚀停止层；所述突出部侧壁保留有部分牺牲介质层作为第一保护层；
采用干法刻蚀工艺去除裸露的所述刻蚀停止层，保留于所述第一保护层下方的所述刻蚀停止层作为第二保护层，所述第二保护层与所述第一保护层共同构成保护结构；
去除所述初始浅沟槽隔离结构凸出于所述基底的突出部、部分所述覆盖介质层以及所述保护结构，保留位于所述初始浅沟槽隔离结构两侧边缘的少量所述覆盖介质层，以获得所述浅沟槽隔离结构。
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述于所述开口内及所述浅沟槽内形成初始浅沟槽隔离结构，包括：
于所述开口内及所述浅沟槽内填充沟槽介质层，以形成所述初始浅沟槽隔离结构。
3.根据权利要求2所述的半导体结构的制备方法，其特征在于，所述沟槽介质层包括氧化硅层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述基底的表面形成覆盖介质层包括：于所述基底的表面形成氧化硅层作为所述覆盖介质层。
5.根据权利要求1所述的半导体结构的制备方法，其特征在于，于所述覆盖介质层远离所述基底的表面形成图形化硬掩膜层包括：于所述覆盖介质层远离所述基底的表面形成氮化硅层作为所述图形化硬掩膜层。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述覆盖介质层与所述浅沟槽隔离结构的沟槽介质层的材料相同。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，包括：所述基底的材料为硅。
8.根据权利要求1所述的半导体结构的制备方法，其特征在于，形成刻蚀停止层包括：形成氮化硅层作为所述刻蚀停止层；形成牺牲介质层包括：形成氧化硅层作为所述牺牲介质层。
9.一种半导体结构，其特征在于，采用权利要求1至8中任一项所述的半导体结构的制备方法制备得到，所述半导体结构包括：
基底；
初始浅沟槽隔离结构，位于所述基底内，所述初始浅沟槽隔离结构具有凸出于所述基底的突出部；
覆盖介质层，所述覆盖介质层位于所述基底的上表面；
保护结构，位于所述突出部相对的侧壁；所述保护结构包括第一保护层及第二保护层，所述第二保护层位于所述覆盖介质层的上表面，所述第一保护层位于所述第二保护层的上表面。
10.根据权利要求9所述的半导体结构，其特征在于，所述覆盖介质层为氧化硅层。
CN202211460134.2A 2022-11-17 2022-11-17 半导体结构的制备方法及半导体结构 Active CN115497869B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211460134.2A CN115497869B (zh) 2022-11-17 2022-11-17 半导体结构的制备方法及半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211460134.2A CN115497869B (zh) 2022-11-17 2022-11-17 半导体结构的制备方法及半导体结构

Publications (2)

Publication Number Publication Date
CN115497869A CN115497869A (zh) 2022-12-20
CN115497869B true CN115497869B (zh) 2023-04-18

Family

ID=85114714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211460134.2A Active CN115497869B (zh) 2022-11-17 2022-11-17 半导体结构的制备方法及半导体结构

Country Status (1)

Country Link
CN (1) CN115497869B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384976A (zh) * 1999-11-02 2002-12-11 皇家菲利浦电子有限公司 利用绝缘衬垫防止窄器件中的阈值电压的滚降
CN107785318A (zh) * 2016-08-30 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN110896046A (zh) * 2018-09-12 2020-03-20 长鑫存储技术有限公司 浅沟槽隔离结构、半导体器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4136145B2 (ja) * 1998-12-25 2008-08-20 富士通株式会社 半導体装置の製造方法
JP2000306989A (ja) * 1999-04-20 2000-11-02 Sony Corp 半導体装置の製造方法
US6391739B1 (en) * 2000-07-19 2002-05-21 Mosel Vitelic, Inc. Process of eliminating a shallow trench isolation divot
CN1174476C (zh) * 2000-10-09 2004-11-03 世界先进积体电路股份有限公司 浅沟槽隔离的制造方法
US6566225B2 (en) * 2001-08-06 2003-05-20 Macronix International Co., Ltd. Formation method of shallow trench isolation
US20060134881A1 (en) * 2004-12-17 2006-06-22 Been-Jon Woo Method of forming trench isolation device capable of reducing corner recess
KR101035584B1 (ko) * 2008-12-02 2011-05-19 매그나칩 반도체 유한회사 반도체 소자 및 그의 제조방법
CN102569162A (zh) * 2010-12-22 2012-07-11 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN102456609B (zh) * 2011-09-08 2015-06-24 上海华力微电子有限公司 一种利用侧向边墙技术提高sti凹陷区特性的方法
CN104078412B (zh) * 2014-07-25 2017-03-01 上海华力微电子有限公司 浅沟槽隔离工艺
CN104134627B (zh) * 2014-08-08 2017-10-17 上海华力微电子有限公司 一种浅沟槽隔离结构的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1384976A (zh) * 1999-11-02 2002-12-11 皇家菲利浦电子有限公司 利用绝缘衬垫防止窄器件中的阈值电压的滚降
CN107785318A (zh) * 2016-08-30 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN110896046A (zh) * 2018-09-12 2020-03-20 长鑫存储技术有限公司 浅沟槽隔离结构、半导体器件及其制备方法

Also Published As

Publication number Publication date
CN115497869A (zh) 2022-12-20

Similar Documents

Publication Publication Date Title
KR20080081398A (ko) 반도체 소자의 소자 분리막 형성 방법
US6559029B2 (en) Method of fabricating semiconductor device having trench isolation structure
US7396738B1 (en) Method of forming isolation structure of flash memory device
JP4606967B2 (ja) 半導体素子の製造方法
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
KR100381850B1 (ko) 트렌치 소자 분리형 반도체 장치 및 그 형성방법
KR102014437B1 (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
CN113506776B (zh) 半导体结构的制作方法
CN115497869B (zh) 半导体结构的制备方法及半导体结构
CN111599762B (zh) 嵌入式锗硅外延层的制造方法
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
CN110233097B (zh) 半导体器件的形成方法
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
CN111986989B (zh) 半导体结构及其形成方法
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR0165453B1 (ko) Y자형 트랜치를 이용한 반도체 소자의 분리 방법
CN116390490B (zh) 半导体结构的制备方法
US20230230883A1 (en) Method of manufacturing semiconductor device
TWI858715B (zh) 半導體結構及其形成方法
CN110739206B (zh) 一种基板及其制备方法
US10930545B2 (en) Method for forming semiconductor structure
US7105404B2 (en) Method for fabricating a semiconductor structure
TWI417989B (zh) 半導體溝渠與雙溝渠的製造方法及用以隔離元件的結構
US10777450B2 (en) Semiconductor substrate and method of processing the same
JP2004063514A (ja) 不揮発性半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant