CN102569162A - 浅沟槽隔离结构的形成方法 - Google Patents

浅沟槽隔离结构的形成方法 Download PDF

Info

Publication number
CN102569162A
CN102569162A CN2010106020227A CN201010602022A CN102569162A CN 102569162 A CN102569162 A CN 102569162A CN 2010106020227 A CN2010106020227 A CN 2010106020227A CN 201010602022 A CN201010602022 A CN 201010602022A CN 102569162 A CN102569162 A CN 102569162A
Authority
CN
China
Prior art keywords
layer
isolation
coating
oxide
parietal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010106020227A
Other languages
English (en)
Inventor
王新鹏
王军
宋铭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2010106020227A priority Critical patent/CN102569162A/zh
Publication of CN102569162A publication Critical patent/CN102569162A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种浅沟槽隔离结构的形成方法，该方法包括：在半导体衬底上依次形成垫氧化物层和氮化物层，并对所述氮化物层、垫氧化物层和半导体衬底刻蚀，形成沟槽；在所述沟槽内壁形成内衬氧化物层，并在所述沟槽中填充氧化物；去除所述氮化物层；形成隔离侧壁层，所述形成的隔离侧壁层位于所述垫氧化物层之上、且环绕所述沟槽；将未被所述隔离侧壁层覆盖的垫氧化物层去除。采用本发明公开的方法能够提高浅沟槽隔离结构的绝缘性能。

Description

浅沟槽隔离结构的形成方法
技术领域
本发明涉及半导体技术，特别涉及一种浅沟槽隔离结构的形成方法。
背景技术
图1～图7为现有技术中浅沟槽隔离(STI)结构的形成方法的过程剖面示意图，该方法主要包括以下步骤：
步骤1001，参见图1，在半导体衬底101上依次形成垫氧化物(Pad Oxide)层102和氮化物层103。
在本步骤中，首先采用热氧化工艺在半导体衬底101上形成二氧化硅作为垫氧化物层102，然后在垫氧化物层102之上沉积氮化硅作为氮化物层103。
其中，氮化物层103在后续步骤中作为化学机械研磨(CMP)的停止层，垫氧化物层102在后续步骤中作为氮化物层103的刻蚀停止层。
步骤1002，参见图2，依次对氮化物层103、垫氧化物层102和半导体衬底101刻蚀，形成沟槽。
在本步骤中，首先对氮化物层103进行刻蚀，然后以刻蚀后的氮化物层103为掩膜，对垫氧化物层102和半导体衬底101刻蚀，从而形成沟槽。
步骤1003，参见图3，在沟槽内壁以及氮化物层103的表面形成内衬氧化物(Liner Oxide)层104。
内衬氧化物层104的主要成分为二氧化硅。
内衬氧化物层104的形成可通过热氧化工艺来实现。
内衬氧化物层104覆盖在沟槽内壁上，用于修补刻蚀过程中对沟槽内壁造成的损伤。
步骤1004，参见图4，采用高密度等离子体(HDP)化学气相沉积(CVD)工艺形成氧化物105。
氧化物105的主要成分为二氧化硅。
所形成的氧化物105填充在沟槽中，以及覆盖在氮化物层103之上的内衬氧化物层104表面。
步骤1005，参见图5，采用化学机械研磨(CMP)工艺实现半导体衬底101表面的平坦化。
在本步骤中，采用CMP工艺对氧化物105进行研磨，且将氮化物层103表面的内衬氧化物层104完全去除。
步骤1006，参见图6，对氮化物层103刻蚀，将氮化物层103去除。
氮化物层103的去除方法通常为湿法刻蚀。
步骤1007，参见图7，对半导体衬底101表面的垫氧化物层102进行刻蚀，将垫氧化物层102去除。
垫氧化物层102的刻蚀方法通常为湿法刻蚀。
至此，完成了STI结构的制作，在后续步骤中，在半导体衬底101表面还形成栅氧化层和多晶硅层，并采用刻蚀、沉积、离子注入等一系列工艺完成有源区中半导体器件的制作。
在实际应用中，STI结构的形成方法可能还包括其他步骤，由于其他步骤和本发明无关，故不再一一详细介绍。
至此，本流程结束。
然而，在上述步骤1007中，垫氧化物层102与内衬氧化物层104、氧化物105的主要成分基本相同，又由于湿法刻蚀具有各向同性，当采用湿法刻蚀去除垫化物层102的过程中，可能会将与垫氧化物层102相邻的内衬氧化物层104去除，甚至进一步将与内衬氧化物层104相邻的氧化物105去除，从而在所制成的STI结构中形成如图7中虚线圆圈所示的凹陷。在半导体器件的制作流程中，当STI结构形成后，后续步骤还涉及多晶硅层的形成过程，后续形成的多晶硅有可能进入所示凹陷区域，并残留在所示凹陷区域中，由于多晶硅是一种非绝缘性的材料，因此大大降低了STI结构的绝缘性能。
发明内容
有鉴于此，本发明提供一种浅沟槽隔离结构的形成方法，以提高浅沟槽隔离结构的绝缘性能。
为达到上述目的，本发明的技术方案是这样实现的：
一种浅沟槽隔离结构的形成方法，该方法包括：
在半导体衬底上依次形成垫氧化物层和氮化物层，并对所述氮化物层、垫氧化物层和半导体衬底刻蚀，形成沟槽；
在所述沟槽内壁形成内衬氧化物层，并在所述沟槽中填充氧化物；
去除所述氮化物层；
形成隔离侧壁层，所述形成的隔离侧壁层位于所述垫氧化物层之上、且环绕所述沟槽；
将未被所述隔离侧壁层覆盖的垫氧化物层去除。
所述形成隔离侧壁层的方法包括：
沉积氮化硅，所述沉积的氮化硅覆盖在垫氧化物层表面、氧化物表面以及暴露出来的内衬氧化物层的表面；
对氮化硅进行刻蚀，形成隔离侧壁层。
所述沉积的氮化硅的厚度为100埃至300埃。
所述形成隔离侧壁层的方法包括：
沉积氮氧化硅，所述沉积的氮氧化硅覆盖在垫氧化物层表面、氧化物表面以及暴露出来的内衬氧化物层的表面；
对氮氧化硅进行刻蚀，形成隔离侧壁层。
所述沉积的氮氧化硅的厚度为100埃至300埃。
所述隔离侧壁层底部的宽度为80埃至300埃。
将未被隔离侧壁层覆盖的垫氧化物层去除后，该方法进一步包括：将隔离侧壁层去除。
所述去除隔离侧壁层的方法为：采用热磷酸对隔离侧壁层进行湿法刻蚀。
在本发明所提供的一种浅沟槽隔离结构的形成方法中，在半导体衬底上依次形成垫氧化物层和氮化物层，并对氮化物层、垫氧化物层和半导体衬底刻蚀，形成沟槽，然后在沟槽内壁形成内衬氧化物层，并在沟槽中填充氧化物，将氮化物层去除后，形成隔离侧壁层，隔离侧壁层形成于垫氧化物层之上、且环绕沟槽，这样，在浅沟槽隔离结构的外围制作了侧壁层，实现了对浅沟槽隔离结构的保护，当去除垫氧化物层的过程中，避免将与垫氧化物层相邻的内衬氧化物层去除，更进一步避免了将与内衬氧化物层相邻的氧化物去除，克服了现有技术中浅沟槽隔离结构存在凹陷的缺陷，提高了浅沟槽隔离结构的绝缘性能。
附图说明
图1～图7为现有技术中浅沟槽隔离(STI)结构的形成方法的过程剖面示意图。
图8为本发明所提供的一种浅沟槽隔离结构的形成方法的流程图。
图9～图17为本发明中浅沟槽隔离(STI)结构的形成方法实施例的过程剖面示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。
本发明的核心思想为：在浅沟槽隔离结构的外围制作侧壁层，实现对浅沟槽隔离结构的保护，当去除垫氧化物层的过程中，避免将与垫氧化物层相邻的内衬氧化物层去除，更进一步避免了将与内衬氧化物层相邻的氧化物去除，克服了现有技术中浅沟槽隔离结构存在凹陷的缺陷。
图8为本发明所提供的一种浅沟槽隔离结构的形成方法的流程图。该方法包括以下步骤：
步骤11，在半导体衬底上依次形成垫氧化物层和氮化物层，并对所述氮化物层、垫氧化物层和半导体衬底刻蚀，形成沟槽。
步骤12，在所述沟槽内壁形成内衬氧化物层，并在所述沟槽中填充氧化物。
步骤13，去除所述氮化物层。
步骤14，形成隔离侧壁层，所述形成的隔离侧壁层位于所述垫氧化物层之上、且环绕所述沟槽。
步骤15，将未被所述隔离侧壁层覆盖的垫氧化物层去除。
至此，本流程结束。
图9～图17为本发明中浅沟槽隔离(STI)结构的形成方法实施例的过程剖面示意图，该实施例包括：
步骤2001，参见图9，在半导体衬底101上依次形成垫氧化物(Pad Oxide)层102和氮化物层103。
步骤2002，参见图10，依次对氮化物层103、垫氧化物层102和半导体衬底101刻蚀，形成沟槽。
步骤2003，参见图11，在沟槽内壁以及氮化物层103的表面形成内衬氧化物(Liner Oxide)层104。
步骤2004，参见图12，采用高密度等离子体(HDP)化学气相沉积(CVD)工艺形成氧化物105。
步骤2005，参见图13，采用化学机械研磨(CMP)工艺实现半导体衬底101表面的平坦化。
步骤2006，参见图14，对氮化物层103刻蚀，将氮化物层103去除。
上述步骤与现有技术相同，此处不予赘述，可参考背景技术部分步骤1001～1006的相关介绍。
步骤2007，参见图15，沉积氮化硅106，所沉积的氮化硅106覆盖在垫氧化物层102表面、氧化物105表面以及暴露出来的内衬氧化物层104的表面。
优选地，所沉积的氮化硅106的厚度d为100埃至300埃。
步骤2008，参见图16，对氮化硅106进行干法刻蚀，形成隔离侧壁层107，所形成的隔离侧壁层107位于垫氧化物层102之上、且环绕沟槽。
本发明对隔离侧壁层107的形状没有具体限定，图16所示仅为隔离侧壁层107形状的举例。
优选地，隔离侧壁层107底部的宽度为80埃至300埃。
隔离侧壁层107底部的宽度是指：在如图16所示剖面上，隔离侧壁层107在垫氧化物层102上的投影宽度m。
步骤2009，参见图17，对半导体衬底101表面的垫氧化物层102进行刻蚀，将未被隔离侧壁层107覆盖的垫氧化物层102去除。
去除垫氧化物层102的方法与现有技术相同，此处不再详述。
另外，优选地，隔离侧壁层107也可为氮氧化硅。
可见，本实施例在STI结构的外围制作了侧壁层，实现了对STI结构的保护，当采用湿法刻蚀去除垫氧化物层102的过程中，避免将与垫氧化物层102相邻的内衬氧化物层104去除，更进一步避免了将与内衬氧化物层104相邻的氧化物105去除，克服了现有技术中STI结构存在凹陷的缺陷。
在后续步骤中，可进一步采用湿法刻蚀的方法将隔离侧壁层107去除，湿法刻蚀的溶液为热磷酸，热磷酸对氧化硅有很高的选择比，基本上不蚀刻氧化硅。可见，本实施例在STI结构的外围制作了侧壁层，实现对STI结构的保护，在后续步骤中再将侧壁层去除，在避免STI结构存在凹陷的同时，还对半导体器件没有造成任何不良影响。
至此，本流程结束。
根据本发明所提供的技术方案，在半导体衬底上依次形成垫氧化物层和氮化物层，并对氮化物层、垫氧化物层和半导体衬底刻蚀，形成沟槽，然后在沟槽内壁形成内衬氧化物层，并在沟槽中填充氧化物，将氮化物层去除后，形成隔离侧壁层，隔离侧壁层形成于垫氧化物层之上、且环绕沟槽，这样，在浅沟槽隔离结构的外围制作了侧壁层，实现了对浅沟槽隔离结构的保护，当去除垫氧化物层的过程中，避免将与垫氧化物层相邻的内衬氧化物层去除，更进一步避免了将与内衬氧化物层相邻的氧化物去除，克服了现有技术中浅沟槽隔离结构存在凹陷的缺陷，提高了浅沟槽隔离结构的绝缘性能。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种浅沟槽隔离结构的形成方法，该方法包括：
在半导体衬底上依次形成垫氧化物层和氮化物层，并对所述氮化物层、垫氧化物层和半导体衬底刻蚀，形成沟槽；
在所述沟槽内壁形成内衬氧化物层，并在所述沟槽中填充氧化物；
去除所述氮化物层；
形成隔离侧壁层，所述形成的隔离侧壁层位于所述垫氧化物层之上、且环绕所述沟槽；
将未被所述隔离侧壁层覆盖的垫氧化物层去除。
2.根据权利要求1所述的方法，其特征在于，所述形成隔离侧壁层的方法包括：
沉积氮化硅，所述沉积的氮化硅覆盖在垫氧化物层表面、氧化物表面以及暴露出来的内衬氧化物层的表面；
对氮化硅进行刻蚀，形成隔离侧壁层。
3.根据权利要求2所述的方法，其特征在于，所述沉积的氮化硅的厚度为100埃至300埃。
4.根据权利要求1所述的方法，其特征在于，所述形成隔离侧壁层的方法包括：
沉积氮氧化硅，所述沉积的氮氧化硅覆盖在垫氧化物层表面、氧化物表面以及暴露出来的内衬氧化物层的表面；
对氮氧化硅进行刻蚀，形成隔离侧壁层。
5.根据权利要求4所述的方法，其特征在于，所述沉积的氮氧化硅的厚度为100埃至300埃。
6.根据权利要求3或5所述的方法，其特征在于，所述隔离侧壁层底部的宽度为80埃至300埃。
7.根据权利要求1所述的方法，其特征在于，将未被隔离侧壁层覆盖的垫氧化物层去除后，该方法进一步包括：将隔离侧壁层去除。
8.根据权利要求7所述的方法，其特征在于，所述去除隔离侧壁层的方法为：采用热磷酸对隔离侧壁层进行湿法刻蚀。
CN2010106020227A 2010-12-22 2010-12-22 浅沟槽隔离结构的形成方法 Pending CN102569162A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010106020227A CN102569162A (zh) 2010-12-22 2010-12-22 浅沟槽隔离结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010106020227A CN102569162A (zh) 2010-12-22 2010-12-22 浅沟槽隔离结构的形成方法

Publications (1)

Publication Number Publication Date
CN102569162A true CN102569162A (zh) 2012-07-11

Family

ID=46414243

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010106020227A Pending CN102569162A (zh) 2010-12-22 2010-12-22 浅沟槽隔离结构的形成方法

Country Status (1)

Country Link
CN (1) CN102569162A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325672A (zh) * 2012-07-20 2013-09-25 成都芯源系统有限公司 双栅介电层及半导体器件的制造方法
CN103579077A (zh) * 2012-07-27 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法
CN105140186A (zh) * 2014-05-28 2015-12-09 无锡华润上华科技有限公司 一种制作半导体器件的方法
CN104078412B (zh) * 2014-07-25 2017-03-01 上海华力微电子有限公司 浅沟槽隔离工艺
CN115497869A (zh) * 2022-11-17 2022-12-20 合肥新晶集成电路有限公司 半导体结构的制备方法及半导体结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US6096641A (en) * 1999-01-19 2000-08-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US6337262B1 (en) * 2000-03-06 2002-01-08 Chartered Semiconductor Manufacturing Ltd. Self aligned T-top gate process integration
CN1713366A (zh) * 2004-06-25 2005-12-28 茂德科技股份有限公司 制造半导体元件的方法
CN101656226A (zh) * 2009-07-22 2010-02-24 上海宏力半导体制造有限公司 一种形成浅沟槽隔离结构的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US6096641A (en) * 1999-01-19 2000-08-01 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device
US6337262B1 (en) * 2000-03-06 2002-01-08 Chartered Semiconductor Manufacturing Ltd. Self aligned T-top gate process integration
CN1713366A (zh) * 2004-06-25 2005-12-28 茂德科技股份有限公司 制造半导体元件的方法
CN101656226A (zh) * 2009-07-22 2010-02-24 上海宏力半导体制造有限公司 一种形成浅沟槽隔离结构的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325672A (zh) * 2012-07-20 2013-09-25 成都芯源系统有限公司 双栅介电层及半导体器件的制造方法
CN103579077A (zh) * 2012-07-27 2014-02-12 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法
CN103579077B (zh) * 2012-07-27 2016-03-23 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法
CN105140186A (zh) * 2014-05-28 2015-12-09 无锡华润上华科技有限公司 一种制作半导体器件的方法
CN104078412B (zh) * 2014-07-25 2017-03-01 上海华力微电子有限公司 浅沟槽隔离工艺
CN115497869A (zh) * 2022-11-17 2022-12-20 合肥新晶集成电路有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
CN100539080C (zh) 通过自对准形成多晶硅浮栅结构的方法
US7557415B2 (en) Trench isolation type semiconductor device and related method of manufacture
US8242574B2 (en) Method for forming isolation layer of semiconductor device
US8384188B2 (en) Semiconductor device and fabrication method thereof
US9640626B2 (en) Semiconductor device with buried gates and bit line contacting peripheral gate
CN100521157C (zh) 闪存装置制造方法
CN102569162A (zh) 浅沟槽隔离结构的形成方法
CN100481375C (zh) 用于浅沟槽隔离的双制衬的方法与结构
CN101465323B (zh) 可以避免有源区宽度减小的半导体装置的制造方法
CN101471305B (zh) 半导体存储器件隔离层的形成方法
KR20070011828A (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
CN101728385A (zh) 半导体器件及其制造方法
CN101673702A (zh) 浅槽隔离结构的制作方法
US8951883B2 (en) Semiconductor device and manufacturing method thereof
US9437674B2 (en) Insulating trench forming method
CN102201360A (zh) 沟槽隔离结构及其形成方法
CN102157435B (zh) 接触孔形成方法
CN103594412A (zh) 一种浅沟槽隔离结构的制作方法和浅沟槽隔离结构
CN103839868A (zh) 浅沟槽隔离结构的制作方法
US10811272B2 (en) Method of forming stacked structure of memory
KR101056244B1 (ko) 반도체 소자의 제조방법
CN103390574B (zh) 浅沟槽隔离的制造方法和cmos的制造方法
KR100632034B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20100018715A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060040124A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120711