CN111755498B - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN111755498B CN111755498B CN201910236557.8A CN201910236557A CN111755498B CN 111755498 B CN111755498 B CN 111755498B CN 201910236557 A CN201910236557 A CN 201910236557A CN 111755498 B CN111755498 B CN 111755498B
- Authority
- CN
- China
- Prior art keywords
- layer
- blocking
- forming
- isolation
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 85
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 230000000903 blocking effect Effects 0.000 claims abstract description 303
- 238000002955 isolation Methods 0.000 claims abstract description 172
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims description 458
- 239000000463 material Substances 0.000 claims description 176
- 230000008569 process Effects 0.000 claims description 59
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 39
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 32
- 229920005591 polysilicon Polymers 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 29
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 229910052582 BN Inorganic materials 0.000 claims description 11
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 claims description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 10
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 9
- 238000001039 wet etching Methods 0.000 description 16
- 239000003989 dielectric material Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 230000009286 beneficial effect Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 4
- 230000002349 favourable effect Effects 0.000 description 4
- 230000009969 flowable effect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- NTCVORQAIAUAJB-UHFFFAOYSA-N [Mg].[W] Chemical group [Mg].[W] NTCVORQAIAUAJB-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及其形成方法，形成方法包括：提供基底，包括衬底和分立于衬底上的鳍部，基底包括第一区域和第二区域，且第一区域中形成的栅极结构和第二区域中形成的栅极结构相互隔离；形成隔离层以及凸出于隔离层的阻断结构，隔离层位于鳍部露出的衬底上且隔离层覆盖鳍部的部分侧壁，阻断结构位于第一区域和第二区域交界处的隔离层上，阻断结构的延伸方向平行于鳍部的延伸方向；形成隔离层和阻断结构后，形成横跨多个鳍部的栅极结构，栅极结构覆盖鳍部的部分侧壁和部分顶壁，且栅极结构覆盖阻断结构的侧壁，且栅极结构露出阻断结构顶面。本发明形成阻断结构之后形成栅极结构，阻断结构对栅极结构的隔离效果更好，优化了半导体结构的电学性能。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底和多个分立于所述衬底上的鳍部，所述基底包括第一区域和第二区域，且所述第一区域中形成的栅极结构和所述第二区域中形成的栅极结构相互隔离；形成隔离层以及凸出于所述隔离层的阻断结构，所述隔离层位于所述鳍部露出的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁，所述阻断结构位于所述第一区域和第二区域交界处的所述隔离层上，所述阻断结构的延伸方向平行于所述鳍部的延伸方向；形成所述隔离层和阻断结构后，形成横跨多个所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分侧壁和部分顶壁，且所述栅极结构覆盖所述阻断结构的侧壁，且所述栅极结构露出所述阻断结构顶面。
可选的，垂直于所述鳍部延伸方向上，所述阻断结构的宽度为10纳米至100纳米。
可选的，形成所述隔离层和阻断结构的步骤包括：在所述鳍部露出的所述衬底上形成隔离材料层；在所述第一区域和第二区域交界处的所述隔离材料层上形成第一阻断层，所述第一阻断层的延伸方向平行于所述鳍部的延伸方向；以所述第一阻断层为掩膜刻蚀部分厚度的所述隔离材料层，形成隔离层和位于所述第一阻断层和隔离层之间的第二阻断层，所述第一阻断层和第二阻断层构成所述阻断结构。
可选的，所述第一阻断层的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮硼化硅中的一种或多种中的一种或多种。
可选的，所述第一阻断层的厚度为10纳米至100纳米。
可选的，形成所述第一阻断层的步骤包括：形成覆盖所述隔离材料层和鳍部的阻断材料层；图形化所述阻断材料层，形成第一阻断层。
可选的，形成所述隔离材料层的步骤中，所述隔离材料层顶面与鳍部顶面的距离为-20纳米至20纳米。
可选的，以所述第一阻断层为掩膜，采用干法刻蚀工艺刻蚀部分厚度的所述隔离材料层，形成隔离层和位于所述第一阻断层和隔离层之间的第二阻断层。
可选的，形成所述隔离层和阻断结构的步骤包括：在所述鳍部露出的所述衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部顶面；图形化所述隔离材料层，形成隔离层和位于所述隔离层上的所述阻断结构。
可选的，所述栅极结构为金属栅极结构；所述半导体结构的形成方法还包括：在形成所述隔离层和阻断结构后，形成所述金属栅极结构前，形成横跨多个所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分侧壁和部分顶壁，且所述伪栅结构覆盖所述阻断结构；在所述伪栅结构露出的基底上形成层间介质层，所述层间介质层露出所述伪栅结构顶面；去除所述伪栅结构，在所述层间介质层内形成露出所述阻断结构的开口；形成所述栅极结构的步骤包括：在所述开口中形成金属栅极材料结构；对所述金属栅极材料结构进行平坦化处理，直至露出所述阻断结构顶面，形成金属栅极结构。
可选的，所述栅极结构为多晶硅栅极结构；形成所述多晶硅栅极结构的步骤包括：在所述隔离层上形成覆盖所述鳍部的多晶硅栅极材料结构，所述多晶硅栅极材料结构还覆盖所述阻断结构；对所述多晶硅栅极材料结构进行图形化处理；进行所述图形化处理后，在所述多晶硅栅极材料结构露出的所述基底上形成层间介质层；形成层间介质层后，对所述多晶硅栅极材料结构进行平坦化处理，直至露出所述阻断结构顶面，剩余的所述多晶硅栅极材料结构作为多晶硅栅极结构。
相应的，本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括第一区域和第二区域，且所述第一区域中的栅极结构和所述第二区域中的栅极结构相互隔离；鳍部，分立于所述衬底上；隔离层，位于所述鳍部露出的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁；阻断结构，位于所述第一区域和第二区域交界处的所述隔离层上，所述阻断结构包括第一阻断层以及位于所述隔离层和第一阻断层之间的第二阻断层，且所述第二阻断层的侧壁和第一阻断层的侧壁齐平，且所述第二阻断层和所述隔离层为一体结构；栅极结构，横跨多个所述鳍部，所述栅极结构覆盖所述鳍部的部分侧壁和部分顶壁，所述栅极结构覆盖所述阻断结构的侧壁，且露出所述第一阻断层的顶面。
可选的，垂直于所述鳍部延伸方向上，所述阻断结构的宽度为10纳米至100纳米。
可选的，所述第一阻断层的厚度为10纳米至100纳米。
可选的，所述第二阻断层顶面与所述鳍部顶面的距离为-20纳米至20纳米。
可选的，所述第一阻断层的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮硼化硅中的一种或多种。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例形成隔离层以及凸出于所述隔离层的阻断结构之后形成栅极结构，所述阻断结构位于第一区域和第二区域交界处的所述隔离层上，且所述阻断结构的延伸方向平行于鳍部的延伸方向，所述栅极结构覆盖所述阻断结构且露出所述阻断结构的顶面，因此所述阻断结构能够将第一区域和第二区域中的栅极结构隔离开来，且由于所述阻断结构在栅极结构之前形成，与在形成栅极结构后，刻蚀所述栅极结构形成沟槽，在沟槽中形成阻断结构的情况相比，避免了栅极结构底部刻蚀不干净、有残留的情况。因此，本发明实施例所述阻断结构对栅极结构的隔离效果更好，优化了半导体结构的电学性能。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图16是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，提供基底，基底包括衬底1以及多个分立于衬底1上的鳍部2，所述基底包括第一区域I和第二区域II；在所述鳍部2露出的所述衬底1上形成隔离层3。
如图2所示，形成横跨多个所述鳍部2的伪栅结构4，所述伪栅结构4覆盖所述鳍部2的部分侧壁和部分顶壁。
如图3所示，刻蚀所述第一区域I和第二区域II交界处的所述伪栅结构4，在所述伪栅结构4中形成沟槽(图中未标示)，所述沟槽平行于所述鳍部1的延伸方向；形成所述沟槽后，在所述沟槽中形成阻断结构5。
如图4所示，去除所述伪栅结构4(如图3所示)，形成露出所述阻断结构5的开口(图中未示出)；形成所述开口后，在所述开口中形成金属栅极结构6，所述金属栅极结构6露出所述阻断结构5的顶部。
所述沟槽用来隔离第一区域I和第二区域II的金属栅极结构6，在先进纳米制程中所述沟槽的宽度越来越小，刻蚀形成的沟槽底部易存在残留的伪栅结构4，因此，后续去除伪栅结构4后，所述阻断结构5底部容易存在残留的伪栅结构4，相应的，在去除所述伪栅结构4，形成金属栅极结构6的过程中，所述阻断结构5底部残留的伪栅结构4会被替换成金属栅极结构6，因此第一区域I和第二区域II的金属栅极结构6易桥接，导致半导体结构中易出现漏电情况，使得半导体结构性能不佳。
为了解决技术问题，本发明实施例提供基底，所述基底包括衬底和多个分立于所述衬底上的鳍部，所述基底包括第一区域和第二区域，且所述第一区域中形成的栅极结构和所述第二区域中形成的栅极结构相互隔离；形成隔离层以及凸出于所述隔离层的阻断结构，所述隔离层位于所述鳍部露出的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁，所述阻断结构位于所述第一区域和第二区域交界处的所述隔离层上，所述阻断结构的延伸方向平行于所述鳍部的延伸方向；形成所述隔离层和阻断结构后，形成横跨多个所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分侧壁和部分顶壁，且所述栅极结构覆盖所述阻断结构的侧壁，且所述栅极结构露出所述阻断结构顶面。
本发明实施例形成隔离层以及凸出于所述隔离层的阻断结构之后形成栅极结构，所述阻断结构位于第一区域和第二区域交界处的所述隔离层上，且所述阻断结构的延伸方向平行于鳍部的延伸方向，所述栅极结构覆盖所述阻断结构且露出所述阻断结构的顶面，因此所述阻断结构能够将第一区域和第二区域中的栅极结构隔离开来，且由于所述阻断结构在栅极结构之前形成，与在形成栅极结构后，刻蚀所述栅极结构形成沟槽，在沟槽中形成阻断结构的情况相比，避免了栅极结构底部刻蚀不干净、有残留的情况。因此，本发明实施例所述阻断结构对栅极结构的隔离效果更好，优化了半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图5至图16是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5，图5为垂直于鳍部101延伸方向的剖视图，提供基底，所述基底包括衬底100和多个分立于所述衬底100上的鳍部101。
所述基底包括第一区域I和第二区域II，且所述第一区域I中形成的栅极结构和所述第二区域II中形成的栅极结构相互隔离。
所述衬底100用于为后续形成半导体结构提供工艺平台。
本实施例中，所述衬底100的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底100表面还能够形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述鳍部101的材料与衬底100的材料相同，所述鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
所述鳍部101顶部还形成有掩膜层103。所述鳍部101以掩膜层103为掩膜刻蚀形成的。
具体的，所述掩膜层103的材料包括：氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述掩膜层103的材料为氮化硅。
参考图6至图8，形成隔离层105(如图8所示)以及凸出于所述隔离层105的阻断结构150(如图8所示)，所述隔离层105位于所述鳍部101露出的所述衬底100上，且所述隔离层105覆盖所述鳍部101的部分侧壁，所述阻断结构150位于所述第一区域I和第二区域II交界处的所述隔离层105上，所述阻断结构110的延伸方向平行于所述鳍部101的延伸方向。
后续形成覆盖所述阻断结构150且露出所述阻断结构150顶面的栅极结构后，所述阻断结构150能够将第一区域I和第二区域II中的栅极结构隔离开来，且由于所述阻断结构150在栅极结构之前形成，与在形成栅极结构后，刻蚀所述栅极结构形成沟槽，在沟槽中形成阻断结构的情况相比，避免了栅极结构底部刻蚀不干净、有残留的情况。因此，本发明实施例所述阻断结构150对栅极结构的隔离效果更好，优化了半导体结构的电学性能。
所述阻断结构150用于在后续过程中将第一区域I和第二区域II交界处的栅极结构隔离开。因此所述阻断结构150的材料为介电材料。
具体地，所述阻断结构150的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮硼化硅中的一种或多种。
本实施例中，所述阻断结构150包括第一阻断层104以及位于所述隔离层105和第一阻断层104之间的第二阻断层106，所述第二阻断层106的侧壁和第一阻断层104的侧壁齐平，且所述第二阻断层106和隔离层105为一体结构。
具体地，形成所述隔离层105和阻断结构150的步骤包括：
参考图6，在所述鳍部101露出的所述衬底100上形成隔离材料层102。
所述隔离材料层102为后续形成第一阻断层提供工艺基础。另外所述隔离材料层102还用于为后续形成隔离层提供工艺基础，从而将各鳍部101进行电隔离。
本实施例中，所述隔离材料层102的材料为绝缘材料。
具体的，隔离材料层102的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离材料层102的材料为氧化硅。氧化硅具有较高的工艺兼容性，有利于降低形成隔离材料层102的工艺难度和工艺成本，另外，氧化硅是工艺常用、成本较低的介电材料，还有利于提高后续隔离层的用于隔离相邻器件的作用。且去除氧化硅的工艺简单，为后续步骤中刻蚀隔离材料层102形成第二阻断层做准备。
形成隔离材料层102的步骤包括：形成覆盖所述鳍部101的隔离材料膜(图中未示出)；对所述隔离材料膜进行平坦化处理，直至露出所述掩膜层103；去除所述掩膜层103；去除所述掩膜层103后，去除高于所述鳍部101顶面的隔离材料膜，剩余的隔离材料膜作为隔离材料层102。
本实施例中，采用流动性化学气相沉积(Flowable Chemical Vapor Deposition,FCVD)工艺形成所述隔离材料膜。流动性化学气相沉积工艺具有良好的填充能力，有利于降低所述隔离材料膜内形成空洞等缺陷的概率，相应有利于提高隔离材料膜的成膜质量。
本实施例中，采用湿法刻蚀工艺去除所述掩膜层103。具体的，本实施例中，湿法刻蚀溶液为磷酸溶液。
本实施例中，采用湿法刻蚀工艺去除高于所述鳍部101顶面的隔离材料膜。湿法刻蚀工艺能够使得刻蚀形成的隔离材料层102表面的水平性较好，且湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
具体的，所述湿法刻蚀工艺的刻蚀溶液为HF溶液。
需要说明的是，形成所述隔离材料层102的步骤中，所述隔离材料层102顶面低于所述鳍部101顶面时，所述隔离材料层102顶面至所述鳍部101顶面的距离为负；隔离材料层102顶面高于所述鳍部101顶面时，所述隔离材料层102顶面至所述鳍部101顶面的距离为正；所述隔离材料层102顶面与鳍部101的顶面的距离不宜太大也不宜太小。形成第一阻断层的步骤包括：形成阻断材料层以及位于所述阻断材料层上的光刻胶材料层；图形化的光刻胶材料层，形成光刻胶层；以光刻胶层为掩膜刻蚀阻断材料层，形成第一阻断层。若所述隔离材料层102顶面过高于所述鳍部101顶面，相应的光刻胶层顶面至鳍部101顶面的距离也大于设计值，后续图形化过程中曝光形成光刻胶层时，由于光刻工艺的影响，易导致光刻胶层在垂直于鳍部101延伸方向上的宽度过小，进而导致所述第一阻断层的宽度过小，进而易导致后续形成的第二阻断层宽度过小，所述第一阻断层和第二阻断层不能很好地将后续形成的栅极结构进行电隔离。同理，若所述隔离材料层102顶面过低于所述鳍部101顶面，相应易导致光刻胶层在垂直于鳍部101延伸方向上的宽度过大，进而导致所述第一阻断层的宽度大，所述第一阻断层和第二阻断层过多的占据了本该用于形成栅极结构的空间，在半导体结构工作时，易导致栅极结构对所述鳍部101中的沟道的控制力变差，导致半导体结构的电学性能不佳。本实施例中，所述隔离材料层102顶面与鳍部101顶面的距离为-20纳米至20纳米。
参考图7，在所述隔离材料102上形成第一阻断层104，所述第一阻断层104的延伸方向平行于所述鳍部101的延伸方向，且所述第一阻断层104位于所述第一区域I和第二区域II交界处的所述隔离材料层102上。
一方面，所述第一阻断层104用于将后续形成在第一区域I和第二区域II交界处的部分厚度的栅极结构相互隔离；另一方面所述第一阻断层104在后续过程中作为掩膜刻蚀隔离材料层，形成隔离层和位于所述第一阻断层104和隔离层之间的第二阻断层。
本实施例中，所述第一阻断层104为介电材料。
具体的，所述第一阻断层104的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮硼化硅中的一种或多种。
本实施例中，所述第一阻断层104的材料为氮化硅，所述隔离材料层102的材料为氧化硅，后续在以第一阻断层104为掩膜刻蚀所述隔离材料层102形成第二阻断层的过程中，所述第一阻断层104的被刻蚀量较小，有利于提高所述第二阻断层的形貌质量、保证阻断结构150的完整性。
需要说明的是，垂直于所述鳍部101延伸方向上，所述第一阻断层104的宽度不宜太大也不宜太小。若宽度太大，会导致后续以所述第一阻断层104为掩膜刻蚀隔离材料层102的过程中，易导致形成的第二阻断层底部位于所述鳍部101的侧壁上，进而易导致后续形成的栅极结构不能完全覆盖所述隔离层露出的所述鳍部101，在半导体结构工作时，所述栅极结构不能很好的控制沟道的开启与断开。若宽度太小，易导致形成的第二阻断层的宽度也过小，所述第一阻断层104和第二阻断层不能很好的将后续形成的栅极结构进行电隔离，不利于优化半导体结构的电学性能。本实施例中，垂直于所述鳍部101延伸方向上，所述第一阻断层104的宽度为10纳米至100纳米。
需要说明的是，所述第一阻断层104的厚度不宜太大也不宜太小。若所述第一阻断层104的厚度太大，易增大形成所述第一阻断层104的工艺难度，且在后续以所述第一阻断层104为掩膜刻蚀隔离材料层102的过程中，所述第一阻断层104易倒塌。若所述第一阻断层104的厚度太小，在后续以所述第一阻断层104刻蚀隔离材料层102的过程中，所述第一阻断层104易被消耗，若要使后续形成的栅极结构厚度满足工艺需要，则容易导致后续形成的栅极结构的顶端不能被第一阻断层104电隔离。本实施例中，在所述第一阻断层104的厚度为10纳米至100纳米。
本实施例中，形成第一阻断层104的步骤包括：形成覆盖所述隔离材料层102和鳍部101的阻断材料层；在所述阻挡材料层上形成图形化的光刻胶层(图中未示出)；以所述光刻胶层为掩膜图形化所述阻断材料层，形成第一阻断层104。
参考图8，以所述第一阻断层104为掩膜刻蚀部分厚度的所述隔离材料层102(如图7所示)，形成隔离层105和位于所述第一阻断层104和隔离层105之间的第二阻断层106，所述隔离层105覆盖所述鳍部101的部分侧壁，所述第一阻断层104和第二阻断层106构成所述阻断结构150。
所述第二阻断层106是以第一阻断层104为掩膜刻蚀所述隔离材料层102形成的，所述第一阻断层104被保留下来与第二阻断层106共同作为阻断结构150，省去了去除第一阻断层104的步骤，节省了工艺材料和工艺时间；且与单独将第二阻断层作为阻断结构的情况相比，有利于避免在去除第一阻断层的过程中对阻断结构造成损伤，使得形成的阻断结构150对栅极结构的隔离效果更好。
所述第二阻断层106为通过刻蚀隔离材料层102形成，所述第二阻断层106底部与隔离层105为一体结构。所述第二阻断层106底部与隔离材料层102结合紧密。
本实施例中，以所述第一阻断层104为掩膜采用干法刻蚀工艺刻蚀部分厚度的所述隔离材料层102，形成隔离层105和位于所述第一阻断层104和隔离层105之间的第二阻断层106。干法刻蚀工艺为各向异性刻蚀工艺，具有较好的刻蚀剖面控制性，因此在垂直于所述鳍部101延伸方向，所述第二阻断层106的宽度均一好，且所述干法刻蚀工艺有利于精确控制所述隔离材料层102的去除厚度，降低对其他膜结构的损伤。
本实施例中，所述第二阻断层106为通过刻蚀隔离材料层102形成的，因此所述第二阻断层106的材料与隔离材料层102的材料相同，也就是说所述第二阻断层106的材料为氧化硅。
需要说明的是，所述第一阻断层104的材料为氮化硅，所述隔离材料层102的材料为氧化硅，因此在采用干法刻蚀工艺形成第二阻断层106的过程中，所述第一阻断层104的被刻蚀速率小，有利于提高第二阻断层106的形貌质量。
本实施例中，垂直于所述鳍部101延伸方向上，所述第一阻断层104的宽度为10纳米至100纳米，相应的，所述阻断结构150的宽度为10纳米至100纳米。
需要说明的是，在其他实施例中，也可以不形成所述第一阻挡层，即所述阻断结构和隔离层为一体结构。具体地，形成所述隔离层和阻断结构的步骤包括：在所述鳍部露出的所述衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部顶面；图形化所述隔离材料层，形成隔离层和位于所述隔离层上的所述阻断结构，所述隔离层覆盖所述鳍部的部分侧壁。
参考图9至图16，形成横跨多个所述鳍部101的栅极结构107(如图15所示)，所述栅极结构107覆盖所述鳍部101的部分侧壁和部分顶壁，且所述栅极结构107覆盖所述阻断结构150的侧壁，且所述栅极结构107露出所述阻断结构150顶面。
所述栅极结构107在半导体结构工作时，用于控制沟道的开启与断开。
阻断结构150在栅极结构107之前形成，所述第二阻断层106底面与隔离层105接触，所述栅极结构107覆盖所述阻断结构150的侧壁，且所述栅极结构107露出所述第一阻断层104顶面，与在栅极结构中形成阻断结构的情况相比，避免了栅极结构底部刻蚀不干净、有残留的情况，进而避免了阻断结构不能很好的将第一区域I和第二区域II的栅极结构进行电隔离。
本实施例中，所述栅极结构107为金属栅极结构。
形成所述栅极结构107的步骤包括：
如图9和图10所示，图9为垂直于鳍部101延伸方向的剖视图，图10为图中9沿AA方向的剖视图，在形成所述阻断结构150后，形成所述金属栅极结构前，形成横跨多个所述鳍部101的伪栅结构108，所述伪栅结构108覆盖所述鳍部101的部分侧壁和部分顶壁，且所述伪栅结构108覆盖所述阻断结构150。
所述伪栅结构108为后续形成的栅极结构107占据空间位置。
伪栅结构108包括伪栅氧化层(图中未示出)和位于伪栅氧化层上的伪栅层(图中未示出)。本实施例中，伪栅结构108为叠层结构。其他实施例中，伪栅结构还可以为单层结构，即伪栅结构仅包括伪栅层。
本实施例中，伪栅氧化层的材料为氧化硅。其他实施例中，伪栅氧化层的材料还可以为氮氧化硅。本实施例中，伪栅层的材料为多晶硅。其他实施例中，非晶碳。
具体地，形成伪栅结构108的步骤包括：形成保形覆盖第一阻断层104、第二阻断层106、所述隔离层105以及鳍部101的伪栅氧化材料层(图中未示出)；形成伪栅氧化材料层后，在伪栅氧化材料层上形成横跨鳍部101的伪栅材料层；在伪栅材料层上形成栅极掩膜层109；以栅极掩膜层109为掩膜依次刻蚀伪栅材料层和伪栅氧化材料层，形成所述伪栅结构108。
需要说明的是，形成伪栅结构108后，保留位于伪栅结构108顶部的栅极掩膜层109。栅极掩膜层109的材料为氮化硅，栅极掩膜层109用于在后续工艺过程中对伪栅结构108顶部起到保护作用。
具体的，所述栅极掩膜层109的材料包括：氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述栅极掩膜层109的材料为氮化硅。
如图11和图12所示，图11为垂直于鳍部101延伸方向的剖视图，图12为图中11沿BB方向的剖视图，在所述伪栅结构108露出的所述基底上形成层间介质层110，所述层间介质层110露出所述伪栅结构108顶部。
在后续过程中，去除所述伪栅结构108，形成金属栅极结构，所述层间介质层110用于电隔离各个所述金属栅极结构。
本实施例中，所述层间介质层110的材料为介电材料。
具体的，层间介质层110的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，层间介质层110的材料为氧化硅。
形成层间介质层110的步骤包括：在所述伪栅结构108露出的所述鳍部101和所述衬底100上形成层间介质材料层，且所述层间介质材料层覆盖所述栅极掩膜层109；对所述层间介质材料层进行平坦化处理，直至露出所述栅极掩膜层109；去除所述栅极掩膜层109；去除所述栅极掩膜层109后，去除高于所述伪栅结构108的层间介质材料层，剩余的层间介质材料层作为层间介质层110。
本实施例中，采用流动性化学气相沉积形成所述层间介质材料层。流动性化学气相沉积的优点在此不再赘述。
本实施例中，采用湿法刻蚀工艺去除所述栅极掩膜层109。具体的，湿法刻蚀溶液为磷酸溶液。
本实施例中，采用湿法刻蚀工艺去除高于所述伪栅结构108的层间介质材料层110。湿法刻蚀工艺能够使得刻蚀形成的层间介质层110表面的水平性较好，且湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
如图13和图14，图13为垂直于鳍部101延伸方向的剖视图，图14为图13中沿CC方向的剖视图。去除所述伪栅结构108，在所述层间介质层110内形成露出所述阻断结构150的开口111。
所述开口111为后续形成金属栅极材料结构提供空间。
本实施例中，采用湿法刻蚀工艺去除所述伪栅结构108。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。
具体的，湿法刻蚀的溶液为四甲基氢氧化铵溶液。
如图15和图16所示，图15为垂直于鳍部101延伸方向的剖视图，图16为图15中沿DD方向的剖视图。形成所述栅极结构107的步骤包括：在所述开口111(如图14所示)中形成金属栅极材料结构(图中未示出)；对所述金属栅极材料结构进行平坦化处理，直至露出所述第一阻断层104，剩余的所述金属栅极材料结构，作为金属栅极结构。
所述第二阻断层106为通过刻蚀隔离材料层102形成，因此在垂直于所述鳍部101延伸方向，所述第二阻断层106的宽度均一好，且所述第二阻断层106底部与隔离层105为一体结构，因此所述第一阻断层104和第二阻断层106能够很好的将金属栅极结构进行电隔离。
本实施例中，采用机械化学平坦化工艺(Chemical Mechanical Planarization，CMP)对所述金属栅极材料结构进行平坦化处理，形成金属栅极结构。机械化学平坦化工艺可精确并均匀地把位于晶圆上的膜层研磨为需要的厚度和平坦度。
栅极结构107包括栅介质层(图中未示出)和位于栅介质层上的栅极层(图中未示出)。
栅介质层的材料为高k介质层，高k介质层的材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，栅介质层的材料为HfO2。其他实施例中，栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
栅极层作为电极，用于实现与外部电路的电连接。
在本实施例中，栅极层的材料为镁钨合金。其他实施例中，栅极层的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。
需要说明的是，在其他实施例中，所述栅极结构还可以为多晶硅栅极结构。
具体地，多晶硅栅极结构包括：栅氧化材料层和位于所述栅氧化材料层上的栅极材料层。
所述栅氧化层的材料为氧化硅。其他实施例中，栅氧化层的材料还可以为氮氧化硅。
所述栅极层的材料为多晶硅。其他实施例中，栅极层的材料还可以为非晶碳。
形成所述多晶硅栅极结构的步骤包括：在所述隔离层上形成覆盖所述鳍部的多晶硅栅极材料结构，所述多晶硅栅极材料结构还覆盖所述阻断结构；对所述多晶硅栅极材料结构进行图形化处理；进行所述图形化处理后，在所述多晶硅栅极材料结构露出的所述基底上形成层间介质层；形成层间介质层后，对所述多晶硅栅极材料结构进行平坦化处理，直至露出所述阻断结构顶面，形成多晶硅栅极结构。
相应的，本发明实施例还提供一种半导体结构。参考图15，示出了本发明半导体结构一实施例的结构示意图。
半导体结构包括：衬底100；所述衬底100包括第一区域I和第二区域II，且所述第一区域I中的栅极结构107和所述第二区域II中的栅极结构107相互隔离；鳍部101，分立于所述衬底100上；隔离层105，位于所述鳍部101露出的所述衬底100上，且所述隔离层105覆盖所述鳍部101的部分侧壁；阻断结构150，位于所述第一区域I和第二区域II交界处的所述隔离层105上，所述阻断结构150包括第一阻断层104以及位于所述隔离层105和第一阻断层104之间的第二阻断层106，且所述第二阻断层106的侧壁和第一阻断层104的侧壁齐平，且所述第二阻断层106和所述隔离层105为一体结构；栅极结构107，横跨多个所述鳍部101，所述栅极结构107覆盖所述鳍部101的部分侧壁和部分顶壁，所述栅极结构107覆盖所述阻断结构150的侧壁，且露出所述第一阻断层104的顶面。
阻断结构150包括第一阻断层104和第二阻断层106，所述第二阻断层106与隔离层105为一体结构，所述栅极结构107覆盖于所述第一阻断层104和第二阻断层106上，且露出所述第一阻断层104顶面，因此，所述第一阻断层104和第二阻断层106能够将第一区域I和第二区域II中的栅极结构107隔离开来。所述阻断结构150对栅极结构107的隔离效果好，优化了半导体结构的电学性能。
所述衬底100用于为后续形成半导体结构提供工艺平台。
本实施例中，所述衬底100的材料为硅。在其他实施例中，所述衬底的材料还可以为锗、碳化硅、砷化镓或镓化铟，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。所述衬底100表面还能够形成有界面层，所述界面层的材料为氧化硅、氮化硅或氮氧化硅等。
本实施例中，所述鳍部101的材料与衬底100的材料相同，所述鳍部101的材料为硅。在其他实施例中，鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
另外，所述隔离层105用于将各鳍部101进行电隔离。
本实施例中，所述隔离层105的材料为绝缘材料。
具体的，隔离层105的材料包括氧化硅、氮化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，隔离层105的材料为氧化硅。氧化硅具有较高的工艺兼容性，有利于降低形成隔离层105的工艺难度和工艺成本；另外，氧化硅是工艺常用、成本较低的介电材料，还有用于隔离相邻器件的作用。
需要说明的是，所述第二阻断层106顶面低于所述鳍部101顶面时，所述第二阻断层106顶面至所述鳍部101顶面的距离为负；第二阻断层106顶面高于所述鳍部101顶面时，所述第二阻断层106顶面至所述鳍部101顶面的距离为正；所述第二阻断层106顶面与鳍部101的顶面距离不宜太大也不宜太小。若所述第二阻断层106顶面过高于鳍部101的顶面，在垂直于鳍部101的延伸方向上，所述第一阻断层104和第二阻断层106的宽度易较小，所述第一阻断层104和第二阻断层106不能很好的将栅极结构107进行电隔离。若所述第二阻断层106顶面过低于所述鳍部101的顶面，在垂直于鳍部101的延伸方向上，易导致所述第一阻断层104的宽度过大，所述第一阻断层104和第二阻断层106过多的占据了栅极结构107的空间，在半导体结构工作时，易导致栅极结构107对所述鳍部101中的沟道的控制力变差，导致半导体结构的电学性能不佳。本实施例中，所述第二阻断层106顶面与所述鳍部101顶面的距离为-20纳米至20纳米。
所述第一阻断层104用于将第一区域I和第二区域II的部分厚度的栅极结构107进行电隔离，优化了半导体结构的电学性能。此外，所述第一阻断层104能够用于作为形成所述第二阻挡层106和隔离层105的刻蚀掩膜。
本实施例中，所述第一阻断层104为介电材料。
具体的，所述第一阻断层104的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮硼化硅中的一种或多种。本实施例中，所述第一阻断层104的材料为氮化硅。
需要说明的是，垂直于所述鳍部101延伸方向上，所述第一阻断层104的宽度不宜太大也不宜太小。若宽度太大，易导致所述第二阻断层106覆盖所述鳍部101的部分侧壁，进而易导致所述栅极结构107不能完全覆盖所述隔离层105露出的所述鳍部101，在半导体结构工作时，所述栅极结构107不能很好的控制沟道的开启与断开。因为所述第二阻断层106和第一阻断层104的宽度相同，若第一阻断层104宽度太小，所述第一阻断层104和第二阻断层106不能很好的将栅极结构107进行电隔离，而且所述第一阻断层104和第二阻断层106的形成难度大，不利于优化半导体结构的电学性能。本实施例中，垂直于所述鳍部101延伸方向上，所述第一阻断层104的宽度为10纳米至100纳米。
需要说明的是，所述第一阻断层104的厚度不宜太大也不宜太小。若所述第一阻断层104的厚度太大，易增大所述第一阻断层104的工艺难度，所述第一阻断层104易倒塌，不利于提高第一阻断层104的形成效率。若所述第一阻断层104的厚度太小，易导致隔离层105的厚度过低，所述隔离105不能很好的将各个鳍部101电隔离。本实施例中，在所述第一阻断层104的厚度为10纳米至100纳米。
本实施例中，所述第二阻断层106和所述隔离层105为一体结构，因此所述第二阻断层106的材料与隔离层105的材料相同，也就是说所述第二阻断层106的材料为氧化硅。
所述栅极结构107在半导体结构工作时，用于控制沟道的开启与断开。
本实施例中，所述栅极结构107为金属栅极结构。栅极结构107包括栅介质层(图中未示出)和位于栅介质层上的栅极层(图中未示出)。
栅介质层的材料为高k介质层，高k介质层的材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，栅介质层的材料为HfO2。其他实施例中，栅介质层的材料还可以选自ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
栅极层作为电极，用于实现与外部电路的电连接。
在本实施例中，栅极层的材料为镁钨合金。其他实施例中，栅极层的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。
需要说明的是，在其他实施例中，所述栅极结构还可以为多晶硅栅极结构。
具体地，多晶硅栅极结构包括：栅氧化材料层和位于所述栅氧化材料层上的栅极材料层，栅氧化层的材料可以为氧化硅或氮氧化硅，栅极层的材料可以为多晶硅或非晶碳。
半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明实施例披露如上，但本发明实施例并非限定于此。任何本领域技术人员，在不脱离本发明实施例的精神和范围内，均可作各种更动与修改，因此本发明实施例的保护范围应当以权利要求所限定的范围为准。
Claims (9)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括衬底和多个分立于所述衬底上的鳍部，所述基底包括第一区域和第二区域，且所述第一区域中形成的栅极结构和所述第二区域中形成的栅极结构相互隔离；
形成隔离层以及凸出于所述隔离层的阻断结构，所述隔离层位于所述鳍部露出的所述衬底上，且所述隔离层覆盖所述鳍部的部分侧壁，所述阻断结构位于所述第一区域和第二区域交界处的所述隔离层上，所述阻断结构的延伸方向平行于所述鳍部的延伸方向；
形成所述隔离层和阻断结构的步骤包括：在所述鳍部露出的所述衬底上形成隔离材料层；在所述第一区域和第二区域交界处的所述隔离材料层上形成第一阻断层，所述第一阻断层的延伸方向平行于所述鳍部的延伸方向；以所述第一阻断层为掩膜刻蚀部分厚度的所述隔离材料层，形成隔离层和位于所述第一阻断层和隔离层之间的第二阻断层，所述第一阻断层和第二阻断层构成所述阻断结构；
或者，形成所述隔离层和阻断结构的步骤包括：在所述鳍部露出的所述衬底上形成隔离材料层，所述隔离材料层覆盖所述鳍部顶面；图形化所述隔离材料层，形成隔离层和位于所述隔离层上的所述阻断结构；
形成所述隔离层和阻断结构后，形成横跨多个所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分侧壁和部分顶壁，且所述栅极结构覆盖所述阻断结构的侧壁，且所述栅极结构露出所述阻断结构顶面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，垂直于所述鳍部延伸方向上，所述阻断结构的宽度为10纳米至100纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻断层的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮化硅、碳氮氧化硅、氮化硼和碳氮硼化硅中的一种或多种中的一种或多种。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一阻断层的厚度为10纳米至100纳米。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一阻断层的步骤包括：形成覆盖所述隔离材料层和鳍部的阻断材料层；图形化所述阻断材料层，形成第一阻断层。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述隔离材料层的步骤中，所述隔离材料层顶面与鳍部顶面的距离为-20纳米至20纳米。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，以所述第一阻断层为掩膜，采用干法刻蚀工艺刻蚀部分厚度的所述隔离材料层，形成隔离层和位于所述第一阻断层和隔离层之间的第二阻断层。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为金属栅极结构；
所述半导体结构的形成方法还包括：在形成所述隔离层和阻断结构后，形成所述金属栅极结构前，形成横跨多个所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分侧壁和部分顶壁，且所述伪栅结构覆盖所述阻断结构；在所述伪栅结构露出的基底上形成层间介质层，所述层间介质层露出所述伪栅结构顶面；去除所述伪栅结构，在所述层间介质层内形成露出所述阻断结构的开口；
形成所述栅极结构的步骤包括：在所述开口中形成金属栅极材料结构；对所述金属栅极材料结构进行平坦化处理，直至露出所述阻断结构顶面，形成金属栅极结构。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构为多晶硅栅极结构；
形成所述多晶硅栅极结构的步骤包括：在所述隔离层上形成覆盖所述鳍部的多晶硅栅极材料结构，所述多晶硅栅极材料结构还覆盖所述阻断结构；
对所述多晶硅栅极材料结构进行图形化处理；
进行所述图形化处理后，在所述多晶硅栅极材料结构露出的所述基底上形成层间介质层；
形成层间介质层后，对所述多晶硅栅极材料结构进行平坦化处理，直至露出所述阻断结构顶面，剩余的所述多晶硅栅极材料结构作为多晶硅栅极结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910236557.8A CN111755498B (zh) | 2019-03-27 | 2019-03-27 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910236557.8A CN111755498B (zh) | 2019-03-27 | 2019-03-27 | 半导体结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111755498A CN111755498A (zh) | 2020-10-09 |
| CN111755498B true CN111755498B (zh) | 2024-03-22 |
Family
ID=72671386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910236557.8A Active CN111755498B (zh) | 2019-03-27 | 2019-03-27 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755498B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115997290A (zh) * | 2021-03-16 | 2023-04-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、以及掩膜版版图 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979198A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105097701A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 静态存储单元的形成方法 |
| CN105810729A (zh) * | 2014-12-29 | 2016-07-27 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN108074869A (zh) * | 2016-11-14 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN108573927A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102217246B1 (ko) * | 2014-11-12 | 2021-02-18 | 삼성전자주식회사 | 집적회로 소자 및 그 제조 방법 |
-
2019
- 2019-03-27 CN CN201910236557.8A patent/CN111755498B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979198A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN105097701A (zh) * | 2014-04-25 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 静态存储单元的形成方法 |
| CN105810729A (zh) * | 2014-12-29 | 2016-07-27 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| CN108074869A (zh) * | 2016-11-14 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
| CN108573927A (zh) * | 2017-03-07 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111755498A (zh) | 2020-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12020986B2 (en) | Semiconductor structure and method of manufacturing the same | |
| CN111106009B (zh) | 半导体结构及其形成方法 | |
| CN110718465B (zh) | 半导体结构及其形成方法 | |
| CN112151376A (zh) | 半导体结构及其形成方法 | |
| CN111755498B (zh) | 半导体结构及其形成方法 | |
| CN111863609B (zh) | 半导体结构及其形成方法 | |
| CN111383994B (zh) | 半导体结构及其形成方法 | |
| CN112670179B (zh) | 半导体结构及其形成方法 | |
| CN111490092B (zh) | 半导体结构及其形成方法 | |
| CN113314605B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113053739B (zh) | 半导体结构及其形成方法 | |
| CN111261517B (zh) | 半导体结构及其形成方法 | |
| CN112017961B (zh) | 半导体结构及其形成方法 | |
| CN111048417B (zh) | 半导体结构及其形成方法 | |
| CN112397450A (zh) | 半导体结构的形成方法 | |
| CN113838806B (zh) | 半导体结构及其形成方法 | |
| CN113394098B (zh) | 半导体结构及其形成方法 | |
| CN112786452B (zh) | 半导体结构及其形成方法 | |
| CN110690286B (zh) | 半导体结构及其形成方法 | |
| CN107492501B (zh) | 鳍式场效应管的形成方法 | |
| CN113972173A (zh) | 半导体结构及其形成方法 | |
| CN117810226A (zh) | 半导体结构及其形成方法 | |
| CN115810582A (zh) | 半导体结构及其形成方法 | |
| CN117790421A (zh) | 半导体结构的形成方法 | |
| CN113972171A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |