CN113838806B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113838806B
CN113838806B CN202010584731.0A CN202010584731A CN113838806B CN 113838806 B CN113838806 B CN 113838806B CN 202010584731 A CN202010584731 A CN 202010584731A CN 113838806 B CN113838806 B CN 113838806B
Authority
CN
China
Prior art keywords
layer
forming
device region
channel
work function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010584731.0A
Other languages
English (en)
Other versions
CN113838806A (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010584731.0A priority Critical patent/CN113838806B/zh
Publication of CN113838806A publication Critical patent/CN113838806A/zh
Application granted granted Critical
Publication of CN113838806B publication Critical patent/CN113838806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括第一器件区和第二器件区，基底包括衬底、位于衬底上的一个或多个沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层；形成横跨沟道叠层的伪栅材料层；去除伪栅材料层和牺牲层，形成栅极开口；在第一器件区和第二器件区的沟道层的表面形成第一功函数层；形成贯穿第一器件区和第二器件区交界处的沟道层的介电墙；去除第二器件区中的第一功函数层；在第二器件区中的沟道层的表面形成第二功函数层。本发明实施例中，形成栅极开口后，在沟道层的表面形成第一功函数层，第一功函数层的膜层均一性好，能够更好的调节第一晶体管的阈值电压，有利于提高半导体结构的电学性能。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
全栅极纳米线可以在现有的替代栅鳍式场效应晶体管(FinFET)工艺流程中仅添加两个过程模块得到，两个过程模块如下：一是在体硅(bulk Silicon)或者SOI wafer上生长一层硅，这样可避免体硅材料漏电。二是在可更换的金属门回路上选择性的移除锗硅，然后利用HKMG(high-k绝缘层+金属栅极)堆叠环绕硅通道去形成全包围金属栅极晶体管。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，所述基底包括衬底、位于所述衬底上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层；形成横跨所述沟道叠层的伪栅材料层，所述伪栅材料层覆盖所述沟道叠层部分顶壁和部分侧壁，伪栅材料层的延伸方向与沟道叠层的延伸方向垂直；去除所述伪栅材料层和牺牲层，形成栅极开口；在所述第一器件区和第二器件区的所述沟道层的表面形成第一功函数层；形成所述第一功函数层后，形成贯穿所述第一器件区和第二器件区交界处的所述沟道层的介电墙，所述介电墙形成在所述衬底上；形成所述介电墙后，去除所述第二器件区中的所述第一功函数层；去除所述第二器件区中的所述第一功函数层后，在所述第二器件区中的所述沟道层的表面形成第二功函数层；形成所述第二功函数层后，在所述栅极开口中，形成金属栅极层。
相应的，本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区；一个或多个相间隔的沟道层，沿所述衬底表面法线方向，悬置于所述衬底上；第一功函数层，位于所述第一器件区和第二器件区的所述沟道层的表面。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构的形成方法中，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，去除所述伪栅材料层和牺牲层，形成栅极开口，形成栅极开口后，在垂直于所述第一器件区和第二器件区交界处的延伸方向上，所述沟道层不与其他膜层接触，相应的在垂直于所述第一器件区和第二器件区交界处的延伸方向上，所述沟道层不与其他膜层形成拐角(Corner)，形成在第一器件区和第二器件区的所述第一功函数层的膜层均一性好，形成质量较好，在半导体结构工作时，所述第一器件区的所述第一功函数层能够更好的调节第一晶体管的阈值电压，有利于提高半导体结构的电学性能。此外，所述介电墙形成在所述第一器件区和第二器件区交界处，去除所述第二器件区中的所述第一功函数层的步骤包括：形成覆盖所述第一器件区和部分所述介电墙，且露出第二器件区的掩膜层，即使形成所述掩膜层的过程中存在套刻误差，掩膜层仍易完全覆盖所述第一器件区且露出所述第二器件区，所述介电墙增大了所述掩膜层形成的工艺窗口，在去除所述第二器件区中的所述第一功函数层的过程中，所述第一器件区中的所述第一功函数层不易受损伤，第一功函数层对第一晶体管阈值电压的调整较好，第二器件区中的第一功函数层不易存在残留，第二器件区中的第二功函数层对第二晶体管阈值电压的调整较好，有利于提高半导体结构的电学性能。
附图说明
图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；
图5至图19是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
如图1所示，提供基底，基底包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II，基底包括衬底1、位于衬底1上的一个或多个沟道叠层2，沟道叠层2包括牺牲层21和位于牺牲层21上的沟道层22；形成横跨所述沟道叠层2的伪栅材料层3，所述伪栅材料层3覆盖所述沟道叠层2部分顶壁和部分侧壁，伪栅材料层3的延伸方向与沟道叠层2的延伸方向垂直。
如图2所示，形成贯穿所述第一器件区I和第二器件区II交界处的所述伪栅材料层3和沟道叠层2的介电墙4，剩余的所述伪栅材料层3作为伪栅结构7。
如图3所示，形成所述介电墙4后，去除所述伪栅结构7和牺牲层21，形成栅极开口6。
如图4所示，在所述第一器件区I和第二器件区II的所述沟道层22的表面形成第一功函数层5。
形成所述介电墙4后，在垂直于所述第一器件区I和第二器件区II交界处的延伸方向上，所述介电墙4和所述沟道层22构成多个拐角，通常采用原子层沉积工艺形成所述第一功函数层5，所述介电墙4和所述沟道层22构成的拐角处的所述第一功函数层5，厚于所述沟道层22中其他区域的所述第一功函数层5，所述沟道层22表面的所述第一功函数层5的均一性较差，相应的，在半导体结构工作时，介电墙4和沟道层22拐角处的第一功函数层5与沟道层22其余部位的第一功函数层5对阈值电压的调节能力不同，导致半导体结构的电学性能不佳。
为了解决技术问题，本发明实施例所提供的半导体结构的形成方法中，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，去除所述伪栅材料层和牺牲层，形成栅极开口，形成栅极开口后，在垂直于所述第一器件区和第二器件区交界处的延伸方向上，所述沟道层不与其他膜层接触，相应的在垂直于所述第一器件区和第二器件区交界处的延伸方向上，所述沟道层不与其他膜层形成拐角(Corner)，形成在第一器件区和第二器件区的所述第一功函数层的膜层均一性好，形成质量较好，在半导体结构工作时，所述第一器件区的所述第一功函数层能够更好的调节第一晶体管的阈值电压，有利于提高半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图5至图19是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图5和图6，提供基底，基底包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II，基底包括衬底100(如图6所示)、位于衬底100上的一个或多个沟道叠层102(如图6所示)，沟道叠层102包括牺牲层1021(如图6所示)和位于牺牲层1021上的沟道层1022(如图6所示)。
本实施例中，第一型晶体管和第二型晶体管的导电类型不同。具体的，第一型晶体管为PMOS(Positive Channel Metal Oxide Semiconductor)，第二型晶体管为NMOS(Negative channel Metal Oxide Semiconductor)。
衬底100用于为后续形成栅极结构提供工艺平台。
本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
沟道叠层102用于为后续沟道层1022悬空设置提供工艺基础。牺牲层1021用于支撑沟道层1022，为后续沟道层1022的间隔悬空设置提供工艺条件，也用于为后续形成的金属栅极结构占据空间位置。
本实施例中，沟道层1022的被刻蚀难度大于牺牲层1021的被刻蚀难度，后续在去除牺牲层1021时，沟道层1022不易受损伤。
本实施例中，沟道层1022的材料为硅；牺牲层1021的材料为锗化硅。其他实施例中，沟道层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，牺牲层的材料相应还可以为硅。
提供基底的步骤中，在衬底100和沟道叠层102之间形成有鳍部101。
本实施例中，鳍部101的材料与衬底100的材料相同。其他实施例中，鳍部的材料还可以和衬底的材料不相同。
提供基底的步骤包括：提供初始衬底200(如图5所示)、位于初始衬底200上一个或多个初始沟道叠层103(如图5所示)，初始沟道叠层103包括牺牲材料层1031以及位于牺牲材料层1031上的沟道材料层1032；在初始沟道叠层103上形成沟道掩膜层104；以沟道掩膜层104为掩膜刻蚀一个或多个初始沟道叠层103，形成沟道叠层102；以沟道掩膜层104为掩膜刻蚀部分厚度的初始衬底200，形成衬底100和位于衬底100上的鳍部101。
沟道掩膜层104的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
半导体结构的形成方法还包括：在鳍部101露出的衬底100上形成隔离层106，隔离层106的顶面低于或齐平于鳍部101的顶面。隔离层106用于电隔离相邻鳍部101。
本实施例中，隔离层106的材料为绝缘材料。具体地，本实施例中，隔离层106的材料为氧化硅。
需要说明的是，隔离层106的顶面低于或齐平于鳍部101的顶面。后续在隔离层106上形成覆盖沟道叠层102顶壁和侧壁的伪栅材料层；去除伪栅材料层和牺牲层1021，。去除伪栅材料层和牺牲层1021为后续形成金属栅极结构做准备。隔离层106的顶面低于或齐平于鳍部101的顶面，便于去除牺牲层1021。
半导体结构的形成方法还包括：形成隔离层106后，去除沟道掩膜层104。
参考图7至图9，形成横跨沟道叠层102的伪栅材料层105，伪栅材料层105覆盖沟道叠层102部分顶壁和部分侧壁，伪栅材料层105的延伸方向与沟道叠层102的延伸方向垂直。
伪栅材料层105为后续形成栅极牺牲层做准备。
本实施例中，伪栅材料层105包括伪栅氧化材料层1051以及位于伪栅氧化材料层1051上的伪栅极材料层1052。
本实施例中，伪栅氧化材料层1051的材料为氧化硅。其他实施例中，伪栅氧化材料层的材料还可以为氮氧化硅。
本实施例中，伪栅极材料层1052的材料为多晶硅。其他实施例中，伪栅极材料层的材料还可以为非晶碳。
伪栅材料层105的形成步骤包括：形成保形覆盖鳍部101和沟道叠层102的伪栅氧化材料膜(图中未示出)；在伪栅氧化材料膜上形成伪栅极材料膜(图中未示出)；在伪栅极材料膜上形成栅极掩膜层107；以栅极掩膜层107为掩膜刻蚀伪栅极材料膜和伪栅氧化材料膜，剩余的伪栅极材料膜作为伪栅极材料层1052，剩余的伪栅氧化材料膜作为伪栅氧化材料层1051。
栅极掩膜层107的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
需要说明的是，以伪栅材料层105在衬底100表面投影的延伸方向为横向，沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1不宜过大也不宜过小。后续去除伪栅材料层105和牺牲层1021，形成栅极开口，在所述栅极开口中形成金属栅极结构。若沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1过大，相应的沟道层1022侧壁上的金属栅极结构的横向尺寸D1过大，不利于提高半导体结构的集成度，此外，在半导体结构工作时，对沟道的控制能力没有显著改善。若沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1过小，后续形成金属栅极结构后，沟道层1022侧壁上的金属栅极结构的横向尺寸D1过小，在半导体结构工作时，金属栅极结构对沟道的控制能力较差。本实施例中，沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1为3纳米至8纳米。
半导体结构的形成方法还包括：形成伪栅材料层105后，在第一器件区I中，在伪栅材料层105两侧的沟道叠层102中形成第一源漏掺杂层(图中未示出)；在第二器件区II中，在伪栅材料层105两侧的沟道叠层102中形成第二源漏掺杂层(图中未示出)。
本实施例中，第一器件区I用于形成PMOS。在半导体结构工作时，第一源漏掺杂层为沟道施加压缩应力(compression stress)，压缩沟道可以改进空穴的迁移率。具体的，第一源漏掺杂层的材料为掺杂P型离子的锗化硅或硅。具体的，P型离子包括B、Ga和In中的一种或多种。
第二器件区II用于作为NMOS。在半导体结构工作时，第二源漏掺杂层为栅极结构下方的沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。具体的，第二源漏掺杂层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，N型离子包括P、As和Sb中的一种或多种。
其他实施例中，第一器件区I可以用于形成NMOS，第二器件区II可以用于形成PMOS。
如图8和图9所示，半导体结构的形成方法还包括：形成伪栅材料层105后，形成介电墙109前，形成覆盖伪栅材料层105侧壁且露出所述伪栅材料层105顶面的层间介质层111。层间介质层111用于电隔离相邻器件。
本实施例中，层间介质层111的材料为绝缘材料。具体地，本实施例中，层间介质层111的材料为氧化硅。
层间介质层111的形成步骤包括：形成覆盖栅极掩膜层107的层间介质材料膜112(如图8所示)，采用平坦化工艺去除高于伪栅材料层105的层间介质材料膜112，剩余的层间介质材料膜112作为层间介质层111。
本实施例中，采用流动性化学气相沉积工艺形成层间介质材料膜112。流动性化学气相沉积工艺具有良好的填充能力，适用于填充高深宽比的开口，有利于降低层间介质材料膜112内形成空洞等缺陷的概率，相应有利于提高层间介质材料膜112的成膜质量。
半导体结构的形成方法还包括：在形成伪栅材料层105后，形成层间介质材料膜112前，在伪栅材料层105的侧壁上形成栅极侧墙层114(如图8所示)。
后续去除伪栅材料层105和牺牲层1021形成栅极开口的过程中，栅极侧墙层114用于保护层间介质层111不易受损伤，能够限定栅极开口的空间位置，相应的限定了后续形成的金属栅极结构的形成位置。
后续去除伪栅材料层105的过程中，伪栅材料层105和栅极侧墙层114具有较大刻蚀选择比，栅极侧墙层114不易受损伤；后续去除牺牲层1021的步骤中，牺牲层1021和栅极侧墙层114具有较大的刻蚀选择比，栅极侧墙层114不易受损伤。所述栅极侧墙层114不易受损伤能够限定栅极开口的空间位置，相应的限定了后续形成的金属栅极结构的形成位置。
本实施例中，栅极侧墙层114的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
参考图10和图11，去除所述伪栅材料层115和牺牲层1021，形成栅极开口113。栅极开口113为后续形成第一功函数层和第二功函数层提供工艺空间。
形成栅极开口113的步骤中，栅极开口113由层间介质层111、沟道层1022以及衬底100围成。本实施例中，提供基底的步骤中，在所述衬底100和所述沟道叠层102之间形成鳍部101。相应的，栅极开口113由栅极侧墙层114、沟道层1022、隔离层106以及鳍部101围成。
具体的，去除伪栅材料层105和牺牲层1021的步骤包括：
如图10所示，去除伪栅材料层105。
本实施例中，采用湿法刻蚀工艺去除伪栅材料层105。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。伪栅材料层105的材料包括多晶硅和氧化硅，相应的湿法刻蚀工艺所采用的刻蚀溶液包括氟化氢溶液和四甲基氢氧化铵(TMAH)溶液。
如图11所示，去除伪栅材料层105后，去除牺牲层1021。
本实施例中，采用湿法刻蚀工艺去除牺牲层1021。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，操作简单，工艺成本低。牺牲层1021的材料为SiGe，相应的湿法刻蚀工艺所采用的刻蚀溶液相应为氯化氢溶液。
参考图12，在所述第一器件区I和第二器件区II的所述沟道层1022的表面形成第一功函数层115。
所述基底包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II，去除所述伪栅材料层105和牺牲层1021，形成栅极开口113，形成栅极开口113后，在垂直于所述第一器件区I和第二器件区II交界处的延伸方向上，所述沟道层1022不与其他膜层接触，相应的在垂直于所述第一器件区I和第二器件区II交界处的延伸方向上，所述沟道层1022不与其他膜层形成拐角(Corner)，形成在第一器件区I和第二器件区II的所述第一功函数层115的膜层均一性好，形成质量较好，去除所述第二器件区II的所述第一功函数层115后，在半导体结构工作时，所述第一器件区I的所述第一功函数层115能够更好的调节第一晶体管的阈值电压，有利于提高半导体结构的电学性能。
在半导体结构工作时，第一功函数层115用于调节第一器件区I中形成的第一型晶体管的阈值电压。
本实施例中，第一型晶体管为PMOS，相应的第一功函数层115的材料包括氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)形成第一功函数层115。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一功函数层115的厚度均一性，使第一功函数层115的厚度能够保形覆盖在第一器件区I和第二器件区II中的沟道层1022的表面，在半导体结构工作时，所述第一器件区I的所述第一功函数层115能够更好的调节第一晶体管的阈值电压，有利于提高半导体结构的电学性能。在其他实施例中，还可以采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)形成第一功函数层。
需要说明的是，形成第一功函数层115的步骤中，第一功函数层115还形成在栅极侧墙层114的侧壁上、鳍部101的表面以及部分隔离层106的表面。
半导体结构的形成方法还包括：形成栅极开口113后，形成第一功函数层115前，在栅极开口113中保形覆盖栅介质层119。
栅介质层119用于电隔离后续形成的金属栅极结构与沟道层1022。需要说明的是，栅介质层119的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，栅介质层119的材料为HfO2。其他实施例中，栅介质层的材料为ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
参考图13至图16，形成所述第一功函数层115后，形成贯穿所述第一器件区I和第二器件区II交界处的沟道层1022的介电墙109。
所述介电墙109形成在所述第一器件区I和第二器件区II交界处，去除所述第二器件区II中的所述第一功函数层115的步骤包括：形成覆盖所述第一器件区I和部分所述介电墙109，且露出第二器件区II的掩膜层，即使形成所述掩膜层的过程中存在套刻误差，掩膜层仍易完全覆盖所述第一器件区I且露出所述第二器件区II，所述介电墙109增大了所述掩膜层形成的工艺窗口，在以掩膜层和介电墙109为掩膜去除所述第二器件区II中的所述第一功函数层115的过程中，所述第一器件区I中的所述第一功函数层115不易受损伤，第一功函数层115对第一晶体管阈值电压的调整较好，第二器件区II中的第一功函数层115不易存在残留，后续第二器件区II中的第二功函数层对第二晶体管阈值电压的调整较好，有利于提高半导体结构的电学性能。
本实施例中，以平行于衬底100平面且垂直于介电墙109的延伸方向为横向，介电墙109形成在第一器件区I和第二器件区II交界处的衬底100上，使得第一型晶体管和第二型晶体管之间不需要预留过多的横向尺寸，来避免后续因第一功函数层和第二功函数层套刻误差而导致半导体结构电学参数失配变差的问题，能够提高衬底100平面的利用率，使得半导体结构的集成度较高，有利于降低半导体结构的能耗。
本实施例中，介电墙109的材料为低K介质材料。(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)，低K介质材料的绝缘性能优越，使得后续形成金属栅极结构后，第一型晶体管中的金属栅极结构与第二型晶体管中的金属栅极结构之间的电容耦合效应较弱，有利于提升半导体结构的电学性能。
本实施例中，介电墙109的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN和掺杂氧的SiN中的一种或多种。
形成介电墙109的步骤包括：在所述栅极开口113中形成栅极牺牲层108；刻蚀所述第一器件区I和第二器件区II交界处的所述栅极牺牲层108和沟道层1022，形成贯穿所述栅极牺牲层108和沟道层1022，且露出所述衬底100顶部的开口110(如图14所示)；在所述开口110以及所述栅极牺牲层108上形成介电材料层(图中未示出)；去除高于所述栅极牺牲层108顶面的所述介电材料层，剩余的位于所述开口110中的所述介电材料层作为所述介电墙109。
所述栅极牺牲层108为易于去除的材料，后续去除所述栅极牺牲层108的过程中，所述栅极牺牲层108与第一功函数层115具有较大的刻蚀选择比，所述第一功函数层115不易受损伤。
具体的，所述栅极牺牲层108的材料包括无定形硅和无定形碳中的一种或两种。本实施例中，所述栅极牺牲层108的材料包括无定形硅。
本实施例中，采用低压化学气相沉积工艺(Low Pressure Chemical VaporDeposition，LPCVD)形成所述栅极牺牲层108。低压化学气相沉积工艺能够减少不必要的气相反应，提高薄膜厚度的均一性，栅极牺牲层108中的孔洞较小，能够获得使得所述栅极牺牲层108的薄膜纯度较高。
本实施例中，采用流动性化学气相沉积(Flowable Chemical Vapor Deposition，FCVD)工艺形成介电材料层。流动性化学气相沉积工艺具有良好的填充能力，适用于填充高深宽比的开口，有利于降低介电材料层内形成空洞等缺陷的概率，相应有利于提高介电墙109的成膜质量。
本实施例中，采用化学机械研磨工艺(chemical mechanical planarization，CMP)去除高于栅极牺牲层108顶面的介电材料层。具体的，平坦化工艺为化学机械研磨工艺为半导体制造过程中应用最广泛的一种表面平坦化技术。其他实施例中，还可以采用干法刻蚀工艺去除高于栅极牺牲层顶面的介电材料层。
以栅极牺牲层108在衬底100表面投影的延伸方向为横向，沟道层1022侧壁上的栅极牺牲层108的横向尺寸D2，所述横向尺寸D2小于横向尺寸D1。
本实施例中，采用各向异性的干法刻蚀工艺刻蚀第一器件区I和第二器件区II交界处的栅极牺牲层108和沟道叠层102，形成贯穿栅极牺牲层108和沟道叠层102的开口110。各向异性干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使开口110的形貌满足工艺需求。在各向异性干法刻蚀工艺过程中，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀栅极牺牲层108和沟道叠层102，简化了工艺步骤。
需要说明的是，形成介电墙109的步骤中，以平行于衬底100平面且垂直于介电墙109侧壁的延伸方向为横向，介电墙109的横向尺寸不宜过大也不宜过小。若介电墙109的横向尺寸过大，介电墙109占据的半导体结构的衬底100面积过大，不利于提高半导体结构的集成度，相应的在半导体结构工作时，半导体结构的能耗不易降低。后续去除栅极牺牲层108和牺牲层1022，在第一器件区I和第二器件区II中的沟道层1021的表面形成第一功函数层115；去除第二器件区II中的第一功函数层115。若介电墙109的横向尺寸过小，去除第二器件区II中的第一功函数层115的过程中，形成的掩膜层即使存在微小的套刻误差，易误去除第一器件区I中的第一功函数层115，或者使得第二器件区II中的第一功函数层115存在残留，导致后续形成的第一晶体管或第二晶体管的阈值电压不满足工艺需求；且若介电墙109的横向尺寸过小，后续形成的第一型晶体管和第二型晶体管之间易存在漏电流，不利于提高半导体结构的电学性能。本实施例中，介电墙109的横向尺寸为5纳米至20纳米。
需要说明的是，形成开口110的步骤中，以所述鳍部101的顶部为刻蚀停止位置；相应的，形成介电墙109的步骤中，介电墙109与所述鳍部101的顶部接触。
需要说明的是，所述介电墙109在第一源漏掺杂层和第二源漏掺杂层后形成，介电墙109贯穿第一器件区I和第二器件区II交界处的栅极牺牲层108和沟道层1022，且与鳍部101的顶部接触，相应的介电墙109能够使得第一源漏掺杂层和第二源漏掺杂层不易桥接，有利于提高半导体结构的电学性能。
如图16所示，所述半导体结构的形成方法还包括：形成所述介电墙109后，去除所述栅极牺牲层108。
本实施例中，采用湿法刻蚀工艺去除所述栅极牺牲层108。
具体的，所述栅极牺牲层108的材料无定形硅，相应的，采用四甲基氢氧化铵(TMAH)去除所述栅极牺牲层108。
参考图17，形成所述介电墙109后，去除所述第二器件区II中的所述第一功函数层115。
去除第二器件区II中的第一功函数层115，为后续在第二器件区II中形成第二功函数层做准备。
去除第二器件区II中的第一功函数层115的步骤包括：形成覆盖第一器件区I和部分介电墙109，且露出第二器件区II的掩膜层(图中未示出)；以掩膜层和介电墙109为掩膜，去除第二器件区II中的第一功函数层115。
掩膜层覆盖部分介电墙109，即使形成掩膜层的过程中存在套刻误差，掩膜层仍易完全覆盖第一器件区I且露出第二器件区II，介电墙109增大了掩膜层形成的工艺窗口，在去除第二器件区II中的第一功函数层115的过程中，第一器件区I中的第一功函数层115不易受损伤，使得第一型晶体管的形成质量较好，且能够干净的去除第二器件区II中的第一功函数层115，有利于提高半导体结构的电学性能。
掩膜层的被刻蚀难度大于所述第一功函数层115的被刻蚀难度，在去除第二器件区II中的第一功函数层115的过程中，掩膜层用于降低第一器件区I中第一功函数层115被刻蚀的概率。
本实施例中，掩膜层的材料为有机材料，例如：BARC(bottom anti-reflectivecoating，底部抗反射涂层)材料、ODL(organic dielectric layer，有机介电层)材料、光刻胶、DARC(dielectric anti-reflective coating，介电抗反射涂层)材料、DUO(Deep UVLight Absorbing Oxide，深紫外光吸收氧化层)材料或APF(Advanced Patterning Film，先进图膜)材料。其他实施例中，掩膜层还可以为其他能够起到掩膜作用且易于去除的材料，使得在后续去除掩膜层时减少对第一功函数层的损伤。
具体的，形成掩膜层的步骤包括：形成填充栅极开口113(如图16所示)的掩膜材料层(图中未示出)；图形化掩膜材料层，去除第二器件区II中的掩膜材料层，剩余的掩膜材料层作为掩膜层。
本实施例中，采用旋涂工艺形成掩膜材料层。
需要说明的是，形成掩膜层的步骤中，掩膜层覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸比重不宜过大也不宜过小。若掩膜层覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸比重过大，形成掩膜层的过程中，即使存在微小的套刻误差，掩膜层易覆盖第二器件区II中部分第一功函数层115，导致去除第二器件区II中的第一功函数层115的过程中，第二器件区II中的第一功函数层115易存在残留，后续在第二器件区II中形成第二功函数层，第二功函数层易形成在残留的第一功函数层115上，在半导体结构工作时，第二功函数层不能很好的调节第二型晶体管的阈值电压，导致后续形成在第二器件区II中的第二型晶体管的电学性能不佳。若掩膜层覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸比重过小，形成掩膜层的过程中，即使存在微小的套刻误差，掩膜层易露出第一器件区I中部分第一功函数层115，导致去除第二器件区II中的第一功函数层115的过程中，第一器件区I中的第一功函数层115易受到损伤，后续在第二器件区II中形成第二功函数层的步骤中，第二功函数层易形成在掩膜层露出的第一器件区I中，在半导体结构工作时，第一型晶体管的阈值电压易受到第二功函数层的影响，导致后续形成在第一器件区I中的第一型晶体管的电学性能不佳。本实施例中，掩膜层覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸的三分之一至三分之二。
所述半导体结构的形成方法还包括：去除所述第二器件区II中的所述第一功函数层115后，去除所述掩膜层。本实施例中，所述掩膜层为有机材料，在去除所述第二器件区II中的所述第一功函数层115后，去除所述掩膜层使得掩膜层不易污染机台。
本实施例中，掩膜层的材料为有机材料，采用灰化工艺去除掩膜层。
参考图18，去除所述第二器件区II中的所述第一功函数层115后，在所述第二器件区II中的所述沟道层1022的表面形成第二功函数层117。
半导体结构工作时，第二功函数层117用于调节第二型晶体管的阈值电压。
本实施例中，半导体结构为NMOS。具体的，第二功函数层117的材料包括铝化钛、碳化钽、铝或者碳化钛中的一种或多种。
本实施例中，采用原子层沉积工艺形成第二功函数层117。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第二功函数层117的厚度均一性，使第二功函数层117的厚度能够保形覆盖在第二器件区II中的沟道层1022的表面，在半导体结构工作时，所述第二器件区II的所述第二功函数层117能够更好的调节第二晶体管的阈值电压，有利于提高半导体结构的电学性能。在其他实施例中，还可以采用化学气相沉积工艺(ChemicalVapor Deposition，CVD)形成第二功函数层。
需要说明的是，形成第二功函数层117的步骤中，第二功函数层117还形成在栅极侧墙层114的侧壁上、鳍部101的表面以及部分隔离层106的表面。
需要说明的是，在所述第二器件区II中的所述沟道层1022的表面形成第二功函数层117的步骤中，还在所述第一器件区I的所述第一功函数层115上形成第二功函数层117。所述第一器件区I中，第二功函数层117距离所述沟道层1022的距离较远，不易调节第一晶体管的阈值电压。
参考图19，形成所述第二功函数层117后，在所述栅极开口113中，形成金属栅极层118。金属栅极层118与第一功函数层115构成第一型晶体管的金属栅极结构，金属栅极层118与第二功函数层117构成第二型晶体管的金属栅极结构。在半导体结构工作时，金属栅极结构用于控制沟道的开启与断开。
本实施例中，金属栅极层118的材料包括镁钨合金。其他实施例中，金属栅极层的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。
本实施例中，采用原子层沉积工艺形成金属栅极层118。其他实施例中，还可以采用电化学电镀工艺形成金属栅极层。
相应的，本发明实施例还提供一种半导体结构。参考图13，示出了本发明半导体结构一实施例的结构示意图。
所述半导体结构包括：衬底100，所述衬底100包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II；一个或多个相间隔的沟道层1022，沿所述衬底100表面法线方向，悬置于所述衬底100上；第一功函数层115，位于所述第一器件区I和第二器件区II的所述沟道层1022的表面。
本发明实施例所提供的半导体结构中，所述衬底100包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II，第一功函数层115形成在所述第一器件区I和第二器件区II的所述沟道层1022的表面，在垂直于所述第一器件区和第二器件区交界处的延伸方向上，所述沟道层不与其他膜层接触，相应的在垂直于所述第一器件区和第二器件区交界处的延伸方向上，所述沟道层不与其他膜层形成拐角(Corner)，形成在第一器件区I和第二器件区II的所述第一功函数层115的膜层均一性好，形成质量较好，在半导体结构工作时，所述第一器件区I的所述第一功函数层115能够更好的调节第一晶体管的阈值电压，有利于提高半导体结构的电学性能。
本实施例中，第一型晶体管和第二型晶体管的导电类型不同。本实施例中，第一型晶体管为PMOS，第二型晶体管为NMOS。
本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
半导体结构还包括：鳍部101，位于衬底100和沟道层1022之间，且鳍部101与衬底100接触。
需要说明的是，一个或多个相间隔的所述沟道层1022，悬置于鳍部101上。
在半导体结构工作时，沟道层1022用作沟道区。本实施例中，沟道层1022的材料为硅。其他实施例中，沟道层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
半导体结构还包括：分立的第一源漏掺杂层(图中未示出)，位于第一器件区I的鳍部101上，且在介电墙109的延伸方向上，第一源漏掺杂层位于沟道层1022的两侧。分立的第二源漏掺杂层，位于第二器件区II的鳍部101上，且在介电墙109的延伸方向上，第二源漏掺杂层位于沟道层1022的两侧。
本实施例中，第一器件区I用于形成PMOS。在半导体结构工作时，第一源漏掺杂层为沟道施加压缩应力(compression stress)，压缩沟道可以改进空穴的迁移率。具体的，第一源漏掺杂层的材料为掺杂P型离子的锗化硅或硅。具体的，P型离子包括B、Ga和In中的一种或多种。
第二器件区II用于作为NMOS。在半导体结构工作时，第二源漏掺杂层为沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。具体的，第二源漏掺杂层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，N型离子包括P、As和Sb中的一种或多种。
半导体结构还包括：隔离层106，位于鳍部101露出的衬底100上。隔离层106用于电隔离相邻鳍部101。
本实施例中，隔离层106的材料为绝缘材料。具体地，本实施例中，隔离层106的材料为氧化硅。
需要说明的是，隔离层106的顶面低于或齐平于鳍部101的顶面。有利于提高后续金属栅极结构的形成质量。
在半导体结构工作时，第一功函数层115用于调节第一器件区I中形成的第一型晶体管的阈值电压。
本实施例中，第一型晶体管为PMOS，相应的第一功函数层115的材料包括氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
所述半导体结构还包括：栅极牺牲层108，包围所述沟道层1022和第一功函数层115。所述栅极牺牲层108为后续形成介电墙提供工艺基础。
所述栅极牺牲层108为易于去除的材料，后续去除所述栅极牺牲层108的过程中，所述栅极牺牲层108与第一功函数层115具有较大的刻蚀选择比，所述第一功函数层115不易受损伤。
具体的，所述栅极牺牲层108的材料包括无定形硅和无定形碳中的一种或两种。本实施例中，所述栅极牺牲层108的材料包括无定形硅。
需要说明的是，以栅极牺牲层108在所述衬底100表面投影的延伸方向为横向，沟道层1022侧壁上的栅极牺牲层108的横向尺寸D2不宜过大也不宜过小。若沟道层1022侧壁上的栅极牺牲层108的横向尺寸D2过大，不利于提高半导体结构的集成度，此外，在半导体结构工作时，对沟道的控制能力没有显著改善。若沟道层1022侧壁上的栅极牺牲层108的横向尺寸D2过小，在半导体结构工作时，栅极牺牲层108对沟道的控制能力较差。本实施例中，沟道层1022侧壁上的栅极牺牲层108的横向尺寸D2为2.5纳米至7.5纳米。
半导体结构还包括：层间介质层111，位于栅极牺牲层108的侧部且层间层111露出所述栅极牺牲层108的顶面。层间介质层111用于电隔离相邻器件。
本实施例中，层间介质层111的材料为绝缘材料。具体地，本实施例中，层间介质层111的材料为氧化硅。
需要说明的是，半导体结构还包括：栅极侧墙层114，位于栅极牺牲层108和层间介质层111之间。栅极侧墙层114用于限定栅极牺牲层108的形成位置。
本实施例中，栅极侧墙层114的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
半导体结构还包括：栅介质层119，位于第一功函数层115和栅极侧墙层114之间、隔离层106和第一功函数层115之间、鳍部101和第一功函数层115之间以及沟道层1022和第一功函数层115之间。
栅介质层119用于电隔离后续形成的金属栅极结构与沟道层1022。半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。虽然本发明实施例披露如上，但本发明实施例并非限定于此。

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，所述基底包括衬底、位于所述衬底上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层；
形成横跨所述沟道叠层的伪栅材料层，所述伪栅材料层覆盖所述沟道叠层部分顶壁和部分侧壁，伪栅材料层的延伸方向与沟道叠层的延伸方向垂直；
去除所述伪栅材料层和牺牲层，形成栅极开口；
在所述第一器件区和第二器件区的所述沟道层的表面形成第一功函数层；
形成所述第一功函数层后，形成贯穿所述第一器件区和第二器件区交界处的所述沟道层的介电墙；
形成所述介电墙后，去除所述第二器件区中的所述第一功函数层；
去除所述第二器件区中的所述第一功函数层后，在所述第二器件区中的所述沟道层的表面形成第二功函数层；
形成所述第二功函数层后，在所述栅极开口中，形成金属栅极层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介电墙的步骤中，以平行于衬底平面且垂直于所述介电墙的延伸方向为横向，所述介电墙的横向尺寸为5纳米至20纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介电墙的材料为低K介质材料。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述介电墙的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN和掺杂氧的SiN中的一种或多种。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成贯穿所述第一器件区和第二器件区交界处的所述沟道层的介电墙的步骤包括：
在所述栅极开口中形成栅极牺牲层；
刻蚀所述第一器件区和第二器件区交界处的所述栅极牺牲层和沟道层，形成贯穿所述栅极牺牲层和沟道层，且露出所述衬底顶部的开口；
在所述开口以及所述栅极牺牲层上形成介电材料层；
去除高于所述栅极牺牲层顶面的所述介电材料层，剩余的位于所述开口中的所述介电材料层作为所述介电墙；
所述半导体结构的形成方法还包括：形成所述介电墙后，去除所述栅极牺牲层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述栅极牺牲层的材料包括无定形硅和无定形碳中的一种或两种。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，采用低压化学气相沉积工艺形成所述栅极牺牲层。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺刻蚀所述的第一器件区和第二器件区交界处的所述栅极牺牲层和沟道层，形成所述开口。
9.如权利要求5所述的半导体结构的形成方法，其特征在于，采用流动式化学气相沉积工艺形成所述介电材料层。
10.如权利要求5所述的半导体结构的形成方法，其特征在于，去除所述第二器件区中的所述第一功函数层的步骤包括：
形成覆盖所述第一器件区和部分所述介电墙，且露出第二器件区的掩膜层；
以所述掩膜层和介电墙为掩膜，去除所述第二器件区中的所述第一功函数层；
所述半导体结构的形成方法还包括：去除所述第二器件区中的所述第一功函数层后，去除所述掩膜层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，以平行于衬底平面且垂直于所述介电墙的延伸方向为横向，形成所述掩膜层的步骤中，所述掩膜层覆盖所述介电墙的横向尺寸占所述介电墙的横向尺寸的三分之一至三分之二。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述伪栅材料层的步骤中，以所述伪栅材料层在所述衬底表面投影的延伸方向为横向，所述沟道叠层侧壁上的所述伪栅材料层的横向尺寸为3纳米至8纳米。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：形成所述伪栅材料层后，形成所述栅极开口前，形成覆盖所述伪栅材料层侧壁且露出所述伪栅材料层顶面的层间介质层；
形成所述栅极开口的步骤中，所述栅极开口由层间介质层、沟道层以及衬底围成。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，在所述衬底和所述沟道叠层之间形成有鳍部；
形成所述介电墙的步骤中，所述介电墙与所述鳍部的顶部接触。
CN202010584731.0A 2020-06-24 2020-06-24 半导体结构及其形成方法 Active CN113838806B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010584731.0A CN113838806B (zh) 2020-06-24 2020-06-24 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010584731.0A CN113838806B (zh) 2020-06-24 2020-06-24 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113838806A CN113838806A (zh) 2021-12-24
CN113838806B true CN113838806B (zh) 2023-09-12

Family

ID=78964373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010584731.0A Active CN113838806B (zh) 2020-06-24 2020-06-24 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113838806B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748404B1 (en) * 2016-02-29 2017-08-29 International Business Machines Corporation Method for fabricating a semiconductor device including gate-to-bulk substrate isolation
CN110660859A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN111183518A (zh) * 2017-10-19 2020-05-19 国际商业机器公司 具有不同栅极电介质和工函数金属的纳米片晶体管
CN113809011A (zh) * 2020-06-12 2021-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9748404B1 (en) * 2016-02-29 2017-08-29 International Business Machines Corporation Method for fabricating a semiconductor device including gate-to-bulk substrate isolation
CN111183518A (zh) * 2017-10-19 2020-05-19 国际商业机器公司 具有不同栅极电介质和工函数金属的纳米片晶体管
CN110660859A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 半导体装置的制造方法
CN113809011A (zh) * 2020-06-12 2021-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN113838806A (zh) 2021-12-24

Similar Documents

Publication Publication Date Title
CN110581173A (zh) 半导体结构及其形成方法
CN111863933B (zh) 半导体结构及其形成方法
CN111613581B (zh) 半导体结构及其形成方法
CN113809011B (zh) 半导体结构及其形成方法
CN112713088B (zh) 半导体结构及其形成方法
CN113838806B (zh) 半导体结构及其形成方法
CN111490092B (zh) 半导体结构及其形成方法
CN114121796A (zh) 半导体结构及其形成方法
CN113838803A (zh) 半导体结构及其形成方法
CN113838752B (zh) 半导体结构及其形成方法
CN112151595B (zh) 半导体结构及其形成方法
US11011608B2 (en) Semiconductor structure and method for forming the same
CN112310198B (zh) 半导体结构及其形成方法
US11996469B2 (en) Semiconductor structure and method for forming the same
CN112652578B (zh) 半导体结构的形成方法、晶体管
CN113451133B (zh) 半导体结构及其形成方法
CN114068706B (zh) 半导体结构及其形成方法
CN113327857B (zh) 半导体结构及其形成方法
CN111627854B (zh) 半导体结构及其形成方法
CN112151606B (zh) 半导体结构及其形成方法
CN111863723B (zh) 半导体结构及其形成方法
CN110690286B (zh) 半导体结构及其形成方法
CN111554636B (zh) 半导体结构及其形成方法
CN112103249B (zh) 半导体结构及其形成方法
US20230068668A1 (en) Multi-Channel Devices and Method with Anti-Punch Through Process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant