CN113809011A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113809011A
CN113809011A CN202010534409.7A CN202010534409A CN113809011A CN 113809011 A CN113809011 A CN 113809011A CN 202010534409 A CN202010534409 A CN 202010534409A CN 113809011 A CN113809011 A CN 113809011A
Authority
CN
China
Prior art keywords
layer
forming
channel
work function
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010534409.7A
Other languages
English (en)
Other versions
CN113809011B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010534409.7A priority Critical patent/CN113809011B/zh
Publication of CN113809011A publication Critical patent/CN113809011A/zh
Application granted granted Critical
Publication of CN113809011B publication Critical patent/CN113809011B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括第一器件区和第二器件区，基底包括衬底、位于衬底上的一个或多个沟道叠层，沟道叠层包括牺牲层和位于牺牲层上的沟道层；形成覆盖沟道叠层的伪栅材料层；形成贯穿第一器件区和第二器件区交界处的伪栅材料层和沟道叠层的介电墙，剩余的伪栅材料层作为伪栅结构；去除伪栅结构和牺牲层，形成栅极开口；在第一器件区和第二器件区中的沟道层的表面形成第一功函数层；去除第二器件区中的第一功函数层；在第二器件区中的沟道层的表面形成第二功函数层。本发明实施例中介电墙使得第一型晶体管和第二型晶体管之间仅间隔介电墙，使得半导体结构的集成度较高，有利于降低半导体结构的能耗。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面晶体管向具有更高功效的三维立体式的晶体管过渡，如全包围栅极(Gate-all-around，GAA)晶体管。全包围金属栅极晶体管中，栅极从四周包围沟道所在的区域，与平面晶体管相比，全包围金属栅极晶体管的栅极对沟道的控制能力更强，能够更好的抑制短沟道效应。
全栅极纳米线可以在现有的替代栅鳍式场效应晶体管(FinTET)工艺流程中仅添加两个过程模块得到，两个过程模块如下：一是在体硅(bulk Silicon)或者SOI wafer上生长一层硅，这样可避免体硅材料漏电。二是在可更换的金属门回路上选择性的移除锗硅，然后利用HKMG(high-k绝缘层+金属栅极)堆叠环绕硅通道去形成全包围金属栅极晶体管。
发明内容
本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，所述基底包括衬底、位于所述衬底上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层；形成横跨所述沟道叠层的伪栅材料层，所述伪栅材料层覆盖所述沟道叠层部分顶壁和部分侧壁，伪栅材料层的延伸方向与沟道叠层的延伸方向垂直；形成贯穿所述第一器件区和第二器件区交界处的所述伪栅材料层和沟道叠层的介电墙，剩余的所述伪栅材料层作为伪栅结构；形成所述介电墙后，去除所述伪栅结构和牺牲层，形成栅极开口；在所述第一器件区和第二器件区的所述沟道层的表面形成第一功函数层；去除所述第二器件区中的所述第一功函数层；去除所述第二器件区中的所述第一功函数层后，在所述第二器件区中的所述沟道层的表面形成第二功函数层；形成所述第二功函数层后，在所述栅极开口中，形成金属栅极层。
相应的，本发明实施例还提供一种半导体结构，包括：衬底，所述衬底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区；一个或多个沟道层，沿所述衬底表面法线方向，间隔悬置于所述衬底上；介电墙，贯穿所述第一器件区和第二器件区交界处的所述沟道层，且所述介电墙的底部位于所述衬底中；第一功函数层，位于所述第一器件区的所述沟道层的表面；第二功函数层，位于所述第二器件区的所述沟道层的表面；金属栅极层，全包围所述第一功函数层和第二功函数层。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例所提供的半导体结构的形成方法中，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，所述介电墙形成在所述第一器件区和第二器件区交界处，去除所述第二器件区中的所述第一功函数层的步骤通常包括：形成覆盖所述第一器件区且露出所述第二器件区的掩膜层，所述掩膜层可以覆盖部分或全部的所述介电墙，即使形成所述掩膜层的过程中存在套刻误差，掩膜层仍易完全覆盖所述第一器件区且露出所述第二器件区，所述介电墙增大了所述掩膜层形成的工艺窗口，在去除所述第二器件区中的所述第一功函数层的过程中，所述第一器件区中的所述第一功函数层不易受损伤，第一功函数层对第一晶体管阈值电压的调整较好，第二器件区中的第一功函数层能去除干净，第二功函数层对第二晶体管阈值电压的调整较好，有利于提高半导体结构的电学性能。
附图说明
图1至图5是一种半导体结构的形成方法中各步骤对应的结构示意图；
图6至图18是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，目前所形成的器件仍有性能不佳的问题。现结合一种半导体结构的形成方法分析器件性能不佳的原因。
参考图1至图5，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。
以所述半导体结构为SRAM器件为例，如图1和图2所示，图1为所述半导体结构的俯视结构示意图，图2为图1中AA方向的剖面图。所述SRAM器件包括上拉(Pull Up，PU)晶体管、下拉(Pull Down，PD)晶体管以及通道栅(Pass Gate，PG)晶体管，其中，上拉晶体管为PMOS，下拉晶体管和通道栅晶体管为NMOS。
以SRAM器件为FinFET器件为例，在图中的虚线框区域中包括一个上拉晶体管和一个下拉晶体管，所述上拉晶体管所在区域为P型晶体管区I，所述下拉晶体管所在区域为N型晶体管区II，且上拉晶体管中含有鳍部1b和下拉晶体管中含有鳍部1a，且所述鳍部1a和1b共用一个栅极结构8。
具体地，如图2所示，形成SRAM器件的步骤包括：提供基底，所述基底包括衬底2以及分立于所述衬底2上的鳍部1；在所述鳍部1露出的衬底2上形成隔离结构5，所述隔离结构5覆盖所述鳍部1的部分侧壁；在所述隔离结构5露出的鳍部1的侧壁和顶壁上形成界面层3；在所述界面层3和所述鳍部1露出的隔离结构5上形成栅介质层4。
如图3所示，形成覆盖所述栅介质层4的抗刻蚀层6以及位于所述抗刻蚀层6上的P型功函数层7；
如图4所示，形成覆盖P型晶体管区I且露出N型晶体管区II的遮挡层8。
如图5所示，去除遮挡层8露出的N型晶体管区II中的P型功函数层7。
后续制程中，在所述P型晶体管区I形成N型功函数层。
当NMOS与PMOS共用同一个栅极结构时，在NMOS和PMOS交界处的N型功函数层与P型功函数层之间会具有N/P界面(N/P Boundary Interface)，在去除所述遮挡层8露出的所述P型功函数层7时，所述N型晶体管区II中，靠近所述N/P界面处的P型功函数层7易被误刻蚀，形成凹槽9(如图5所示)，后续在所述P型晶体管区I中保形覆盖N型功函数层时，所述N型功函数层易填充至所述凹槽9中，导致所述N/P界面处的功函数材料相互扩散，会影响PMOS和NMOS的阈值电压，导致SRAM器件的PMOS和NMOS之间的电学参数失配(Mismatch)变差，进而影响SRAM器件的电学性能。
为了解决技术问题，本发明实施例所提供的半导体结构的形成方法中，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，所述介电墙形成在所述第一器件区和第二器件区交界处，去除所述第二器件区中的所述第一功函数层的步骤通常包括：形成覆盖所述第一器件区且露出所述第二器件区的掩膜层，所述掩膜层可以覆盖部分或全部的所述介电墙，即使形成所述掩膜层的过程中存在套刻误差，掩膜层仍易完全覆盖所述第一器件区且露出所述第二器件区，所述介电墙增大了所述掩膜层形成的工艺窗口，在去除所述第二器件区中的所述第一功函数层的过程中，所述第一器件区中的所述第一功函数层不易受损伤，第一功函数层对第一晶体管阈值电压的调整较好，第二器件区中的第一功函数层能去除干净，第二功函数层对第二晶体管阈值电压的调整较好，有利于提高半导体结构的电学性能。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明实施例的具体实施例做详细的说明。
图6至图18是本发明实施例半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图6和图7，提供基底，基底包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II，基底包括衬底100(如图7所示)、位于衬底100上的一个或多个沟道叠层102(如图7所示)，沟道叠层102包括牺牲层1021(如图7所示)和位于牺牲层1021上的沟道层1022(如图7所示)。
本实施例中，第一型晶体管和第二型晶体管的导电类型不同。具体的。第一型晶体管为PMOS(Positive Channel Metal Oxide Semiconductor)，第二型晶体管为NMOS(Negative channel Metal Oxide Semiconductor)。
衬底100用于为后续形成栅极结构提供工艺平台。
本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
沟道叠层102用于为后续沟道层1022悬空设置提供工艺基础。牺牲层1021用于支撑沟道层1022，为后续沟道层1022的间隔悬空设置提供工艺条件，也用于为后续形成的金属栅极结构占据空间位置。
本实施例中，沟道层1022的被刻蚀难度大于牺牲层1021的被刻蚀难度，后续在去除牺牲层1021时，沟道层1022不易受损伤。
本实施例中，沟道层1022的材料为硅；牺牲层1021的材料为锗化硅。其他实施例中，沟道层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，牺牲层的材料相应还可以为硅。
提供基底的步骤中，在衬底100和沟道叠层102之间形成有鳍部101。
本实施例中，鳍部101的材料与衬底100的材料相同。其他实施例中，鳍部的材料还可以和衬底的材料不相同。
提供基底的步骤包括：提供初始衬底200(如图1所示)、位于初始衬底200上一个或多个初始沟道叠层103(如图1所示)，初始沟道叠层103包括牺牲材料层1031以及位于牺牲材料层1031上的沟道材料层1032；在初始沟道叠层103上形成沟道掩膜层104；以沟道掩膜层104为掩膜刻蚀一个或多个初始沟道叠层103，形成沟道叠层102；以沟道掩膜层104为掩膜刻蚀部分厚度的初始衬底200，形成衬底100和位于衬底100上的鳍部101。
沟道掩膜层104的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
半导体结构的形成方法还包括：在鳍部101露出的衬底100上形成隔离层106，隔离层106的顶面低于或齐平于鳍部101的顶面。隔离层106用于电隔离相邻鳍部101。
本实施例中，隔离层106的材料为绝缘材料。具体地，本实施例中，隔离层106的材料为氧化硅。
需要说明的是，隔离层106的顶面低于或齐平于鳍部101的顶面。后续在隔离层106上形成覆盖沟道叠层102顶壁和侧壁的伪栅材料层；去除伪栅材料层和牺牲层1021，为后续形成金属栅极结构做准备。隔离层106的顶面低于或齐平于鳍部101的顶面，便于去除牺牲层1021。
半导体结构的形成方法还包括：形成隔离层106后，去除沟道掩膜层104。
参考图8，形成横跨沟道叠层102的伪栅材料层105，伪栅材料层105覆盖沟道叠层102部分顶壁和部分侧壁，伪栅材料层105的延伸方向与沟道叠层102的延伸方向垂直。
伪栅材料层105为后续形成伪栅结构做准备。
本实施例中，伪栅材料层105包括伪栅氧化材料层1051以及位于伪栅氧化材料层1051上的伪栅极材料层1052。
本实施例中，伪栅氧化材料层1051的材料为氧化硅。其他实施例中，伪栅氧化材料层的材料还可以为氮氧化硅。本实施例中，伪栅极材料层1052的材料为多晶硅。其他实施例中，伪栅极材料层的材料还可以为非晶碳。
伪栅材料层105的形成步骤包括：形成保形覆盖鳍部101沟道叠层102的伪栅氧化材料膜(图中未示出)；在伪栅氧化材料膜上形成伪栅极材料膜(图中未示出)；在伪栅极材料膜上形成栅极掩膜层107；以栅极掩膜层107为掩膜刻蚀伪栅极材料膜和伪栅氧化材料膜，剩余的伪栅极材料膜作为伪栅极材料层1052，剩余的伪栅氧化材料膜作为伪栅氧化材料层1051。
栅极掩膜层107的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
需要说明的是，以伪栅材料层105在所述衬底100表面投影的延伸方向为横向，沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1不宜过大也不宜过小。后续形成贯穿第一器件区I和第二器件区II交界处的伪栅材料层105和沟道叠层102的介电墙，剩余的伪栅材料层105作为伪栅结构，将伪栅结构替换成金属栅极结构。若沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1过大，相应的沟道叠层102侧壁上的伪栅结构的横向尺寸D1过大，不利于提高半导体结构的集成度，此外，在半导体结构工作时，对沟道的控制能力没有显著改善。若沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1过小，后续将伪栅结构替换成金属栅极结构后，沟道层1022侧壁上的金属栅极结构的横向尺寸D1过小，在半导体结构工作时，金属栅极结构对沟道的控制能力较差。本实施例中，沟道叠层102侧壁上的伪栅材料层105的横向尺寸D1为3纳米至8纳米。
半导体结构的形成方法还包括：形成伪栅材料层105后，在第一器件区I中，在伪栅材料层105两侧的沟道叠层102中形成第一源漏掺杂层(图中未示出)；在第二器件区II中，在伪栅材料层105两侧的沟道叠层102中形成第二源漏掺杂层(图中未示出)。
本实施例中，第一器件区I用于形成PMOS。在半导体结构工作时，第一源漏掺杂层为沟道施加压缩应力(compression stress)，压缩沟道可以改进空穴的迁移率。具体的，第一源漏掺杂层的材料为掺杂P型离子的锗化硅或硅。具体的，P型离子包括B、Ga和In中的一种或多种。
第二器件区II用于作为NMOS。在半导体结构工作时，第二源漏掺杂层为栅极结构下方的沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。具体的，第二源漏掺杂层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，N型离子包括P、As和Sb中的一种或多种。
其他实施例中，第一器件区I可以用于形成NMOS，第二器件区II可以用于形成PMOS。
参考图9至图12，形成贯穿第一器件区I和第二器件区II交界处的伪栅材料层105和沟道叠层102的介电墙109(如图12所示)，剩余的伪栅材料层105作为伪栅结构108。
本发明实施例形成贯穿第一器件区I和第二器件区II交界处的伪栅材料层和沟道叠层102的介电墙109；后续在第一器件区I和第二器件区II中的沟道层1022的表面形成第一功函数层；去除第二器件区II中的第一功函数层；在第二器件区II中的沟道层1022的表面形成第二功函数层。本发明实施例中，基底包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II，介电墙109位于第一器件区I和第二器件区II交界处，去除第二器件区II中的第一功函数层的步骤通常包括：形成覆盖第一器件区I且露出第二器件区II的掩膜层，掩膜层可以覆盖部分或全部的介电墙109，即使形成介电墙109的过程中存在套刻误差，介电墙109仍易完全覆盖第一器件区I且露出第二器件区II，介电墙109增大了掩膜层形成的工艺窗口，在去除第二器件区II中的第一功函数层的过程中，第一器件区I中的第一功函数层不易受损伤，第一功函数层对第一晶体管阈值电压的调整较好，第二器件区II中的第一功函数层能去除干净，第二功函数层对第二晶体管阈值电压的调整较好，有利于提高半导体结构的电学性能。
本实施例中，以平行于衬底100平面且垂直于介电墙109的延伸方向为横向，介电墙109形成在第一器件区I和第二器件区II交界处的衬底100上，使得第一型晶体管和第二型晶体管之间不需要预留过多的横向尺寸，来避免后续因第一功函数层和第二功函数层套刻误差而导致半导体结构电学参数失配变差的问题，能够提高衬底100平面的利用率，半导体结构的集成度较高，有利于降低半导体结构的能耗。
本实施例中，介电墙109的材料为低K介质材料。(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)，低K介质材料的绝缘性能优越，使得后续将伪栅结构108替换成金属栅极结构后，第一型晶体管中的金属栅极结构与第二型晶体管中的金属栅极结构之间的电容耦合效应较弱，有利于提升第二型晶体管的电学性能。
本实施例中，介电墙109的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN和掺杂氧的SiN中的一种或多种。
形成介电墙109的步骤包括：刻蚀第一器件区I和第二器件区II交界处的伪栅材料层105和沟道叠层102，形成贯穿伪栅材料层105和沟道叠层102的开口110(如图12所示)，剩余的伪栅材料层105作为伪栅结构108；在开口110中以及伪栅结构108上形成介电材料层(图中未示出)；去除高于伪栅结构108顶面的介电材料层，剩余的位于开口110中的介电材料层作为介电墙109。
本实施例中，采用流动性化学气相沉积(Flowable Chemical Vapor Deposition，FCVD)工艺形成介电材料层。流动性化学气相沉积工艺具有良好的填充能力，适用于填充高深宽比的开口，有利于降低介电材料层内形成空洞等缺陷的概率，相应有利于提高介电墙109的成膜质量。
本实施例中，采用化学机械研磨工艺(chemical mechanical planarization，CMP)去除高于伪栅结构108顶面的介电材料层。具体的，平坦化工艺为，化学机械研磨工艺为半导体制造过程中应用最广泛的一种表面平坦化技术。其他实施例中，还可以采用干法刻蚀工艺去除高于伪栅结构顶面的介电材料层。
本实施例中，采用各向异性的干法刻蚀工艺刻蚀第一器件区I和第二器件区II交界处的伪栅材料层105和沟道叠层102，形成贯穿伪栅材料层105和沟道叠层102的开口110。各向异性干法刻蚀工艺具有各向异性刻蚀特性，具有较好的刻蚀剖面控制性，有利于使开口110的形貌满足工艺需求。在各向异性干法刻蚀工艺过程中，通过更换刻蚀气体，能够在同一刻蚀设备中刻蚀伪栅材料层105和沟道叠层102，简化了工艺步骤。
需要说明的是，形成介电墙109的步骤中，以平行于衬底100平面且垂直于介电墙109侧壁的延伸方向为横向，介电墙109的横向尺寸不宜过大也不宜过小。若介电墙109的横向尺寸过大，介电墙109占据的半导体结构的衬底100面积过大，不利于提高半导体结构的集成度，相应的在半导体结构工作时，半导体结构的能耗不易降低。后续去除伪栅结构108和牺牲层1022，形成栅极开口，形成栅极开口后，在第一器件区I和第二器件区II中的沟道层1021的表面形成第一功函数层；去除第二器件区中的第一功函数层。若介电墙109的横向尺寸过小，去除第二器件区II中的第一功函数层的过程中，形成的掩膜层即使存在微小的套刻误差，易误去除第一器件区I中的第一功函数层，或者导致第二器件区II中的第一功函数层存在残留，导致后续形成的第一晶体管或第二晶体管的阈值电压不满足工艺需求；且若介电墙109的横向尺寸过小，后续形成的第一型晶体管和第二型晶体管之间易存在漏电流，不利于提高半导体结构的电学性能。本实施例中，介电墙109的横向尺寸为5纳米至20纳米。
需要说明的是，形成开口110的步骤中，开口110还位于鳍部101中；形成介电墙109的步骤中，介电墙109还形成在鳍部101中。
需要说明的是，所述介电墙109在第一源漏掺杂层和第二源漏掺杂层后形成，介电墙109贯穿第一器件区I和第二器件区II交界处的伪栅材料层105和沟道叠层102，且位于所述鳍部101中，相应的介电墙109能够使得第一源漏掺杂层和第二源漏掺杂层不易桥接，有利于提高半导体结构的电学性能。
介电墙109位于第一器件区I和第二器件区II交界处的鳍部101中，使得后续形成在介电墙109两侧的第一型晶体管和第二型晶体管的具有更好的电隔离效果。
如图9和图10所示，半导体结构的形成方法还包括：形成伪栅材料层105后，形成介电墙109前，形成覆盖伪栅材料层105侧壁的层间介质层111(如图11所示)。层间介质层111用于电隔离相邻器件。
本实施例中，层间介质层111的材料为绝缘材料。具体地，本实施例中，层间介质层111的材料为氧化硅。
层间介质层111的形成步骤包括：形成覆盖栅极掩膜层107的层间介质材料膜112(如图9所示)，采用平坦化工艺去除高于栅极掩膜层107顶面的层间介质材料膜112，剩余的层间介质材料膜112作为层间介质层111。
本实施例中，采用流动性化学气相沉积工艺形成层间介质材料膜112。流动性化学气相沉积工艺具有良好的填充能力，适用于填充高深宽比的开口，有利于降低层间介质材料膜112内形成空洞等缺陷的概率，相应有利于提高层间介质材料膜112的成膜质量。
半导体结构的形成方法还包括：在形成伪栅材料层105后，形成层间介质材料膜112前，在伪栅材料层105的侧壁上形成栅极侧墙层114(如图9所示)。
后续去除伪栅结构108和牺牲层1021形成栅极开口的过程中，栅极侧墙层114用于保护层间介质层111不易受损伤，能够限定栅极开口的空间位置，相应的限定了后续形成的金属栅极结构的形成位置。
后续去除伪栅结构108的过程中，伪栅结构108和栅极侧墙层114具有较大刻蚀选择比，栅极侧墙层114不易受损伤；后续去除牺牲层1021的步骤中，牺牲层1021和栅极侧墙层114具有较大的刻蚀选择比，栅极侧墙层114不易受损伤。所述栅极侧墙层114不易受损伤能够限定栅极开口的空间位置，相应的限定了后续形成的金属栅极结构的形成位置。
本实施例中，栅极侧墙层114的材料包括：氮化硅、氮氧化硅、碳化硅、氮碳化硅、氮化硼、氮化硼硅和氮化硼碳硅中的一种或多种。
参考图13和图14，形成介电墙109后，去除伪栅结构108和牺牲层1021，形成栅极开口113。栅极开口113为后续形成金属栅极结构提供工艺空间。
形成栅极开口113的步骤中，栅极开口113由层间介质层111、沟道层1022以及介电墙109围成。本实施例中，提供基底的步骤中，在所述衬底100和所述沟道叠层102之间形成鳍部101。相应的，栅极开口113由栅极侧墙层114、层间介质层111、沟道层1022、隔离层106、鳍部101以及介电墙109围成。
具体的，去除伪栅结构108和牺牲层1021的步骤包括：
如图13所示，去除伪栅结构108。
本实施例中，采用湿法刻蚀工艺去除伪栅结构108。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，且操作简单，工艺成本低。伪栅结构108的材料包括多晶硅和氧化硅，相应的湿法刻蚀工艺所采用的刻蚀溶液包括氟化氢溶液和四甲基氢氧化铵(TMAH)溶液。
如图14所示，去除伪栅结构108后，去除牺牲层1021。
本实施例中，采用湿法刻蚀工艺去除牺牲层1021。湿法刻蚀工艺为各向同性刻蚀，湿法刻蚀工艺具有较高的刻蚀速率，操作简单，工艺成本低。牺牲层1021的材料为SiGe，相应的湿法刻蚀工艺所采用的刻蚀溶液相应为氯化氢溶液。
需要说明的是，形成所述栅极开口113的过程中，还去除栅极掩膜层107.
参考图15，在第一器件区I和第二器件区II的沟道层1022的表面形成第一功函数层115。
在半导体结构工作时，第一功函数层115用于调节第一器件区I中形成的第一型晶体管的阈值电压。
本实施例中，第一型晶体管为PMOS，相应的第一功函数层115的材料包括氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
本实施例中，采用原子层沉积工艺(Atomic layer deposition，ALD)形成第一功函数层115。原子层沉积工艺包括进行多次的原子层沉积循环，有利于提高第一功函数层115的厚度均一性，使第一功函数层115的厚度能够保形覆盖在第一器件区I和第二器件区II中的沟道层1022的表面。在其他实施例中，还可以采用化学气相沉积工艺(ChemicalVapor Deposition，CVD)形成第一功函数层。
需要说明的是，形成第一功函数层115的步骤中，第一功函数层115还形成在栅极侧墙层114的侧壁上、鳍部101的表面以及部分隔离层106的表面。
半导体结构的形成方法还包括：形成栅极开口113后，形成第一功函数层115前，在栅极开口113中保形覆盖栅介质层(图中未示出)。
栅介质层用于电隔离后续形成的金属栅极结构与沟道层1022。需要说明的是，栅介质层的材料为高k介质材料。其中，高k介质材料是指相对介电常数大于氧化硅相对介电常数的介质材料。
本实施例中，栅介质层的材料为HfO2。其他实施例中，栅介质层的材料还为ZrO2、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或Al2O3中的一种或几种。
参考图16，去除第二器件区II中的第一功函数层115。
去除第二器件区II中的第一功函数层115，为后续在第二器件区II中形成第二功函数层做准备。
去除第二器件区II中的第一功函数层115的步骤包括：形成覆盖第一器件区I和部分介电墙109，且露出第二器件区II的掩膜层116；以掩膜层116和介电墙109为掩膜，去除第二器件区II中的第一功函数层115。
掩膜层116覆盖部分介电墙109，即使形成掩膜层116的过程中存在套刻误差，掩膜层116仍易完全覆盖第一器件区I且露出第二器件区II，介电墙109增大了掩膜层116形成的工艺窗口，在去除第二器件区II中的第一功函数层115的过程中，第一器件区I中的第一功函数层115不易受损伤，使得第一型晶体管的形成质量较好，且能够干净的去除第二器件区II中的第一功函数层115，有利于提高半导体结构的电学性能。
掩膜层116与第一功函数层115具有较大刻蚀选择比，在去除第二器件区II中的第一功函数层115的过程中，掩膜层116用于降低第一器件区I中第一功函数层115被刻蚀的概率。
本实施例中，掩膜层116的材料为有机材料，例如：BARC(bottom anti-reflectivecoating，底部抗反射涂层)材料、ODL(organic dielectric layer，有机介电层)材料、光刻胶、DARC(dielectric anti-reflective coating，介电抗反射涂层)材料、DUO(Deep UVLight Absorbing Oxide，深紫外光吸收氧化层)材料或APF(Advanced Patterning Film，先进图膜)材料。其他实施例中，掩膜层还可以为其他能够起到掩膜作用且易于去除的材料，使得在后续去除掩膜层时减少对第一功函数层的损伤。
具体的，形成掩膜层116的步骤包括：形成填充栅极开口113(如图16所示)的掩膜材料层(图中未示出)；图形化掩膜材料层，去除第二器件区II中的掩膜材料层，剩余的掩膜材料层作为掩膜层116。
本实施例中采用旋涂工艺形成掩膜材料层，掩膜材料层的表面平坦度较高。
本实施例中，采用干法刻蚀工艺图形化掩膜材料层，形成掩膜层116。
需要说明的是，形成掩膜层116的步骤中，掩膜层116覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸比重不宜过大也不宜过小。若掩膜层116覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸比重过大，形成掩膜层116的过程中，即使存在微小的套刻误差，掩膜层116易覆盖第二器件区II中部分第一功函数层115，导致去除第二器件区II中的第一功函数层115的过程中，第二器件区II中的第一功函数层115易存在残留，后续在第二器件区II中形成第二功函数层，第二功函数层形成在残留的第一功函数层115上，在半导体结构工作时，第二功函数层不能很好的调节第二型晶体管的阈值电压，导致后续形成在第二器件区II中的第二型晶体管的电学性能不佳。若掩膜层116覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸比重过小，形成掩膜层116的过程中，即使存在微小的套刻误差，掩膜层116易露出第一器件区I中部分第一功函数层115，导致去除第二器件区II中的第一功函数层115的过程中，第一器件区I中的第一功函数层115易受到损伤，后续在第二器件区II中形成第二功函数层的步骤中，第二功函数层易形成在掩膜层116露出的第一器件区I中，在半导体结构工作时，第一型晶体管的阈值电压易受到第二功函数层的影响，导致后续形成在第一器件区I中的第一型晶体管的电学性能不佳。本实施例中，掩膜层116覆盖的介电墙109的横向尺寸占介电墙109的横向尺寸的三分之一至三分之二。
参考图17，去除第二器件区II中的第一功函数层115后，在第二器件区II中的沟道层1022的表面形成第二功函数层117。
半导体结构工作时，第二功函数层117用于调节第二型晶体管的阈值电压。
本实施例中，半导体结构为NMOS。具体的，第二功函数层117的材料包括铝化钛、碳化钽、铝或者碳化钛中的一种或多种。
本实施例中，采用原子层沉积工艺形成第二功函数层117。在其他实施例中，还可以采用化学气相沉积工艺形成第二功函数层。
需要说明的是，形成第二功函数层117的步骤中，第二功函数层117还形成在栅极侧墙层114的侧壁上、鳍部101的表面以及部分隔离层106的表面。
半导体结构的形成方法还包括：在第二器件区II中的沟道层1022的表面形成第二功函数层117后，去除掩膜层116。
本实施例中，掩膜层116的材料为有机材料，采用灰化工艺去除掩膜层116。
参考图18，形成第二功函数层117后，在栅极开口113中，形成金属栅极层118。
金属栅极层118与第一功函数层115构成第一型晶体管的金属栅极结构，金属栅极层118与第二功函数层117构成第二型晶体管的金属栅极结构。在半导体结构工作时，金属栅极结构用于控制沟道的开启与断开。
本实施例中，金属栅极层118的材料包括镁钨合金。其他实施例中，金属栅极层的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。
本实施例中，采用原子层沉积工艺形成金属栅极层118。其他实施例中，还可以采用电化学电镀工艺形成金属栅极层。
相应的，本发明实施例还提供一种半导体结构。参考图18，示出了本发明半导体结构一实施例的结构示意图。
半导体结构包括：衬底100，衬底100包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II；一个或多个沟道层1022，沿衬底100表面法线方向，间隔悬置于衬底100上；介电墙109，贯穿第一器件区I和第二器件区II交界处的沟道层1022，且介电墙109的底部位于衬底100中；第一功函数层115，位于第一器件区I的沟道层1022的表面；第二功函数层，位于第二器件区II的沟道层1022的表面；金属栅极层118，全包围第一功函数层115和第二功函数层。
本发明实施例所提供的半导体结构中，衬底100包括用于形成第一型晶体管的第一器件区I和用于形成第二型晶体管的第二器件区II，介电墙位于第一器件区I和第二器件区II交界处，金属栅极层118与第一功函数层115构成第一型晶体管的金属栅极结构，金属栅极层118与第二功函数层117构成第二型晶体管的金属栅极结构。第一功函数层115和第二功函数层117的形成步骤包括：在第一器件区I和第二器件区II的沟道层1022的表面形成第一功函数层115，去除第二器件区II中的第一功函数层115，在第二器件区中的沟道层1022表面形成第二功函数层117，去除第二器件区II中的第一功函数层115的步骤通常包括：形成覆盖第一器件区I且露出第二器件区II的掩膜层(图中未示出)，掩膜层可以覆盖部分或全部的介电墙109，即使形成掩膜层的过程中存在套刻误差，掩膜层仍易完全覆盖第一器件区II且露出第二器件区II，介电墙109增大了掩膜层形成的工艺窗口，在去除第二器件区II中的第一功函数层115的过程中，第一器件区I中的第一功函数层115不易受损伤，使得第一型晶体管的形成质量较好，第二器件区中的第一功函数层115能去除干净，形成在第二器件区II中的第二功函数层117的形成质量较好，相应的第二型晶体管的形成质量较好，有利于提高半导体结构的电学性能。
本实施例中，以平行于衬底100平面且垂直于介电墙109的延伸方向为横向，介电墙109形成在第一器件区I和第二器件区II交界处的衬底100上，使得第一型晶体管和第二型晶体管之间不需要预留过多的横向尺寸，来避免掩膜层套刻误差而导致半导体结构电学参数失配变差的问题，第一功函数层115对第一晶体管阈值电压的调整较好，第二功函数层117对第二晶体管阈值电压的调整较好，能够提高衬底100平面的利用率，使得半导体结构的集成度较高，有利于降低半导体结构的能耗。
本实施例中，第一型晶体管和第二型晶体管的导电类型不同。具体的本实施例中，第一型晶体管为PMOS，第二型晶体管为NMOS。
本实施例中，衬底100为硅衬底。在其他实施例中，衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。
半导体结构还包括：鳍部101，位于衬底100和沟道层1022之间，且鳍部101与衬底100接触。
在半导体结构工作时，沟道层1022用作沟道区。
本实施例中，沟道层1022的材料为硅。其他实施例中，沟道层的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料。
半导体结构还包括：分立的第一源漏掺杂层，位于第一器件区I的鳍部101上，且在介电墙109的延伸方向上，第一源漏掺杂层位于沟道层1022的两侧。分立的第二源漏掺杂层，位于第二器件区II的鳍部101上，且在介电墙109的延伸方向上，第二源漏掺杂层位于沟道层1022的两侧。
本实施例中，第一器件区I用于形成PMOS。在半导体结构工作时，第一源漏掺杂层为沟道施加压缩应力(compression stress)，压缩沟道可以改进空穴的迁移率。具体的，第一源漏掺杂层的材料为掺杂P型离子的锗化硅或硅。具体的，P型离子包括B、Ga和In中的一种或多种。
第二器件区I用于作为NMOS。在半导体结构工作时，第二源漏掺杂层为沟道施加拉伸应力(tensile stress)，拉伸沟道可以改进电子的迁移速率。具体的，第二源漏掺杂层的材料为掺杂N型离子的碳化硅、磷化硅或硅。具体的，N型离子包括P、As和Sb中的一种或多种。
本实施例中，介电墙109的材料为低K介质材料。低K介质材料的绝缘性能优越，第一型晶体管中的金属栅极层118与第一源漏掺杂层之间的电容耦合效应较弱，有利于提升第一型晶体管的电学性能，第二型晶体管中的金属栅极层118第二源漏掺杂层之间的电容耦合效应较弱，有利于提升第二型晶体管的电学性能。
本实施例中，介电墙109的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN和掺杂氧的SiN中的一种或多种。
需要说明的是，以平行于衬底100平面且垂直于介电墙109侧壁的延伸方向为横向，介电墙109的横向尺寸不宜过大也不宜过小。若介电墙109的横向尺寸过大，介电墙109占据的半导体结构的衬底100面积过大，不利于提高半导体结构的集成度，相应的在半导体结构工作时，半导体结构的能耗不易降低。第一功函数层115和第二功函数层117的形成步骤包括：在第一器件区I和第二器件区II中的沟道层1022的表面形成第一功函数层115，去除第二器件区II中的第一功函数层115，在第二器件区II中的沟道层1022表面形成第二功函数层117，去除第二器件区II中的第一功函数层115的步骤通常包括：形成覆盖第一器件区I且露出第二器件区II的掩膜层，掩膜层覆盖部分或全部的介电墙109，即使形成掩膜层的过程中存在套刻误差，掩膜层仍易完全覆盖第一器件区II且露出第二器件区II，介电墙109增大了掩膜层形成的工艺窗口，在去除第二器件区II中的第一功函数层115的过程中，第一器件区I中的第一功函数层115不易受损伤，使得第一型晶体管的形成质量较好，第二器件区中的第一功函数层115能去除干净，形成在第二器件区II中的第二功函数层117的形成质量较好，相应的第二型晶体管的形成质量较好。若介电墙109的横向尺寸过小，去除第二器件区II中的第一功函数层115的过程中，形成的掩膜层即使存在微小的套刻误差，易误去除第一器件区I中的第一功函数层115，或者第二器件区II中的第一功函数层115存在残留，导致后续形成的第一晶体管或第二晶体管的阈值电压不满足工艺需求，且若介电墙109的横向尺寸过小，后续形成的第一型晶体管和第二型晶体管之间易存在漏电流，不利于提高半导体结构的电学性能。本实施例中，介电墙109的横向尺寸为5纳米至20纳米。
本实施例中，介电墙109还形成在鳍部101中。介电墙109位于鳍部101中，使得第一型晶体管和第二型晶体管的具有良好的电隔离效果。
需要说明的是，介电墙109，贯穿第一器件区I和第二器件区II交界处的沟道层1022，且介电墙109的底部位于鳍部101中，相应的介电墙109能够使得第一源漏掺杂层和第二源漏掺杂层不易桥接，能提高半导体结构的电学性能。
半导体结构还包括：隔离层106，位于鳍部101露出的衬底100上。隔离层106用于电隔离相邻鳍部101。
本实施例中，隔离层106的材料为绝缘材料。具体地，本实施例中，隔离层106的材料为氧化硅。
金属栅极层118与第一功函数层115构成第一型晶体管的金属栅极结构，金属栅极层118与第二功函数层117构成第二型晶体管的金属栅极结构。在半导体结构工作时，金属栅极结构用于控制沟道的开启与断开。
在半导体结构工作时，第一功函数层115用于调节第一器件区I中形成的第一型晶体管的阈值电压。
本实施例中，第一型晶体管为PMOS，相应的第一功函数层115的材料包括氮化钛、氮化钽、碳化钛、氮化硅钽、氮化硅钛和碳化钽中的一种或多种。
在半导体结构工作时，第二功函数层117用于调节第二器件区II中形成的第一型晶体管的阈值电压。
本实施例中，半导体结构为NMOS。具体的，第二功函数层117的材料包括铝化钛、碳化钽、铝或者碳化钛中的一种或多种。
本实施例中，金属栅极层118的材料包括镁钨合金。其他实施例中，金属栅极层的材料还可以为W、Al、Cu、Ag、Au、Pt、Ni或Ti等。
需要说明的是，以金属栅极层在所述衬底100表面投影的延伸方向为横向，沟道层1022侧壁上的金属栅极层118和第二功函数层117总的横向尺寸D1不宜过大也不宜过小。若沟道层1022侧壁上的金属栅极层118和第二功函数层117总的横向尺寸D1过大，不利于提高半导体结构的集成度，此外，在半导体结构工作时，对沟道的控制能力没有显著改善。若沟道层1022侧壁上的金属栅极层118和第二功函数层117总的横向尺寸D1过小，在半导体结构工作时，金属栅极层118对沟道的控制能力较差。本实施例中，沟道层1022侧壁上的金属栅极层118和第二功函数层117总的横向尺寸D1为3纳米至8纳米。
还需要说明的是，沟道层1022侧壁上的金属栅极层118和第二功函数层117总的横向尺寸D1等于所述沟道层1022侧壁上的金属栅极层118和第一功函数层115总的横向尺寸。
半导体结构还包括：栅介质层(图中未示出)，位于第一功函数层115和栅极侧墙层114之间、隔离层106和第一功函数层115、鳍部101和第一功函数层115之间，位于第二功函数层117和栅极侧墙层114之间、隔离层106和第二功函数层117以及鳍部101和第二功函数层117之间。
栅介质层用于电隔离后续形成的栅极结构与沟道层1022。需要说明的是，栅介质层的材料为高k介质材料。本实施例中，栅介质层的材料为HfO2。
半导体结构还包括：层间介质层111，位于金属栅极结构的侧部，且层间层111的顶面与金属栅极层的顶面齐平。层间介质层111用于电隔离相邻器件。
需要说明的是，半导体结构还包括：栅极侧墙层114，位于金属栅极结构和层间介质层111之间。栅极侧墙层114用于限定金属栅极结构的形成位置。
半导体结构可以采用前述实施例的形成方法所形成，也可以采用其他形成方法所形成。对本实施例半导体结构的具体描述，可参考前述实施例中的相应描述，本实施例在此不再赘述。虽然本发明实施例披露如上，但本发明实施例并非限定于此。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区，所述基底包括衬底、位于所述衬底上的一个或多个沟道叠层，所述沟道叠层包括牺牲层和位于所述牺牲层上的沟道层；
形成横跨所述沟道叠层的伪栅材料层，所述伪栅材料层覆盖所述沟道叠层部分顶壁和部分侧壁，伪栅材料层的延伸方向与沟道叠层的延伸方向垂直；
形成贯穿所述第一器件区和第二器件区交界处的所述伪栅材料层和沟道叠层的介电墙，剩余的所述伪栅材料层作为伪栅结构；
形成所述介电墙后，去除所述伪栅结构和牺牲层，形成栅极开口；
在所述第一器件区和第二器件区的所述沟道层的表面形成第一功函数层；
去除所述第二器件区中的所述第一功函数层；
去除所述第二器件区中的所述第一功函数层后，在所述第二器件区中的所述沟道层的表面形成第二功函数层；
形成所述第二功函数层后，在所述栅极开口中，形成金属栅极层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介电墙的步骤中，以平行于所述衬底平面且垂直于所述介电墙的延伸方向为横向，所述介电墙的横向尺寸为5纳米至20纳米。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介电墙的材料为低K介质材料。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述介电墙的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN和掺杂氧的SiN中的一种或多种。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述介电墙的步骤包括：
刻蚀所述第一器件区和第二器件区交界处的所述伪栅材料层和沟道叠层，形成贯穿所述伪栅材料层和沟道叠层的开口，剩余的所述伪栅材料层作为所述伪栅结构；
在所述开口中以及所述伪栅结构上形成介电材料层；
去除高于所述伪栅结构顶面的所述介电材料层，剩余的位于所述开口中的所述介电材料层作为所述介电墙。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，采用各向异性的干法刻蚀工艺刻蚀所述的第一器件区和第二器件区交界处的所述伪栅材料层和沟道叠层，形成所述开口。
7.如权利要求5所述的半导体结构的形成方法，其特征在于，采用流动式化学气相沉积工艺形成所述介电材料层。
8.如权利要求5所述的半导体结构的形成方法，其特征在于，采用化学机械平坦化工艺或者干法刻蚀工艺去除高于所述伪栅结构顶面的所述介电材料层。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述伪栅材料层的步骤中，以所述伪栅材料层在所述衬底表面投影的延伸方向为横向，所述沟道叠层侧壁上的所述伪栅材料层的横向尺寸为3纳米至8纳米。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体结构的形成方法还包括：形成所述伪栅材料层后，形成所述介电墙前，形成覆盖所述伪栅材料层侧壁的层间介质层；
形成所述栅极开口的步骤中，所述栅极开口由层间介质层、沟道层以及介电墙围成。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述第二器件区中的所述第一功函数层的步骤包括：
形成覆盖所述第一器件区和部分所述介电墙，且露出所述第二器件区的掩膜层；
以所述掩膜层和介电墙为掩膜，去除所述第二器件区中的所述第一功函数层；
所述半导体结构的形成方法还包括：在所述第二器件区中的所述沟道层的表面形成第二功函数层后，去除所述掩膜层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，以平行于所述衬底平面且垂直于所述介电墙的侧壁方向为横向；
形成所述掩膜层的步骤中，所述掩膜层覆盖的所述介电墙的横向尺寸占所述介电墙的横向尺寸的三分之一至三分之二。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，在所述衬底和所述沟道叠层之间形成有鳍部；
形成所述介电墙的步骤中，所述介电墙还形成在所述鳍部中。
14.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括用于形成第一型晶体管的第一器件区和用于形成第二型晶体管的第二器件区；
一个或多个沟道层，沿所述衬底表面法线方向，间隔悬置于所述衬底上；
介电墙，贯穿所述第一器件区和第二器件区交界处的所述沟道层，且所述介电墙的底部位于所述衬底中；
第一功函数层，位于所述第一器件区的所述沟道层的表面；
第二功函数层，位于所述第二器件区的所述沟道层的表面；
金属栅极层，全包围所述第一功函数层和第二功函数层。
15.如权利要求14所述的半导体结构，其特征在于，以平行于衬底平面且垂直于所述介电墙的延伸方向为横向，所述介电墙的横向尺寸为5纳米至20纳米。
16.如权利要求14所述的半导体结构，其特征在于，所述介电墙的材料为低K介质材料。
17.如权利要求16所述的半导体结构，其特征在于，所述介电墙的材料包括：SiON、SiBCN、SiCN、掺杂碳的SiN和掺杂氧的SiN中的一种或多种。
18.如权利要求14所述的半导体结构，其特征在于，以所述金属栅极层在所述衬底表面投影的延伸方向为横向，所述沟道层侧壁上的所述金属栅极层和第二功函数层总的横向尺寸为3纳米至8纳米。
19.如权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括：层间介质层，位于所述金属栅极层的侧部，且所述层间介质层的顶面与所述金属栅极层的顶面齐平。
20.如权利要求14所述的半导体结构，其特征在于，所述半导体结构还包括：鳍部，位于所述衬底和所述沟道层之间，且所述鳍部与衬底接触；
所述介电墙还形成在所述鳍部中。
CN202010534409.7A 2020-06-12 2020-06-12 半导体结构及其形成方法 Active CN113809011B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010534409.7A CN113809011B (zh) 2020-06-12 2020-06-12 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010534409.7A CN113809011B (zh) 2020-06-12 2020-06-12 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113809011A true CN113809011A (zh) 2021-12-17
CN113809011B CN113809011B (zh) 2023-09-12

Family

ID=78892076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010534409.7A Active CN113809011B (zh) 2020-06-12 2020-06-12 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113809011B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838806A (zh) * 2020-06-24 2021-12-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104160507A (zh) * 2011-12-28 2014-11-19 英特尔公司 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
US10103065B1 (en) * 2017-04-25 2018-10-16 International Business Machines Corporation Gate metal patterning for tight pitch applications
US10490559B1 (en) * 2018-06-27 2019-11-26 International Business Machines Corporation Gate formation scheme for nanosheet transistors having different work function metals and different nanosheet width dimensions
US20200135729A1 (en) * 2018-05-16 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with hybrid fins
CN113809010A (zh) * 2020-06-11 2021-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104160507A (zh) * 2011-12-28 2014-11-19 英特尔公司 在三栅极（finfet）工艺上集成多个栅极电介质晶体管的方法
US10103065B1 (en) * 2017-04-25 2018-10-16 International Business Machines Corporation Gate metal patterning for tight pitch applications
US20200135729A1 (en) * 2018-05-16 2020-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with hybrid fins
US10490559B1 (en) * 2018-06-27 2019-11-26 International Business Machines Corporation Gate formation scheme for nanosheet transistors having different work function metals and different nanosheet width dimensions
CN113809010A (zh) * 2020-06-11 2021-12-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113838806A (zh) * 2020-06-24 2021-12-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113838806B (zh) * 2020-06-24 2023-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN113809011B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
CN110277316B (zh) 半导体结构及其形成方法
CN110767549B (zh) 半导体结构及其形成方法
CN110581173A (zh) 半导体结构及其形成方法
US20220320090A1 (en) Nanosheet device architecture for cell-height scaling
CN110718465B (zh) 半导体结构及其形成方法
CN111613581B (zh) 半导体结构及其形成方法
CN113809011B (zh) 半导体结构及其形成方法
US20220367683A1 (en) Structure and Method for Multigate Devices with Suppressed Diffusion
CN110854194A (zh) 半导体结构及其形成方法
CN113539969B (zh) 半导体结构及其形成方法
CN112713088B (zh) 半导体结构及其形成方法
CN111490092B (zh) 半导体结构及其形成方法
CN113838806B (zh) 半导体结构及其形成方法
CN109309048B (zh) 半导体结构及其形成方法
CN113838803A (zh) 半导体结构及其形成方法
CN111554578A (zh) 半导体结构及其形成方法
US11996469B2 (en) Semiconductor structure and method for forming the same
CN112103249B (zh) 半导体结构及其形成方法
CN113838752B (zh) 半导体结构及其形成方法
US20230068668A1 (en) Multi-Channel Devices and Method with Anti-Punch Through Process
US20230395432A1 (en) P-Type Semiconductor Devices With Different Threshold Voltages And Methods Of Forming The Same
CN114068706B (zh) 半导体结构及其形成方法
US11011608B2 (en) Semiconductor structure and method for forming the same
CN112151595B (zh) 半导体结构及其形成方法
CN112310198B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant