CN115810582A - 半导体结构及其形成方法 - Google Patents

Abstract

一种半导体结构及其形成方法，方法包括：提供基底，所述基底包括器件区和隔断区，所述基底包括衬底以及分立于所述器件区和隔断区的衬底上的鳍部，所述器件区和隔断区的所述基底顶部形成有横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述隔断区中，刻蚀去除所述栅极结构和所述鳍部，形成露出所述衬底顶面且与所述鳍部的延伸方向相一致的凹槽；在所述凹槽中形成隔断结构。降低了所述器件区的鳍部发生弯曲的概率，从而提高了半导体结构的性能。

Description

半导体结构及其形成方法

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生。

因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提高半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，所述衬底包括器件区和隔断区；鳍部，凸立于所述器件区的所述衬底上；栅极结构，位于所述器件区中，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；隔断结构，位于所述隔断区中，所述隔断结构贯穿所述栅极结构并向下延伸至所述衬底顶部，所述隔断结构与所述鳍部的延伸方向相一致，所述隔断结构在所述栅极结构的延伸方向上分割相对应的所述栅极结构。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括器件区和隔断区，所述基底包括衬底以及分立于所述器件区和隔断区的衬底上的鳍部，所述器件区和隔断区的所述基底顶部形成有横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述隔断区中，刻蚀去除所述栅极结构和所述鳍部，形成露出所述衬底顶面且与所述鳍部的延伸方向相一致的凹槽；在所述凹槽中形成隔断结构。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例提供一种半导体结构的形成方法，在所述器件区和隔断区的所述基底顶部形成横跨所述鳍部的栅极结构之后，再刻蚀去除所述隔断区中的所述栅极结构和鳍部，相较于现有在形成栅极结构之前，去除隔断区的鳍部的方案，本发明实施例通过在形成所述栅极结构之后，去除隔断区的所述栅极结构和鳍部，在去除隔断区的所述栅极结构和鳍部的过程中，位于器件区中的栅极结构能够对所述鳍部起到支撑的作用，降低了所述器件区的鳍部发生弯曲的概率，从而提高了半导体结构的性能。

附图说明

图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图；

图4至图6是本发明半导体结构一实施例的结构示意图；

图7至图22是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

目前半导体结构的性能有待提高。现结合一种半导体结构的形成方法，分析半导体结构的性能有待提高的原因。

图1至图3是一种半导体结构的形成方法中各步骤对应的结构示意图。

参考图1，提供衬底10，所述衬底10包括器件区10A和隔断区10B，所述衬底10上凸立有鳍部11。

参考图2，去除所述隔断区10B中的鳍部11。

参考图3，去除所述隔断区10B中的所述鳍部11之后，在所述器件区10A和隔断区10B中的所述衬底10上形成隔离层12，所述隔离层12覆盖所述鳍部11的侧壁。

经研究发现，在形成隔离层12的过程中，会使用到退火工艺，位于所述隔断区10B中的隔离层12的材料在退火的过程中容易对隔断区10B两侧的鳍部11产生较大的应力，增大了所述隔断区10B两侧的鳍部11发生弯曲的概率，从而影响了半导体结构的性能。

为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括器件区和隔断区，所述基底包括衬底以及分立于所述器件区和隔断区的衬底上的鳍部，所述器件区和隔断区的所述基底顶部形成有横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；在所述隔断区中，刻蚀去除所述栅极结构和所述鳍部，形成露出所述衬底顶面且与所述鳍部的延伸方向相一致的凹槽；在所述凹槽中形成隔断结构。

本发明实施例所公开的方案中，在所述器件区和隔断区的所述基底顶部形成横跨所述鳍部的栅极结构之后，再刻蚀去除所述隔断区中的所述栅极结构和鳍部，相较于现有在形成栅极结构之前，去除隔断区的鳍部的方案，本发明实施例通过在形成所述栅极结构之后，去除隔断区的所述栅极结构和鳍部，在去除隔断区的所述栅极结构和鳍部的过程中，位于器件区中的栅极结构能够对所述鳍部起到支撑的作用，降低了所述器件区的鳍部发生弯曲的概率，从而提高了半导体结构的性能。

为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图4至图6是本发明半导体结构一实施例的结构示意图，图4是俯视图，图5是图4沿ab方向的剖视图，图6是图4沿cd方向的剖视图。

半导体结构包括：衬底200，所述衬底200包括器件区200A和隔断区200B；鳍部201，凸立于所述器件区200A的所述衬底200上；栅极结构203，位于所述器件区200A中，所述栅极结构203覆盖所述鳍部201的部分顶部和部分侧壁；隔断结构212，位于所述隔断区200B中，所述隔断结构212贯穿所述栅极结构203并向下延伸至所述衬底200顶部，所述隔断结构212与所述鳍部201的延伸方向相一致，相邻所述器件区200A的鳍部201通过所述隔断结构212相隔离，且所述隔断结构212在所述栅极结构203的延伸方向上分割相对应的所述栅极结构203。

本实施例中，在半导体结构的形成工艺中，在所述器件区200A和隔断区200B的所述基底顶部形成横跨所述鳍部201的栅极结构203之后，再刻蚀去除所述隔断区200B中的所述栅极结构203和鳍部201，在去除隔断区200B的所述栅极结构203和鳍部201的过程中，位于器件区200A中的栅极结构203能够对所述鳍部201起到支撑的作用，降低了所述器件区200A的鳍部201发生弯曲的概率，从而提高了半导体结构的性能。

所述衬底200为工艺制程提供工艺平台。

所述衬底200包括器件区200A和隔离区200B。所述器件区200A为半导体器件的工作区域，所述隔离区200B用于隔离相邻半导体器件。

本实施例中，所述衬底200为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。

本实施例中，所述鳍部201分立在所述衬底200上，所述鳍部201与所述衬底200为一体式结构。所述鳍部201的材料与所述衬底200的材料相同均为硅。在其他实施例中，所述鳍部的材料还可以为锗、锗化硅或Ⅲ-Ⅴ族半导体材料。

本实施例中，所述半导体结构还包括：隔离层202，位于所述鳍部201露出的所述衬底200上，所述隔离层202覆盖所述鳍部201的部分侧壁。

所述隔离层202用于隔离相邻器件。所述隔离层202的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层202的材料为氧化硅。

本实施例中，所述栅极结构203包括金属栅极结构。

具体地，在形成金属栅极结构之后，去除所述隔断区200B中的金属栅极结构，相较于在形成伪栅结构之后，去除所述隔断区200B中的伪栅结构，在所述隔断区200B中形成隔断结构212，再形成所述金属栅极结构的方案。本实施例能够增大形成所述金属栅极结构的工艺窗口，降低了形成所述金属栅极结构的工艺难度。

同时，在器件工作时，所述栅极结构209用于控制导电沟道的开启或关断。

本实施例中，所述栅极结构209包括栅介质层(图未示)和覆盖所述栅介质层的栅电极层(图未示)。

所述栅介质层用于隔离栅电极层和沟道。所述栅介质层的材料包括HfO₂、ZrO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、SiO₂和La₂O₃中的一种或多种。

所述栅电极层用于后续与外部互连结构电连接。所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。

本实施例中，所述半导体结构还包括：层间介质层207，位于所述栅极结构209和隔断结构212侧部的衬底200上，所述层间介质层204覆盖所述栅极结构203和隔断结构212的侧壁。

所述层间介质层207用于隔离相邻器件。所述层间介质层207的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层207的材料为氧化硅。

本实施例中，所述半导体结构还包括：侧墙206，位于所述栅极结构203与所述层间介质层207之间，且所述侧墙206覆盖所述隔断结构212露出的所述栅极结构203的侧壁。

所述侧墙206用于保护栅极结构203的侧壁。所述侧墙206可以为单层结构或叠层结构，所述侧墙206的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙206为单层结构，所述侧墙206的材料为氮化硅。

所述隔断结构212用于隔离相邻器件区200A。

本实施例中，所述隔断结构212还贯穿位于所述隔断区200B的所述隔离层202。

具体地，由于所述隔离层202覆盖所述鳍部201的部分侧壁，为了能够将所述隔断区200B中的所述鳍部201去除干净，所述隔断结构212还贯穿位于所述隔断区200B的所述隔离层202。

需要说明的是，所述隔断结构212还贯穿所述隔断区200B的部分所述衬底200，也就是说，所述隔断结构212嵌于所述隔断区200B的衬底200中。

具体地，所述隔断结构212贯穿所述隔断区200B的部分所述衬底200，增大了所述隔断结构212的底部深度，进而提高了所述隔断结构212的隔离效果。

在其他实施例中，所述隔断结构的底部还可以与所述衬底的顶部齐平。

还需要说明的是，所述隔断结构212的长度和宽度具体根据器件区200A和隔断区200B的布局设定。作为一种示例，示出了隔断结构212贯穿两个栅极结构203的情况。

本实施例中，所述隔断结构212的材料包括氮化硅、氮氧化硅、碳化硅和碳氧化硅中的一种或多种。

具体地，氮化硅、氮氧化硅、碳化硅和碳氧化硅材料均为绝缘材料，具有良好的电隔离效果。

图7至图22是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

参考图7至图11，图7是俯视图，图8是图7沿AB方向的剖视图，图9是俯视图，图10是图9沿AB方向的剖视图，图11是图9沿CD方向的剖视图，提供基底，所述基底包括器件区100A和隔断区100B，所述基底包括衬底100以及分立于所述器件区100A和隔断区100B的衬底100上的鳍部101，所述器件区100A和隔断区100B的所述基底顶部形成有横跨所述鳍部101的栅极结构103，所述栅极结构103覆盖所述鳍部101的部分顶部和部分侧壁。

所述基底为后续工艺制程提供工艺平台。

所述基底包括器件区100A和隔离区100B。所述器件区100A为半导体器件的工作区域，所述隔离区100B用于隔离相邻半导体器件。

本实施例中，所述衬底100为硅衬底。在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟等其他材料，所述衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的基底。所述衬底的材料可以是适宜于工艺需要或易于集成的材料。

本实施例中，所述鳍部101分立在所述衬底100上，所述鳍部101的材料与所述衬底100的材料相同均为硅。在其他实施例中，所述鳍部的材料还可以为锗、锗化硅或Ⅲ-Ⅴ族半导体材料。

本实施例中，所述半导体结构的形成方法还包括：在形成所述鳍部101之后，在所述鳍部101露出的所述衬底上形成隔离层102，所述隔离层102覆盖所述鳍部101的部分侧壁。

所述隔离层102用于隔离相邻器件。所述隔离层102的材料可以为氧化硅、氮化硅或氮氧化硅。本实施例中，所述隔离层102的材料为氧化硅。

本实施例中，形成所述隔离层102的工艺包括流体化学气相沉积(flowablechemical vapour deposition，FCVD)工艺。

需要说明的是，此时，所述隔断区100B的衬底100上也形成有鳍部101，由于所述鳍部101均匀分立在所述衬底100上，因此，在形成隔离层102的过程中，相邻所述鳍部101之间的所述隔离层102产生的应力较为均匀，从而降低了所述器件区100A中的鳍部101发生弯曲的概率。

结合参考图9和图11，在所述器件区100A和隔断区100B的基底顶部形成有横跨所述鳍部101的栅极结构103。

本实施例中，所述栅极结构103包括金属栅极结构。

具体地，在形成金属栅极结构之后，去除所述隔断区100B中的金属栅极结构，相较于在形成伪栅结构之后，去除所述隔断区100B中的伪栅结构，在所述隔断区100B中形成隔断结构，再形成所述金属栅极结构的方案，本实施例能够增大形成所述金属栅极结构的工艺窗口，降低了形成所述金属栅极结构的工艺难度。

同时，在器件工作时，所述栅极结构109用于控制导电沟道的开启或关断。

本实施例中，所述栅极结构109包括栅介质层(图未示)和覆盖所述栅介质层的栅电极层(图未示)。

所述栅介质层用于隔离栅电极层和沟道。所述栅介质层的材料包括HfO₂、ZrO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、SiO₂和La₂O₃中的一种或多种。

所述栅电极层用于后续与外部互连结构电连接。所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。

作为一种示例，栅电极层可以包括功函数层、以及位于所述功函数层上的电极层，其中，功函数层用于调节晶体管的阈值电压。在其他实施例中，栅电极层也可以仅包括功函数层。

在其他实施例中，所述栅极结构还可以为伪栅结构。

本实施例中，所述提供基底的步骤中，所述栅极结构103侧部的基底上还形成有层间介质层107，所述层间介质层107覆盖所述栅极结构103的侧壁。

所述层间介质层107用于隔离相邻器件。

本实施例中，所述金属栅极结构采用后栅工艺形成，所述层间介质层107还用于为金属栅极结构的形成提供空间位置。

此外，后续在所述隔断区100B中，刻蚀去除所述栅极结构103和所述鳍部101，形成露出所述衬底100顶面且与所述鳍部101的延伸方向相一致的凹槽时，所述层间介质层107还能对器件区100A中的鳍部101起到保护作用。所述层间介质层107的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述层间介质层107的材料为氧化硅。

需要说明的是，所述栅极结构103的侧壁还形成有侧墙106，所述层间介质层107相应覆盖所述侧墙106的侧壁。

所述侧墙106用于保护栅极结构103的侧壁。所述侧墙106可以为单层结构或叠层结构，所述侧墙106的材料包括氧化硅、氮化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼和碳氮化硼中的一种或多种。本实施例中，所述侧墙106为单层结构，所述侧墙106的材料为氮化硅。

参考图12至图17，图12是俯视图，图13是图12沿AB方向的剖视图，图14是图12沿CD方向的剖视图，图15是俯视图，图16是图15沿AB方向的剖视图，图17是图15沿CD方向的剖视图，在所述隔断区100B中，刻蚀去除所述栅极结构103和所述鳍部101，形成露出所述衬底100顶面且与所述鳍部101的延伸方向相一致的凹槽110。

需要说明的是，在形成所述栅极结构103之后，去除隔断区100B的所述栅极结构103和鳍部101，在去除隔断区100B的所述栅极结构103和鳍部101的过程中，位于器件区100A中的栅极结构103能够对所述鳍部101起到支撑的作用，降低了所述器件区100A的鳍部101发生弯曲的概率，从而提高了半导体结构的性能。

还需要说明的是，位于所述隔断区100B中的凹槽110为后续形成隔断结构提供空间位置。

本实施例中，在所述隔断区100B中，在同一步骤中，依次刻蚀去除所述栅极结构103和所述鳍部101。

具体地，在同一步骤中去除所述栅极结构103和所述鳍部101。本实施例能够采用一张光罩，从而能够减少光罩的数量和光刻的次数，在减少工艺步骤的情况下，还降低了工艺成本。

本实施例中，在所述隔断区100B中，刻蚀去除所述栅极结构103和所述鳍部101的步骤包括：如图12至图14所示，在所述栅极结构103的顶部形成具有掩膜开口109的掩膜层108，所述掩膜开口109的延伸方向与所述鳍部101的延伸方向一致，且所述掩膜开口109位于所述隔断区100B中的栅极结构103和鳍部101的顶部；如图15至图17所示，以所述掩膜层108为掩膜，沿所述掩膜开口109刻蚀所述隔断区100B中的栅极结构103和鳍部101。

需要说明的是，由于所述隔离层102覆盖所述鳍部101的部分侧壁，为了能够将所述隔断区100B中的所述鳍部101去除干净，在刻蚀去除所述栅极结构103和所述鳍部101的步骤中，还刻蚀去除所述隔离层102。

本实施例中，在所述隔断区100B中，刻蚀去除所述栅极结构103和所述鳍部101的工艺包括干法刻蚀工艺。

具体地，所述干法刻蚀工艺包括各向异性的干法刻蚀工艺，所述干法刻蚀工艺具有各向异性刻蚀的特性，其纵向刻蚀速率远远大于横向刻蚀速率，能够获得相当准确的图形转换，在刻蚀去除所述栅极结构103和所述鳍部101的过程中，降低对所述器件区100A中的栅极结构103侧壁的损伤，保证所述凹槽110侧壁的形貌质量。对所述氮化物层120及所述氧化物层114的侧壁的损伤较小。

需要说明的是，所述基底上形成有层间介质层107，在形成所述凹槽110的过程中，相应还刻蚀所述隔断区100B的层间介质层107，使所述基底、隔离层102、栅极结构103和层间介质层107共同围成所述凹槽110。

还需要说明的是，在刻蚀去除所述栅极结构103和所述鳍部101的步骤中，还刻蚀去除部分厚度的所述衬底100。

具体地，刻蚀去除部分所述衬底100，从而增大了所述凹槽110的深度，进而提高后续在所述凹槽110中形成的隔断结构的隔离效果。

在其他实施例中，根据工艺需要，也可以仅刻蚀去除所述栅极结构、鳍部和隔离层，所述凹槽的底部与所述衬底的顶部齐平。

本实施例中，所述掩膜层108作为去除所述隔断区100B的所述栅极结构103和鳍部101的刻蚀掩膜。

具体地，所述掩膜层108包括有机材料层、位于所述有机材料层上的抗反射涂层以及位于所述抗反射涂层上的光刻胶层

所述有机材料层为光刻胶层的形成提供平坦表面，从而提高形成光刻胶层的过程中的曝光效果。所述有机材料层的材料包括有机材料。本实施例中，所述有机材料层的材料为旋涂碳(Spin-on carbon，SOC)。在其他实施例中，所述有机材料层的材料还可以为其他有机材料，例如：ODL(organic dielectric layer，有机介电层)材料、DUO(Deep UV LightAbsorbing Oxide，深紫外光吸收氧化层)材料和APF(Advanced Patterning Film，先进图膜)材料中的一种或多种。

所述抗反射涂层的材料包括BARC(bottom anti-reflective coating，底部抗反射涂层)材料。作为一种示例，所述BARC材料为Si-ARC(含硅的抗反射涂层)材料。

本实施例中，在去除所述阻挡区100B的所述栅极结构103和鳍部101之前，还包括：以所述光刻胶层为掩膜，依次刻蚀所述抗反射涂层和机材料层。

需要说明的是，在其他实施例中，在刻蚀所述抗反射涂层和有机材料层的过程中，所述光刻胶层会被消耗，所述第一掩膜层相应可以仅包括有机材料层、以及位于所述有机材料层上的抗反射涂层。

还需要说明的是，在形成所述凹槽110之后，还包括去除所述掩膜层108。

具体地，去除所述掩膜层108的工艺包括灰化工艺。

参考图18至图22，图20是俯视图，图21是图20沿AB方向的剖视图，图22是图20沿CD方向的剖视图，在所述凹槽110中形成隔断结构112。

所述隔断结构112用于隔离相邻器件区100A。

本实施例中，在所述凹槽110中形成隔断结构112的步骤包括：如图18至图19所示，在所述栅极结构103的顶部和凹槽110中形成隔离材料层111；如图20至图22所示，以所述栅极结构103的顶部作为停止位置，对高于所述栅极结构103顶部的所述隔离材料层111进行平坦化处理，在所述凹槽110中剩余的所述隔离材料层111作为所述隔断结构112。

本实施例中，采用高纵宽比(high aspect ratio process，HARP)化学气相沉积工艺形成隔离材料层111。高纵宽比化学气相沉积工艺能够满足较高深宽比开口的填充需求，因此通过采用高纵宽比化学气相沉积工艺，能提高所述隔离材料层111的间隙填充效果。

本实施例中，在所述凹槽110中形成隔断结构112的步骤中，所述隔断结构112的材料包括氮化硅、氮氧化硅、碳化硅和碳氧化硅中的一种或多种。

具体地，氮化硅、氮氧化硅、碳化硅和碳氧化硅材料均为绝缘材料，具有良好的电隔离效果。

需要说明的是，所述隔断结构112的长度和宽度具体根据器件区100A和隔断区100B的布局设定。作为一种示例，示出了所述隔断结构112贯穿两个栅极结构103的情况。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底包括器件区和隔断区；

鳍部，凸立于所述器件区的所述衬底上；

栅极结构，位于所述器件区中，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；

隔断结构，位于所述隔断区中，所述隔断结构贯穿所述栅极结构并向下延伸至所述衬底顶部，所述隔断结构与所述鳍部的延伸方向相一致，相邻所述器件区的鳍部通过所述隔断结构相隔离，且所述隔断结构在所述栅极结构的延伸方向上分割相对应的所述栅极结构。

2.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

隔离层，位于所述鳍部露出的所述衬底上，所述隔离层覆盖所述鳍部的部分侧壁；

所述隔断结构还贯穿位于所述隔断区的所述隔离层。

3.如权利要求1所述的半导体结构，其特征在于，所述栅极结构包括金属栅极结构。

4.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

层间介质层，位于所述栅极结构和隔断结构侧部的衬底上，所述层间介质层覆盖所述栅极结构和隔断结构的侧壁。

5.如权利要求3所述的半导体结构，其特征在于，所述栅极结构包括栅介质层和覆盖所述栅介质层的栅电极层；

所述栅介质层的材料包括HfO₂、ZrO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、SiO₂和La₂O₃中的一种或多种；

所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。

6.如权利要求1所述的半导体结构，其特征在于，所述隔断结构的材料包括氮化硅、氮氧化硅、碳化硅和碳氧化硅中的一种或多种。

7.一种半导体结构的形成方法，其特征在于，包括：

提供基底，所述基底包括器件区和隔断区，所述基底包括衬底以及分立于所述器件区和隔断区的衬底上的鳍部，所述器件区和隔断区的所述基底顶部形成有横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；

在所述隔断区中，刻蚀去除所述栅极结构和所述鳍部，形成露出所述衬底顶面且与所述鳍部的延伸方向相一致的凹槽；

在所述凹槽中形成隔断结构。

8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述栅极结构包括金属栅极结构。

9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述栅极结构侧部的基底上还形成有层间介质层，所述层间介质层覆盖所述栅极结构的侧壁。

10.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述隔断区中，在同一步骤中，依次刻蚀去除所述栅极结构和所述鳍部。

11.如权利要求7或10所述的半导体结构的形成方法，其特征在于，在所述隔断区中，刻蚀去除所述栅极结构和所述鳍部的步骤包括：在所述栅极结构的顶部形成具有掩膜开口的掩膜层，所述掩膜开口的延伸方向与所述鳍部的延伸方向一致，且所述掩膜开口位于所述隔断区中的栅极结构和鳍部的顶部；以所述掩膜层为掩膜，沿所述掩膜开口刻蚀所述隔断区中的栅极结构和鳍部。

12.如权利要求7或9所述的半导体结构的形成方法，其特征在于，在所述凹槽中形成隔断结构的步骤包括：在所述栅极结构的顶部和凹槽中形成隔离材料层；以所述栅极结构的顶部作为停止位置，对高于所述栅极结构顶部的所述隔离材料层进行平坦化处理，在所述凹槽中剩余的所述隔离材料层作为所述隔断结构。

13.如权利要求7所述的半导体结构的形成方法，其特征在于，所述提供基底的步骤中，所述鳍部露出的所述衬底上形成有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，所述栅极结构形成于所述隔离层上；

在所述隔断区中，在刻蚀去除所述栅极结构和所述鳍部的步骤中，还刻蚀所述隔离层。

14.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述隔断区中，刻蚀去除所述栅极结构和所述鳍部的工艺包括干法刻蚀工艺。

15.如权利要求8所述的半导体结构的形成方法，其特征在于，所述栅极结构包括栅介质层和覆盖所述栅介质层的栅电极层；

所述栅介质层的材料包括HfO₂、ZrO₂、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、Al₂O₃、SiO₂和La₂O₃中的一种或多种；

所述栅电极层的材料包括TiN、TaN、Ta、Ti、TiAl、W、Al、TiSiN和TiAlC中的一种或多种。

16.如权利要求7所述的半导体结构的形成方法，其特征在于，在所述凹槽中形成隔断结构的步骤中，所述隔断结构的材料包括氮化硅、氮氧化硅、碳化硅和碳氧化硅中的一种或多种。

Images