JP2012033952A - 半導体素子分離方法 - Google Patents
半導体素子分離方法 Download PDFInfo
- Publication number
- JP2012033952A JP2012033952A JP2011222555A JP2011222555A JP2012033952A JP 2012033952 A JP2012033952 A JP 2012033952A JP 2011222555 A JP2011222555 A JP 2011222555A JP 2011222555 A JP2011222555 A JP 2011222555A JP 2012033952 A JP2012033952 A JP 2012033952A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- element isolation
- etching
- oxide film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【課題】
本発明の目的は、超高集積素子で素子分離膜の側壁に沿って生じる反転によるリーク電流発生を抑制し、トレンチ内部にキャパシタンスが小さくして素子のRC遅延を減少させた半導体素子の素子分離方法を提供することにある。
【解決手段】
シリコン基板に形成され、複数の微細トレンチの側壁となる少なくとも一つのシリコン柱をトレンチの下部に含むトレンチと、前記複数の微細トレンチの内部に埋め込まれた素子分離絶縁膜とを備え、シリコン柱を含むことによりリーク電流発生を抑制し、微細トレンチに空洞を形成して素子のRC遅延を減少させることを特徴とする。
【選択図】図5
本発明の目的は、超高集積素子で素子分離膜の側壁に沿って生じる反転によるリーク電流発生を抑制し、トレンチ内部にキャパシタンスが小さくして素子のRC遅延を減少させた半導体素子の素子分離方法を提供することにある。
【解決手段】
シリコン基板に形成され、複数の微細トレンチの側壁となる少なくとも一つのシリコン柱をトレンチの下部に含むトレンチと、前記複数の微細トレンチの内部に埋め込まれた素子分離絶縁膜とを備え、シリコン柱を含むことによりリーク電流発生を抑制し、微細トレンチに空洞を形成して素子のRC遅延を減少させることを特徴とする。
【選択図】図5
Description
本発明は半導体素子の素子分離技術に関し、特に、STI(Shallow Trench Isolation)技術を利用した素子分離方法に関する。
一般に、半導体集積回路を製造する場合、トランジスタやキャパシタ等のような個別素子間を電気的に互いに分離するために素子分離技術を用いる。
素子分離方法として最も広く知られた方法はLOCOS(Local Oxidation ofvSilicon;LOCOS)技術と、STI技術である。
LOCOS技術は素子が形成される活性領域の基板上に窒化膜マスクパターンを形成し、これをマスクとしてシリコン基板を熱酸化させる方法であって、酸化膜の面積が比較的大きいことや、境界面に発生するバーズビーク(bird’s beak)等の問題のため、高集積素子に適用するのには限界がある。
したがって、最近の高集積メモリ素子等では基板に深さの浅いトレンチを形成し、このトレンチに酸化膜を埋め込んで素子分離領域を形成するSTI技術が適用されている。
素子分離方法として最も広く知られた方法はLOCOS(Local Oxidation ofvSilicon;LOCOS)技術と、STI技術である。
LOCOS技術は素子が形成される活性領域の基板上に窒化膜マスクパターンを形成し、これをマスクとしてシリコン基板を熱酸化させる方法であって、酸化膜の面積が比較的大きいことや、境界面に発生するバーズビーク(bird’s beak)等の問題のため、高集積素子に適用するのには限界がある。
したがって、最近の高集積メモリ素子等では基板に深さの浅いトレンチを形成し、このトレンチに酸化膜を埋め込んで素子分離領域を形成するSTI技術が適用されている。
図1ないし図3はSTI技術を適用した従来技術に係る素子分離方法を説明するための断面図である。
図1に示すように、シリコン等の半導体基板10上に酸化膜11及び窒化膜12を順次蒸着した後、素子分離マスク及びエッチング工程で窒化膜12及び酸化膜11をパターニングして基板10の素子分離領域を露出させる。
ここで、酸化膜11は基板10と窒化膜12との直接接触によるストレスを防止するためのバッファ層として作用し、窒化膜12はトレンチエッチングマスク及び後続する工程である化学機械研磨(Chemical Mechanical Polishing;CMP)工程の際エッチング停止膜として作用する。
図1に示すように、シリコン等の半導体基板10上に酸化膜11及び窒化膜12を順次蒸着した後、素子分離マスク及びエッチング工程で窒化膜12及び酸化膜11をパターニングして基板10の素子分離領域を露出させる。
ここで、酸化膜11は基板10と窒化膜12との直接接触によるストレスを防止するためのバッファ層として作用し、窒化膜12はトレンチエッチングマスク及び後続する工程である化学機械研磨(Chemical Mechanical Polishing;CMP)工程の際エッチング停止膜として作用する。
次いで、露出された基板10を所定の深さにエッチングして、トレンチを形成し、トレンチ側壁に側壁酸化膜13の介在下にライナー窒化膜14を形成する。ここで、ライナー窒化膜14はボロン偏析現象等を抑制し、素子特性を改善して後続する酸化工程で側壁追加酸化によるストレス誘発を抑制するために形成される。次に、ライナー窒化膜14が形成されたトレンチに完全に埋め込まれるように基板全面上に素子分離酸化膜15を蒸着する。
次いで、図2に示すように、窒化膜12表面が露出されるように素子分離酸化膜15が蒸着された基板の全面をCMP研磨する。
次いで、図3に示すようにウェットエッチングによって窒化膜12を除去する。
次いで、図3に示すようにウェットエッチングによって窒化膜12を除去する。
上述したように、STIはLOCOSが持っている限界を克服し、相当に集積度が高い素子でも適用が可能で、最近最も広く適用される素子分離法である。
しかし、STIも限界に少しずつ近づきつつあり、トレンチ素子分離はやはりその具現が難しくなっている。特に素子分離溝の内部はCVDによる酸化膜等の絶縁膜で満たさなければならないが、素子分離の幅が狭くなるに従ってトレンチを絶縁膜で埋め込むことが従来のように容易ではなくなり、現在の技術の延長線の技術だけでトレンチに酸化膜を埋め込むことは殆ど限界に達しているといっても過言ではない。
しかし、STIも限界に少しずつ近づきつつあり、トレンチ素子分離はやはりその具現が難しくなっている。特に素子分離溝の内部はCVDによる酸化膜等の絶縁膜で満たさなければならないが、素子分離の幅が狭くなるに従ってトレンチを絶縁膜で埋め込むことが従来のように容易ではなくなり、現在の技術の延長線の技術だけでトレンチに酸化膜を埋め込むことは殆ど限界に達しているといっても過言ではない。
また、トレンチ素子分離膜の幅が狭くなるほど隣接するセルでの電界が周辺セルに影響を及ぼす可能性もまたそれだけ大きくなるため、素子の集積度が高くなれば隣接するセルによる電界のために、素子分離膜の側壁に沿ってキャリアが反転される可能性が大きくなり、素子のリフレッシュ特性を低下させるようになる。さらに隣接するMOSFETにも影響を与える可能性が大きくなるため、素子の異常動作の可能性も大きくなる。
一方、0.1μmテクノロジ以下のDRAMでは電界遮蔽効果を得るために、トレンチ内部をポリシリコンで埋め込むMSE−STI(metal shieldvembedded)構造が提案されている。例えば、非特許文献1には図4に示すようなMSE−STI構造が提案されている。
しかし、図4に示す素子分離構造は、素子と素子との間の分離長(例えば、素子分離膜とシリコン基板とが接する界面の長さ)が限定されているためより微細な素子分離構造を要求する超高集積素子では、素子分離膜の側壁に沿ってリーク電流が発生する。
また、図4に示す素子分離膜を形成するための製造工程側面から見れば、トレンチ内にポリシリコンを埋め込むためのエッチバック工程が行われるが、このエッチバック工程後にパッド窒化膜の側壁にポリシリコン残留物が発生し、素子特性を低下させる。また、エッチバックされた後のポリシリコン上部に酸化膜を形成しなければならず、この酸化膜を形成するために熱酸化を行わなければならないので、熱酸化の際に基板が激しいストレスを受けるようになる。
Yongjik Park, and Kinam Kim,Tech. Digest of IEDM, pp391−394(2001)
しかし、図4に示す素子分離構造は、素子と素子との間の分離長(例えば、素子分離膜とシリコン基板とが接する界面の長さ)が限定されているためより微細な素子分離構造を要求する超高集積素子では、素子分離膜の側壁に沿ってリーク電流が発生する。
また、図4に示す素子分離膜を形成するための製造工程側面から見れば、トレンチ内にポリシリコンを埋め込むためのエッチバック工程が行われるが、このエッチバック工程後にパッド窒化膜の側壁にポリシリコン残留物が発生し、素子特性を低下させる。また、エッチバックされた後のポリシリコン上部に酸化膜を形成しなければならず、この酸化膜を形成するために熱酸化を行わなければならないので、熱酸化の際に基板が激しいストレスを受けるようになる。
Yongjik Park, and Kinam Kim,Tech. Digest of IEDM, pp391−394(2001)
本発明は上述した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、超高集積素子で素子分離膜の側壁に沿って生じる反転によるリーク電流発生を抑制し、トレンチ内部にキャパシタンスが小さな空洞を形成して素子のRC遅延を減少させた半導体素子の素子分離構造を提供することにある。
本発明の他の目的は、製造工程でアスペクト比が大きいトレンチ内に容易に素子分離絶縁膜を埋め込み、電界遮蔽のためのシリコンをトレンチ内にエッチバック無しで形成でき、パッド窒化膜側壁のシリコン残留物の生成を防止し、熱酸化によるストレスの発生を防止する半導体素子の素子分離方法を提供することにある。
本発明の他の目的は、製造工程でアスペクト比が大きいトレンチ内に容易に素子分離絶縁膜を埋め込み、電界遮蔽のためのシリコンをトレンチ内にエッチバック無しで形成でき、パッド窒化膜側壁のシリコン残留物の生成を防止し、熱酸化によるストレスの発生を防止する半導体素子の素子分離方法を提供することにある。
上記目的を達成するために、本発明に係る半導体素子分離方法は、素子分離領域のシリコン基板をエッチングして第1トレンチを形成するステップと、前記第1トレンチ底面の前記シリコン基板を微細に複数箇所エッチングし、第2トレンチを形成するステップと、前記第1及び第2トレンチ内に素子分離絶縁膜を埋め込むステップとを含む半導体素子の素子分離方法において、前記第1トレンチを形成するステップは、シリコン基板上にパッド絶縁膜を形成するステップと、前記パッド絶縁膜上に素子分離マスクを用いたフォトリソグラフィ工程によりフォトレジストパターンを形成するステップと、前記フォトレジストパターンをマスクとして、前記パッド絶縁膜と前記シリコン基板をエッチングして前記第1トレンチを形成するステップと、前記フォトレジストパターンをストリップするステップと、を含み、前記第2トレンチを形成するステップは、第1トレンチ底面のシリコンとエッチング選択比を有するエッチングマスク層を形成するステップと、前記エッチングマスク層上にHSGを形成するステップと、前記HSGをマスクとして、前記エッチングマスク層をエッチングしてパターニングするステップと、前記パターニングされたエッチングマスクをマスクとして、前記第1トレンチ底面の前記シリコン基板をエッチングするステップとを含み、前記素子分離絶縁膜を埋め込むステップは、前記第1及び第2トレンチのシリコン基板表面に熱酸化による第1酸化膜を形成するステップと、第1酸化膜が形成された基板の全体構造上に化学気相蒸着によって第2酸化膜を形成するステップと、前記第2酸化膜の化学気相蒸着の際、前記第2トレンチ内に少なくとも一つの空洞を形成するステップと、前記パッド絶縁膜が露出するように基板全面を化学機械研磨するステップと、前記パッド絶縁膜を除去するステップを含むことを特徴とする。
前記エッチングマスク層は熱酸化によって形成した酸化膜であることが好ましい。
前記パッド絶縁膜はバッファ酸化膜とパッド窒化膜を積層して形成する。
本発明は、限定された面積で微細な素子分離構造を要求する超高集積素子に非常に有効に適用される。特に微細な幅を有する素子分離構造でも所望の電界遮蔽及びリーク電流抑制の効果を得ることができる。
以下、本発明の最も好ましい実施の形態を添付する図面を参照しながら説明する。
図5は本発明に係る素子分離構造の一例を示す断面図である。
図5に示すように、シリコン基板301の素子分離領域にトレンチTが形成され、トレンチT下部には複数のシリコン柱320Aが形成されている。シリコン柱320Aの表面を含むトレンチT内部には、第1酸化膜303が形成された後、第2酸化膜304がトレンチに埋め込まれる。第1酸化膜303は熱酸化膜であり、第2酸化膜304はCVD酸化膜である。
図5は本発明に係る素子分離構造の一例を示す断面図である。
図5に示すように、シリコン基板301の素子分離領域にトレンチTが形成され、トレンチT下部には複数のシリコン柱320Aが形成されている。シリコン柱320Aの表面を含むトレンチT内部には、第1酸化膜303が形成された後、第2酸化膜304がトレンチに埋め込まれる。第1酸化膜303は熱酸化膜であり、第2酸化膜304はCVD酸化膜である。
トレンチTは予定された素子分離領域の幅を有する一つの第1トレンチT1と、第1トレンチT1の下に形成された複数の第2トレンチT2からなり、第1トレンチT1は素子分離マスク、及びエッチングにより画定されたものであり、第2トレンチT2は第1トレンチT1の底面のシリコン基板301が微細に複数箇所エッチングされ画定されたものである。シリコン基板301が微細に複数箇所エッチングされ、第2トレンチT2が形成されると共に図5に示す点線Dから上方に伸びる複数個のシリコン柱320Aが第2トレンチT2間に形成される。
このように、素子分離構造が第2トレンチの間にシリコン柱が存在する構造であれば、電界遮蔽効果を有しながら、図4の従来技術と比較して素子と素子との間の分離長が大きいため、素子分離膜の側壁に沿って流れるリーク電流を抑制できる。すなわち、微細な素子分離構造を要求する超高集積素子の限定された面積において、電界遮蔽及びリーク電流抑制の効果を得ることができる。
シリコン柱は蒸着及びエッチバックによってトレンチ内部に形成されるのではないので、図4の従来技術の有する問題点であるポリシリコン残留物の問題を解決できる。
また図5に示すように、第2トレンチT2はその幅が非常に微細で酸化膜304が完全に埋め込まれず空洞(Cavity、「C」)が形成される。この空洞はキャパシタンスが非常に小さいため、RC遅延を誘発するキャパシタンスの減少効果を得ることができる。空洞(Cavity、「C」)は複数個の第2トレンチT2の中で一部にだけ形成され、残りの一部には形成されないこともある。また、第2トレンチT2は完全に埋め込まれなくてもよいため、図4の従来技術と比較してトレンチTに第2酸化膜304を埋め込むことが容易であるという効果がある。
また図5に示すように、第2トレンチT2はその幅が非常に微細で酸化膜304が完全に埋め込まれず空洞(Cavity、「C」)が形成される。この空洞はキャパシタンスが非常に小さいため、RC遅延を誘発するキャパシタンスの減少効果を得ることができる。空洞(Cavity、「C」)は複数個の第2トレンチT2の中で一部にだけ形成され、残りの一部には形成されないこともある。また、第2トレンチT2は完全に埋め込まれなくてもよいため、図4の従来技術と比較してトレンチTに第2酸化膜304を埋め込むことが容易であるという効果がある。
酸化膜304は熱酸化ではない化学気相蒸着(CVD)によって蒸着され、トレンチを埋め込む。したがって、図2の従来技術の有する問題点である熱酸化によるストレスの誘発を防止できる。
図6ないし図11は本発明の好ましい実施の形態に係る素子分離方法を示す。ここでは、図5に示す素子分離構造を製造するための方法の一例を示す。
図6はシリコン基板401上部にトレンチエッチングのためのエッチングマスク及びCMP時のエッチング停止のためのバッファ酸化膜402とパッド窒化膜403を形成した状態である。
バッファ酸化膜402はシリコン基板401とパッド窒化膜403との直接接触によるストレス発生を抑制する機能をする。本実施の形態では、単一層のバッファ酸化膜402を単一層に形成したが、これ以外にもポリシリコン/酸化膜の積層構造が可能であり、窒化酸化膜の使用も可能である。そして、バッファ酸化膜402は省略することもできる。基板401はシリコンウェーハ以外にシリコンエピタキシャル層等をその他のシリコン層とすることができる。
図6はシリコン基板401上部にトレンチエッチングのためのエッチングマスク及びCMP時のエッチング停止のためのバッファ酸化膜402とパッド窒化膜403を形成した状態である。
バッファ酸化膜402はシリコン基板401とパッド窒化膜403との直接接触によるストレス発生を抑制する機能をする。本実施の形態では、単一層のバッファ酸化膜402を単一層に形成したが、これ以外にもポリシリコン/酸化膜の積層構造が可能であり、窒化酸化膜の使用も可能である。そして、バッファ酸化膜402は省略することもできる。基板401はシリコンウェーハ以外にシリコンエピタキシャル層等をその他のシリコン層とすることができる。
次に、図7は素子分離マスクを用いたリソグラフィ工程でパッド窒化膜403とバッファ酸化膜402をエッチングして、パターニングされたパッド窒化膜403A及びパターニングされたパッド酸化膜402Aを形成する。次いで、その下部のシリコン基板401をパターニングされたパッド窒化膜403Aをエッチングマスクとして使用して所定の深さにエッチングすることによって、第1トレンチ404を形成する。この時、第1トレンチ404の深さ及び幅は所望の最終トレンチの深さを考慮して形成する。
具体的な過程を説明すれば、パッド窒化膜403上にフォトレジストを塗布し、素子分離マスクを用いた露光及び現像によってフォトレジストパターンを形成する。次いで、フォトレジストパターンをマスクとしてパッド窒化膜403とバッファ酸化膜402をエッチングし、次いでパターニングされたパッド窒化膜をエッチングマスク403Aとして使用して、シリコン基板401をエッチングする。その後、残留するフォトレジストパターンをストリップする。
次に、図8は熱酸化によって第1トレンチ404内面のシリコン基板表面に薄い第1酸化膜405を形成し、その上にHSG(Hemi spherical silicon grain)406を形成した断面図である。第1酸化膜405は後続する工程で第2トレンチを形成するためのエッチングマスクとしての機能をする。エッチングマスク機能のための薄膜として酸化膜以外にCVD蒸着による酸化膜、窒化膜/酸化膜の積層膜等シリコンとエッチング選択比を有する薄膜を用いることができる。
次に、図9はHSG406をマスクとして第1酸化膜405を非等方性(異方性)エッチングした状態であり、第1トレンチ404の底面に形成された第1酸化膜405は局部的に複数箇所エッチングされ酸化膜パターン405Aを形成する。HSG406は幾何学的な谷(結晶粒鋳造部分)と山(結晶粒部分)とを有するが、谷部分で第1酸化膜405のエッチングが起こる。
次に、図10は酸化膜パターン405Aをマスクとして第1トレンチ404の底面で露出したシリコン基板401をエッチングした状態であり、複数個の第2トレンチ407が形成される。この時、複数個のシリコン柱401Aが第2トレンチ407A、及び407Bの間に存在するようになる。ここで、各々図面符号407A、及び407Bは第2トレンチに含まれる第1、及び第2微細なトレンチである。
最後に、図11は熱酸化工程により第2酸化膜408を薄く成長させた後に、CVDにより第1トレンチ404及び第2トレンチ407に第3酸化膜409を埋め込み、化学機械研磨(CMP)及びパッド窒化膜403の除去等のような通常の過程によって素子分離膜を完成させたものある。第2トレンチは微細なため、第3酸化膜409が部分的に埋め込まれ空洞410が形成される。CMPのターゲットはパッド窒化膜403の表面が露出されるまでとし、パッド窒化膜403の除去は窒化膜除去用ウェットエッチング溶液(例えば、H3PO4溶液)に基板をディップして実施する。
図5、図6ないし図11の実施の形態で、シリコン柱を3個示したが、本発明はその個数よりも、少なくとも一つのシリコン柱が第2トレンチの間に存在するということである。これによって、電界遮蔽機能を附与し、素子分離長を増加させることで、超高集積素子において隣接する素子間のリーク電流を防止/抑制する効果を奏する。
また、第2トレンチは完全に埋め込まれないため、空洞を形成するようになればキャパシタンスの減少という付加的な効果を得ることができ、さらに第1トレンチにだけ十分に素子分離用酸化膜を埋め込めばよいため、ギャップフィルされなければならないホールの深さが相対的に浅くなる効果が得られ、酸化膜の埋め込みが容易になる。
尚、本発明は、本実施の形態に限られるものではない。本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
尚、本発明は、本実施の形態に限られるものではない。本発明の技術的思想から逸脱しない範囲内で多様に変更実施することが可能である。
301、401 シリコン基板
303 第1酸化膜
304 第2酸化膜
320A シリコン柱
C 空洞(Cavity)
T トレンチ
303 第1酸化膜
304 第2酸化膜
320A シリコン柱
C 空洞(Cavity)
T トレンチ
Claims (3)
- 素子分離領域のシリコン基板をエッチングして第1トレンチを形成するステップと、
前記第1トレンチ底面の前記シリコン基板を微細に複数箇所エッチングし、第2トレンチを形成するステップと、
前記第1及び第2トレンチ内に素子分離絶縁膜を埋め込むステップと
を含む半導体素子の素子分離方法において、
前記第1トレンチを形成するステップは、
シリコン基板上にパッド絶縁膜を形成するステップと、
前記パッド絶縁膜上に素子分離マスクを用いたフォトリソグラフィ工程によりフォトレジストパターンを形成するステップと、
前記フォトレジストパターンをマスクとして、前記パッド絶縁膜と前記シリコン基板をエッチングして前記第1トレンチを形成するステップと、
前記フォトレジストパターンをストリップするステップと、
を含み、
前記第2トレンチを形成するステップは、
第1トレンチ底面のシリコンとエッチング選択比を有するエッチングマスク層を形成するステップと、
前記エッチングマスク層上にHSGを形成するステップと、
前記HSGをマスクとして、前記エッチングマスク層をエッチングしてパターニングするステップと、
前記パターニングされたエッチングマスクをマスクとして、前記第1トレンチ底面の前記シリコン基板をエッチングするステップと
を含み、
前記素子分離絶縁膜を埋め込むステップは、
前記第1及び第2トレンチのシリコン基板表面に熱酸化による第1酸化膜を形成するステップと、
第1酸化膜が形成された基板の全体構造上に化学気相蒸着によって第2酸化膜を形成するステップと、
前記第2酸化膜の化学気相蒸着の際、前記第2トレンチ内に少なくとも一つの空洞を形成するステップと、
前記パッド絶縁膜が露出するように基板全面を化学機械研磨するステップと、
前記パッド絶縁膜を除去するステップを含むことを特徴とする半導体素子の素子分離方法。 - 前記エッチングマスク層は熱酸化による酸化膜であることを特徴とする請求項1に記載の半導体素子の素子分離方法。
- 前記パッド絶縁膜はバッファ酸化膜とパッド窒化膜を積層して形成することを特徴とする請求項1に記載の半導体素子の素子分離方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0098450A KR100538810B1 (ko) | 2003-12-29 | 2003-12-29 | 반도체소자의 소자분리 방법 |
KR2003-098450 | 2003-12-29 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004199701A Division JP4977842B2 (ja) | 2003-12-29 | 2004-07-06 | 半導体素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012033952A true JP2012033952A (ja) | 2012-02-16 |
Family
ID=34698626
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004199701A Expired - Fee Related JP4977842B2 (ja) | 2003-12-29 | 2004-07-06 | 半導体素子 |
JP2011222555A Pending JP2012033952A (ja) | 2003-12-29 | 2011-10-07 | 半導体素子分離方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004199701A Expired - Fee Related JP4977842B2 (ja) | 2003-12-29 | 2004-07-06 | 半導体素子 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7579255B2 (ja) |
JP (2) | JP4977842B2 (ja) |
KR (1) | KR100538810B1 (ja) |
CN (1) | CN1298043C (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060024A (ja) | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
US7528950B2 (en) * | 2005-01-11 | 2009-05-05 | Duquesne University Of The Holy Spirit | Tunable laser-based process monitoring apparatus |
CN101370898B (zh) * | 2006-02-14 | 2012-09-12 | 卡伯特微电子公司 | 用于氧化铟锡表面的化学机械抛光的组合物及方法 |
US7569875B2 (en) | 2006-03-14 | 2009-08-04 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device and a method for producing the same |
JP2008258265A (ja) * | 2007-04-02 | 2008-10-23 | Fujitsu Microelectronics Ltd | 半導体装置及び半導体装置の製造方法 |
JP2009147000A (ja) | 2007-12-12 | 2009-07-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
KR101094377B1 (ko) * | 2008-04-04 | 2011-12-15 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
TWI440190B (zh) * | 2009-09-11 | 2014-06-01 | Inotera Memories Inc | 堆疊式隨機動態存取記憶體之雙面電容之製造方法 |
CN101964356A (zh) * | 2010-10-25 | 2011-02-02 | 上海宏力半导体制造有限公司 | 半导体器件及其制造方法 |
KR20130087929A (ko) * | 2012-01-30 | 2013-08-07 | 에스케이하이닉스 주식회사 | 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법 |
US8829642B2 (en) * | 2012-03-29 | 2014-09-09 | The Institute of Microelectronics, Chinese Academy of Science | Semiconductor device and method for manufacturing the same |
US9214378B2 (en) | 2012-06-29 | 2015-12-15 | International Business Machines Corporation | Undercut insulating regions for silicon-on-insulator device |
US9105691B2 (en) | 2013-04-09 | 2015-08-11 | International Business Machines Corporation | Contact isolation scheme for thin buried oxide substrate devices |
US20140327084A1 (en) * | 2013-05-01 | 2014-11-06 | International Business Machines Corporation | Dual shallow trench isolation (sti) field effect transistor (fet) and methods of forming |
US9105687B1 (en) * | 2014-04-16 | 2015-08-11 | Nxp B.V. | Method for reducing defects in shallow trench isolation |
US9761658B2 (en) | 2014-12-30 | 2017-09-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation structure with raised portion between active areas and manufacturing method thereof |
CN107706201B (zh) * | 2017-08-29 | 2020-06-30 | 上海微阱电子科技有限公司 | 一种减小暗电流的背照式像素单元结构及其形成方法 |
CN107680977B (zh) * | 2017-08-29 | 2020-06-09 | 上海集成电路研发中心有限公司 | 一种减小暗电流的背照式像素单元结构及其形成方法 |
CN107919372A (zh) * | 2017-10-26 | 2018-04-17 | 上海集成电路研发中心有限公司 | 一种背照式cmos图像传感器像素单元及其制作方法 |
US10535660B1 (en) * | 2018-08-30 | 2020-01-14 | Nanya Technology Corporation | Dynamic random access memory structure and method for preparing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201969A (ja) * | 1993-12-22 | 1995-08-04 | Lg Semicon Co Ltd | 半導体素子の分離方法 |
JPH1041379A (ja) * | 1996-07-22 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH11330223A (ja) * | 1998-05-15 | 1999-11-30 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2000183149A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | 半導体装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4356211A (en) * | 1980-12-19 | 1982-10-26 | International Business Machines Corporation | Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon |
JPS59172246A (ja) * | 1983-03-18 | 1984-09-28 | Seiko Instr & Electronics Ltd | 凹部分離半導体装置とその製造方法 |
JPH0745305B2 (ja) * | 1987-08-03 | 1995-05-17 | 積水化学工業株式会社 | 粘着テ−プもしくはシ−トの捲出装置 |
JPH06191435A (ja) * | 1992-12-28 | 1994-07-12 | Toyota Autom Loom Works Ltd | 産業車両の運転室防振支持装置 |
US5308786A (en) * | 1993-09-27 | 1994-05-03 | United Microelectronics Corporation | Trench isolation for both large and small areas by means of silicon nodules after metal etching |
US5516720A (en) * | 1994-02-14 | 1996-05-14 | United Microelectronics Corporation | Stress relaxation in dielectric before metallization |
US5395790A (en) * | 1994-05-11 | 1995-03-07 | United Microelectronics Corp. | Stress-free isolation layer |
US5374583A (en) * | 1994-05-24 | 1994-12-20 | United Microelectronic Corporation | Technology for local oxidation of silicon |
US6242788B1 (en) * | 1997-08-01 | 2001-06-05 | Nippon Steel Corporation | Semiconductor device and a method of manufacturing the same |
US6214696B1 (en) | 1998-04-22 | 2001-04-10 | Texas Instruments - Acer Incorporated | Method of fabricating deep-shallow trench isolation |
TW396508B (en) * | 1999-01-05 | 2000-07-01 | Mosel Vitelic Inc | A method for forming trench isolation |
US6307247B1 (en) * | 1999-07-12 | 2001-10-23 | Robert Bruce Davies | Monolithic low dielectric constant platform for passive components and method |
JP2001084523A (ja) | 1999-09-10 | 2001-03-30 | Tdk Corp | トンネル磁気抵抗効果型薄膜磁気ヘッド及び該ヘッドの製造方法 |
TW426947B (en) * | 1999-12-09 | 2001-03-21 | Mosel Vitelic Inc | Method of producing trench capacitor |
KR100608343B1 (ko) | 2000-02-26 | 2006-08-09 | 주식회사 하이닉스반도체 | 반도체소자의 격리영역 형성방법 |
SE0103036D0 (sv) * | 2001-05-04 | 2001-09-13 | Ericsson Telefon Ab L M | Semiconductor process and integrated circuit |
US6930345B2 (en) * | 2001-05-10 | 2005-08-16 | Infineon Technologies Richmond, Lp | Increase in deep trench capacitance by a central ground electrode |
EP1265278A1 (en) | 2001-06-06 | 2002-12-11 | Infineon Technologies AG | Method for manufacturing a trench capacitor with an isolation trench |
JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
JP2003142573A (ja) * | 2001-10-31 | 2003-05-16 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2003158177A (ja) * | 2001-11-20 | 2003-05-30 | Sharp Corp | 半導体装置およびその製造方法 |
JP2003158180A (ja) * | 2001-11-26 | 2003-05-30 | Mitsubishi Electric Corp | トレンチ分離を有する半導体装置およびその製造方法 |
US6791155B1 (en) * | 2002-09-20 | 2004-09-14 | Integrated Device Technology, Inc. | Stress-relieved shallow trench isolation (STI) structure and method for forming the same |
-
2003
- 2003-12-29 KR KR10-2003-0098450A patent/KR100538810B1/ko not_active IP Right Cessation
-
2004
- 2004-06-30 US US10/879,757 patent/US7579255B2/en not_active Expired - Fee Related
- 2004-06-30 CN CNB2004100626238A patent/CN1298043C/zh not_active Expired - Fee Related
- 2004-07-06 JP JP2004199701A patent/JP4977842B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-16 US US12/504,427 patent/US8022501B2/en not_active Expired - Fee Related
-
2011
- 2011-10-07 JP JP2011222555A patent/JP2012033952A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07201969A (ja) * | 1993-12-22 | 1995-08-04 | Lg Semicon Co Ltd | 半導体素子の分離方法 |
JPH1041379A (ja) * | 1996-07-22 | 1998-02-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPH11330223A (ja) * | 1998-05-15 | 1999-11-30 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP2000183149A (ja) * | 1998-12-10 | 2000-06-30 | Sanyo Electric Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN1298043C (zh) | 2007-01-31 |
CN1638087A (zh) | 2005-07-13 |
US8022501B2 (en) | 2011-09-20 |
JP4977842B2 (ja) | 2012-07-18 |
JP2005197644A (ja) | 2005-07-21 |
US7579255B2 (en) | 2009-08-25 |
US20050139951A1 (en) | 2005-06-30 |
KR100538810B1 (ko) | 2005-12-23 |
US20090278225A1 (en) | 2009-11-12 |
KR20050067466A (ko) | 2005-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012033952A (ja) | 半導体素子分離方法 | |
US6559029B2 (en) | Method of fabricating semiconductor device having trench isolation structure | |
KR20150052065A (ko) | 반도체 장치 및 그 제조방법 | |
US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
JP2006049835A (ja) | トレンチ構造の素子分離膜を有する半導体素子及びその製造方法 | |
US6689664B2 (en) | Transistor fabrication method | |
JP3262059B2 (ja) | 半導体装置の製造方法 | |
US20060223277A1 (en) | Method of manufacturing a semiconductor memory device | |
KR20040108543A (ko) | 트렌치분리를 갖는 반도체장치 | |
JP3906198B2 (ja) | 半導体記憶装置及びその製造方法 | |
US7867870B2 (en) | Semiconductor device and method for forming device isolation film of semiconductor device | |
KR100620707B1 (ko) | 반도체 소자의 sti 형성 방법 | |
KR100475048B1 (ko) | 이중층의 질화물라이너를 갖는 트렌치 소자분리방법 | |
KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR100305026B1 (ko) | 반도체소자의 제조방법 | |
JP2006261522A (ja) | 半導体装置の製造方法 | |
CN108807267B (zh) | 半导体装置及其制造方法 | |
KR100567872B1 (ko) | 반도체 제조 장치에서의 소자 분리막 형성 방법 | |
KR100236074B1 (ko) | 격리막 및 그 형성 방법 | |
KR100808590B1 (ko) | 반도체 소자의 소자분리막 및 그의 형성방법 | |
KR20030090840A (ko) | 디램소자의 소자분리구조 및 그의 제조방법 | |
KR20030002363A (ko) | Sti 및 dti를 갖는 반도체 장치의 제조방법 | |
KR20060134320A (ko) | 반도체소자의 트랜치 소자분리막 및 그 제조방법 | |
KR20040014070A (ko) | 반도체 소자의 트랜치 매립 방법 | |
KR20020054666A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130618 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131112 |