JPH1041379A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】加工寸法が小さくて埋め込み性に優れたＤＴＩ
用の分離溝をＳＴＩ用の分離溝に対してセルフアライン
で形成することができる半導体装置の製造方法を提供す
る。 【解決手段】本発明に係る半導体装置の製造方法は、シ
リコン基板１上に第１の膜２を堆積し、この第１の膜２
に第１の開口窓２ａを形成する工程と、第１の膜２上に
第２の膜４を堆積し、第１の開口窓２ａと一部が重なり
合った第２の開口窓４ａを形成する工程と、第１の膜２
及び第２の膜４をマスクとしてシリコン基板１をエッチ
ングし、シリコン基板１内に第１の分離溝６を形成する
工程と、第２の膜４をマスクとして第１の膜２及びシリ
コン基板１をエッチングし、第１の分離溝６と重なり合
った第２の分離溝７をシリコン基板１内に形成する工程
と、少なくとも第２の分離溝７内に絶縁膜８を埋め込む
工程とを含んでいる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、詳しくは、トレンチ（溝）分離技術に関す
る。

【０００２】

【従来の技術】半導体装置の高密度集積化が進展するの
に伴い、トランジスタなどのデバイスサイズのみなら
ず、素子間分離幅を縮小する必要性が増大している。そ
のため、近年では、拡散層間の分離方法として従来のＬ
ＯＣＯＳ分離法に代わり、素子分離特性に優れたトレン
チ分離技術を採用することが行われている。そして、拡
散層間の分離においては深さが０．３μｍ程度と浅い溝
を形成すれば十分であり、この分離はシャロウトレンチ
分離（ＳＴＩ：Shallow Trench Isolation）と呼ばれて
いる。また、さらに微細化がすすむと、ウェル間分離も
縮小しなければならず、この際には数μｍ程度の深い溝
が必要となり、この分離はディープトレンチ分離（ＤＴ
Ｉ：Deep Trench Isolation）と呼ばれている。

【０００３】そして、今後においては、ＳＴＩ技術及び
ＤＴＩ技術を混用する必要がますます増大すると考えら
れており、これらの技術を混用した半導体装置は、図４
または図５で示すような２種類の互いに異なる手順に従
って製造されるのが一般的となっている。

【０００４】まず、従来の形態１に係る製造方法では、
図４（ａ）で示すように、素子分離領域及び不純物拡散
層領域（図示省略）を形成するためのイオン注入が実行
されたシリコン基板５１を用意し、かつ、シリコン基板
５１上を覆って形成されたフォトレジスト膜５２をマス
クとしたうえでのエッチングによってシリコン基板５１
内の所要位置にＤＴＩ用としての分離溝５３を形成した
後、図４（ｂ）で示すように、フォトレジスト膜５４を
マスクとしたエッチングによってシリコン基板５１の所
要位置ごとにＳＴＩ用である分離溝５５を形成する。そ
して、この際における分離溝５５を分離溝５３上に位置
合わせして形成すると、予め形成されていた分離溝５３
はシリコン基板５１内へと拡がることになり、フォトレ
ジスト膜５４上に酸化膜（図示省略）を堆積した後、フ
ォトレジスト膜５４とともに不要な酸化膜を除去する
と、図４（ｃ）で示すように、分離溝５３，５５内には
酸化膜５６が埋め込まれており、半導体装置が製造され
たことになる。

【０００５】また、従来の形態２に係る製造方法におい
ては、図５（ａ）で示すように、シリコン基板５１を用
意し、このシリコン基板５１を被覆して形成されたフォ
トレジスト膜５２をマスクとしたうえでのエッチングに
よってシリコン基板５１内の所要位置ごとにＳＴＩ用と
しての分離溝５７を形成する。そして、これらの分離溝
５７が形成されたシリコン基板５１上をフォトレジスト
膜５４でもって覆った後、図５（ｂ）で示すように、フ
ォトレジスト膜５４をマスクとしたエッチングによって
シリコン基板５１内の所要位置にＤＴＩ用である分離溝
５８を分離溝５７とは別に形成する。さらに、引き続
き、フォトレジスト膜５４上に酸化膜（図示省略）を堆
積した後、フォトレジスト膜５４とともに不要な酸化膜
を除去すると、図５（ｃ）で示すように、分離溝５７，
５８内には酸化膜５９が埋め込まれている。

【０００６】さらにまた、このようなＤＴＩ技術を利用
したうえでデバイス同士を接続するための金属配線を形
成することも行われており、従来の形態３に係る製造方
法では、図６（ａ）で示すように、素子分離領域６１、
不純物拡散領域６２及びゲート電極配線６３の各々が形
成されたシリコン基板６４を用意し、かつ、このシリコ
ン基板６４上に層間絶縁膜となる酸化膜６５を堆積した
後、この酸化膜６５を被覆して形成されたフォトレジス
ト膜６６をマスクとしたうえでのエッチングによって酸
化膜６５内にＳＴＩ用の分離溝６７を形成することが行
われる。なお、この際における分離溝６７のそれぞれ
は、不純物拡散領域６２及びゲート電極配線６３と対応
する位置ごとに形成されている。

【０００７】そして、引き続き、これらの分離溝６７が
形成された酸化膜６５をフォトレジスト膜６８によって
被覆した後、図６（ｂ）で示すように、パターニングさ
れたフォトレジスト膜６８をマスクとしたうえでのエッ
チングによってＤＴＩ用の分離溝６９を分離溝６７と連
続した状態で形成する。その後、分離溝６７内に充填さ
れたフォトレジスト膜６８を除去し、残存するフォトレ
ジスト膜６８上に導電膜（図示省略）を堆積した後、フ
ォトレジスト膜６８とともに不要な導電膜を除去する
と、図６（ｃ）で示すように、分離溝６７，６９内には
金属配線としての導電膜７０が埋め込まれていることに
なる。

【０００８】

【発明が解決しようとする課題】ところで、前記従来の
形態に係る製造方法においては、ＤＴＩ用である分離溝
５３，５８，６９とＳＴＩ用である分離溝５５，５７，
６７とのパターニングが別工程でもって実行されるた
め、ＤＴＩ用及びＳＴＩ用の分離溝同士間に発生する位
置合わせずれをなくし、ＤＴＩ用の分離溝５３，５８，
６９とＳＴＩ用の分離溝５５，５７，６７との位置合わ
せ精度を高めることが重要となる。そのため、図４及び
図６で示した製造方法においては、ＳＴＩ用である分離
溝５５，６７の溝幅をＤＴＩ用の分離溝５３，６９の溝
幅よりも広く設定することが行われるが、この際には最
小加工寸法よりもデバイス間の分離幅の方が大きくなる
という不都合が生じる。

【０００９】また、図５で説明した製造方法を採用した
のでは、ＤＴＩ用である分離溝５８のアスペクト比が非
常に大きくなってしまうことが避けられず、アスペクト
比の大きな分離溝５８をも埋め込むことが可能なほどカ
バレッジ性に優れた絶縁膜が存在していないため、図５
（ｃ）で示しているように、ＤＴＩ用の分離溝５８内に
埋め込まれた絶縁膜５９の内部に空洞などの欠陥が発生
することになり、特性上の不都合を招くことにもなりか
ねないのが現状であった。

【００１０】本発明は、これらの不都合に鑑みて創案さ
れたものであって、加工寸法が小さくて埋め込み性に優
れたＤＴＩ用の分離溝をＳＴＩ用の分離溝に対してセル
フアラインで形成することが可能な半導体装置の製造方
法を提供することを目的としている。

【００１１】

【課題を解決するための手段】本発明の請求項１及び請
求項２に係る半導体装置の製造方法は、シリコン基板上
に第１の膜を堆積し、かつ、この第１の膜に第１の開口
窓を形成する工程と、第１の膜上に第２の膜を堆積し、
かつ、第１の開口窓と一部が重なり合った第２の開口窓
を形成する工程と、第１の膜及び第２の膜をマスクとし
てシリコン基板をエッチングし、シリコン基板内に第１
の分離溝を形成する工程と、第２の膜をマスクとして第
１の膜及びシリコン基板をエッチングし、第１の分離溝
と重なり合った第２の分離溝をシリコン基板内に形成す
る工程と、第２の膜上に絶縁膜を堆積し、かつ、少なく
とも第２の分離溝内に絶縁膜を埋め込む工程とを含んで
いる。そして、この製造方法によれば、第１の開口窓と
第２の開口窓とが重なり合った部分直下のシリコン基板
内に幅の狭い第１の分離溝が形成され、かつ、第２の開
口窓と対応して幅の広い第２の分離溝が第１の分離溝と
重なり合ったうえでシリコン基板内に形成されており、
第１及び第２の分離溝同士はセルフアラインでもって形
成されたものとなっている。

【００１２】また、請求項３及び請求項４に係る半導体
装置の製造方法は、シリコン基板上に絶縁膜及び第１の
膜を順次堆積し、かつ、この第１の膜に第１の開口窓を
形成する工程と、第１の膜上に第２の膜を堆積し、か
つ、第１の開口窓と一部が重なり合った第２の開口窓を
形成する工程と、第１及び第２の膜をマスクとして絶縁
膜をエッチングし、絶縁膜内に第１の分離溝を形成する
工程と、第２の膜をマスクとして第１の膜及び絶縁膜を
エッチングし、第１の分離溝と重なり合った第２の分離
溝を絶縁膜内に形成する工程と、第２の膜上に導電膜を
堆積し、かつ、第１の分離溝及び第２の分離溝内に導電
膜を埋め込む工程とを含んでいる。この製造方法によれ
ば、第１の開口窓と第２の開口窓とが互いに重なり合っ
た部分直下の絶縁膜内に幅の狭い第１の分離溝が形成さ
れているとともに、第２の開口窓と対応して幅の広い第
２の分離溝が第１の分離溝と重なり合ったうえで絶縁膜
内に形成されていることになり、これら第１及び第２の
分離溝同士は互いにセルフアラインでもって形成されて
いる。

【００１３】

【発明の実施の形態】本発明の請求項１に係る半導体装
置の製造方法は、シリコン基板上に第１の膜を堆積し、
かつ、この第１の膜に第１の開口窓を形成する工程と、
第１の膜上に第２の膜を堆積し、かつ、第１の開口窓と
一部が重なり合った第２の開口窓を形成する工程と、第
１の膜及び第２の膜をマスクとしてシリコン基板をエッ
チングし、シリコン基板内に第１の分離溝を形成する工
程と、第２の膜をマスクとして第１の膜及びシリコン基
板をエッチングし、第１の分離溝と重なり合った第２の
分離溝をシリコン基板内に形成する工程と、第２の膜上
に絶縁膜を堆積し、かつ、少なくとも第２の分離溝内に
絶縁膜を埋め込む工程とを含んでいる。そして、請求項
２に係る半導体装置の製造方法は、請求項１に記載の製
造方法における第１の膜が酸化膜もしくは窒化膜であ
り、第２の膜が多結晶シリコン膜もしくは窒化膜である
とともに、絶縁膜が酸化膜であることを特徴としてい
る。そこで、この際における第１及び第２の分離溝同士
はセルフアラインでもってシリコン基板内に形成されて
いることになり、少なくとも第２の分離溝は絶縁膜が埋
め込まれたものとなる。

【００１４】また、本発明の請求項３に係る半導体装置
の製造方法は、シリコン基板上に絶縁膜及び第１の膜を
順次堆積し、かつ、この第１の膜に第１の開口窓を形成
する工程と、第１の膜上に第２の膜を堆積し、かつ、第
１の開口窓と一部が重なり合った第２の開口窓を形成す
る工程と、第１及び第２の膜をマスクとして絶縁膜をエ
ッチングし、絶縁膜内に第１の分離溝を形成する工程
と、第２の膜をマスクとして第１の膜及び絶縁膜をエッ
チングし、第１の分離溝と重なり合った第２の分離溝を
絶縁膜内に形成する工程と、第２の膜上に導電膜を堆積
し、かつ、第１の分離溝及び第２の分離溝内に導電膜を
埋め込む工程とを含んでいる。さらに、請求項４に係る
半導体装置の製造方法は、請求項３に記載の製造方法に
おける絶縁膜が酸化膜であり、第１の膜が窒化膜である
とともに、第２の膜がフォトレジスト膜であることを特
徴としている。そのため、この際における第１及び第２
の分離溝同士はセルフアラインでもって絶縁膜内に形成
されたものとなり、これらの分離溝内に埋め込まれた導
電膜は金属配線として機能することになる。

【００１５】以下、本発明の実施の形態を図面に基づい
て説明する。

【００１６】（実施の形態１）図１は実施の形態１に係
る半導体装置の製造方法を手順に従って示す工程断面図
であり、ＳＴＩ技術及びＤＴＩ技術を混用する半導体装
置は図１で示すような工程に従って製造されることにな
る。

【００１７】まず、図１（ａ）で示すように、素子分離
領域及び不純物拡散層領域（図示省略）を形成するため
のイオン注入が実行されたシリコン基板１を用意し、か
つ、２０ｎｍ程度の膜厚とされた酸化膜２を第１の膜と
してシリコン基板１の表面上に堆積した後、フォトレジ
スト膜３をマスクとしたうえでのドライエッチングまた
はウェットエッチングによって酸化膜２の所要位置に第
１の開口窓２ａを形成する。そして、図１（ｂ）で示す
ように、膜厚２００ｎｍ程度の多結晶シリコン膜４を第
２の膜として酸化膜２上に堆積した後、フォトレジスト
膜５をマスクとしたうえでのドライエッチングにより、
酸化膜２に形成された第１の開口窓２ａと一部が重なり
合った第２の開口窓４ａを多結晶シリコン膜４の所要位
置ごとに形成する。なお、ここでは、第１の膜が酸化膜
２であり、第２の膜が多結晶シリコン膜４であるとして
いるが、これらのみに限定されることはなく、第１及び
第２の膜それぞれがともに窒化膜であってもよいことは
勿論である。

【００１８】引き続き、図１（ｃ）で示すように、一部
が重なり合う第１及び第２の開口窓２ａ，４ａが形成さ
れた酸化膜２及び多結晶シリコン膜４をマスクとし、第
１及び第２の開口窓２ａ，４ａ同士の間から露出したシ
リコン基板１をエッチングすることにより、第１の開口
窓２ａと第２の開口窓４ａとが互いに重なり合った部分
直下のシリコン基板１内に５００ｎｍ程度の深さとなっ
た第１の分離溝６をＤＴＩ用として形成する。すなわ
ち、この際においては、シリコン系膜の３０〜４０倍程
度のエッチング耐性を有する酸化膜２がマスクであるた
め、シリコン基板１内には第１及び第２の開口窓２ａ，
４ａの重なり合った寸法、例えば、０．０５ｎｍ程度に
見合った０．１ｎｍ程度の溝幅を有する狭い分離溝６が
形成されることになる。なお、シリコン基板１のエッチ
ング時には、ＨＢｒ，Ｃｌ₂及びＯ₂の混合ガスによるド
ライエッチング法を採用するのが一般的である。

【００１９】次に、図１（ｄ）で示すように、多結晶シ
リコン膜４をマスクとしたうえで第２の開口窓４ａ内に
露出している酸化膜２をバッファードフッ酸水溶液を用
いたウェットエッチングによって除去し、かつ、多結晶
シリコン膜４をマスクとしたうえでのエッチング、つま
り、ＨＢｒ及びＣｌ₂ の混合ガスによるドライエッチン
グによって深さが２００ｎｍ程度と浅くてＳＴＩ用とな
る第２の分離溝７をシリコン基板１内に形成する。する
と、予め形成されていた第１の分離溝６は第２の分離溝
７が重なり合うことによってシリコン基板１内へと拡が
ることになり、引き続き、絶縁膜であるところの酸化膜
（図示省略）を多結晶シリコン膜４上に堆積したうえで
不要な酸化膜を除去すると、図１（ｅ）で示すように、
少なくとも第２の分離溝７内には酸化膜８が埋め込まれ
た構造を有する半導体装置が製造されたことになる。な
お、ここでの絶縁膜として非常にカバレッジ性の優れた
酸化膜８を使用した際には、第１の分離溝６内にも酸化
膜８が埋め込まれることになるが、このような構造であ
っても差し支えない。

【００２０】そして、この実施の形態１に係る半導体装
置の製造方法においては、ＤＴＩ用の分離溝６とＳＴＩ
用の分離溝７とがセルフアラインでもって形成されるこ
とになるので、これら第１及び第２の分離溝６，７同士
間の位置合わせずれが生じることはなくなり、位置合わ
せ精度が高まることになる。そして、この際におけるデ
バイス間の分離幅は多結晶シリコン膜４に形成された第
２の開口部４ａの大きさに基づいて定まることになり、
最小加工寸法の設定によって最小の分離幅を確保するこ
とが可能となる。すなわち、この実施の形態１において
は、エッチング選択性の異なる２種類のマスクであると
ころの酸化膜２及び多結晶シリコン膜４を用いるととも
に、これらのそれぞれに形成された第１及び第２の開口
部２ａ，４ａ同士の位置合わせずれを積極的に利用する
ことにより、溝幅が狭くて深さの深いＤＴＩ用の分離溝
６と、溝幅が広くて深さの浅いＳＴＩ用の分離溝７とが
セルフアラインでもって互いに重なり合って形成されて
いる。

【００２１】ところで、以上説明した実施の形態１に係
る半導体装置の製造方法では、図１（ｄ）で示したよう
に、多結晶シリコン膜４をマスクとしたうえで酸化膜２
及びシリコン基板１をエッチングし、第１の分離溝６と
重なり合った第２の分離溝７をシリコン基板１内に形成
した後、図１（ｅ）で示したように、第２の分離溝７内
に酸化膜８を埋め込むことを行っているが、このような
手順に限られることはなく、図２で示すような変形手順
を採用することも可能である。すなわち、ここでは、図
１（ｄ）で示した工程に引き続き、多結晶シリコン膜４
と、第１及び第２の分離溝６，７との外部に露出した表
面をドライ酸化法またはウェット酸化法でもって酸化す
ることを行う。

【００２２】すると、図２（ａ）で示すように、多結晶
シリコン膜４及び分離溝７との表面上には熱酸化膜９が
堆積し、溝幅の狭い第１の分離溝６内には熱酸化膜９が
埋め込まれていることになる。さらに、多結晶シリコン
膜４上に酸化膜（図示省略）を堆積することによって第
２の分離溝７内に酸化膜８を埋め込むと、図２（ｂ）で
示すように、表面上が熱酸化膜９でもって被覆された第
２の分離溝７の内部には絶縁膜である酸化膜８が埋め込
まれていることになり、半導体装置が製造されたことに
なる。そして、このようにした際には、ＤＴＩ用の分離
溝６内にも熱酸化膜９が埋め込まれている結果、分離特
性の優れた構造が得られることになる。

【００２３】（実施の形態２）図２は実施の形態２に係
る半導体装置の製造方法を手順に従って示す工程断面図
であり、この際における半導体装置は以下のような工程
に従って製造されることになっている。

【００２４】まず、図３（ａ）で示すように、素子分離
領域１１、不純物拡散領域１２及びゲート電極配線１３
の各々が形成されたシリコン基板１４を用意し、かつ、
このシリコン基板１４上に層間絶縁膜となる膜厚６００
ｎｍ程度の酸化膜１５を堆積したうえ、第１の膜となる
膜厚２００ｎｍ程度の窒化膜１６をプラズマＣＶＤ法で
もって酸化膜１５上に堆積した後、窒化膜１６を被覆し
て形成されたフォトレジスト膜１７をマスクとしたうえ
でのドライエッチングによって窒化膜１６の所要位置ご
とに第１の開口窓１６ａを形成する。なお、この際にお
ける開口窓１６ａのそれぞれは、不純物拡散領域１２及
びゲート電極配線１３と対応する位置ごとに形成されて
いる。そして、図３（ｂ）で示すように、第１の開口窓
１６ａが形成された窒化膜１６上に膜厚が１μｍ程度と
されたフォトレジスト膜１８を第２の膜として堆積した
後、窒化膜１６に形成された第１の開口窓１６ａと一部
が重なり合った第２の開口部１８ａをフォトレジスト膜
１８の所要位置ごとに形成する。

【００２５】引き続き、図３（ｃ）で示すように、一部
が重なり合う第１及び第２の開口部１６ａ，１８ａが形
成された窒化膜１６及びフォトレジスト膜１８をマスク
としたうえでのエッチングを実行し、第１及び第２の開
口部１６ａ，１８ａ同士の間から露出している酸化膜１
５内に３００ｎｍ程度の深さとなった第１の分離溝１９
をＤＴＩ用として形成する。すなわち、この場合には、
第１の開口部１６ａと第２の開口部１８ａとが互いに重
なり合った部分直下の酸化膜１５内に、溝幅の狭い分離
溝１９が形成されたことになる。さらに、図３（ｄ）で
示すように、フォトレジスト膜１８をマスクとしたうえ
で第２の開口部１８ａ内に露出している窒化膜１６をド
ライエッチングによって除去し、かつ、同じフォトレジ
スト膜１８をマスクとしたうえでのドライエッチングに
よって深さが３５０ｎｍ程度となった第２の分離溝２０
をＳＴＩ用として酸化膜１５内に形成する。すると、予
め形成されていた第１の分離溝１９は第２の分離溝２０
が重なり合って形成されたことによって酸化膜１５内へ
と拡がることになり、不純物拡散領域１２及びゲート電
極配線１３にまで到達する。

【００２６】そこで、引き続き、導電膜であるところの
多結晶シリコン膜やアルミニウム膜（図示省略）をフォ
トレジスト膜１８上に堆積したうえで不要な導電膜を除
去すると、図３（ｅ）で示すように、第１及び第２の分
離溝１９，２０内には金属配線としての導電膜２１が埋
め込まれており、ＤＴＩ技術を利用して形成された金属
配線を備えた構造の半導体装置が製造されたことにな
る。そして、この実施の形態２に係る半導体装置の製造
方法では、ＤＴＩ用の分離溝１９とＳＴＩ用の分離溝２
０とがセルフアラインでもって形成されており、第１及
び第２の分離溝１９，２０同士の位置合わせずれが生じ
ないので、これらの位置合わせずれに起因する断線など
のような不都合は発生しなくなる。また、このような構
造を採用した際には、溝幅の狭い分離溝２０内に埋め込
まれた導電膜２１が不純物拡散領域１２及びゲート電極
配線１３に対するコンタクト領域となっており、これら
コンタクト領域の占有面積が従来よりも大幅に縮小して
いるので、半導体装置のより一層の高密度集積化を図る
ことが可能となる。

【００２７】

【発明の効果】以上説明したように、本発明の請求項１
及び請求項２に係る半導体装置の製造方法によれば、エ
ッチング選択性の異なるマスクとして機能する第１の膜
及び第２の膜それぞれに形成された第１の開口窓と第２
の開口窓とが重なり合った部分直下のシリコン基板内に
は幅の狭い第１の分離溝が形成されており、第２の開口
窓と対応して幅の広い第２の分離溝がセルフアラインで
もって第１の分離溝と重なり合って形成されることにな
る。従って、加工寸法が小さくて埋め込み性に優れたＤ
ＴＩ用の分離溝をＳＴＩ用の分離溝に対してセルフアラ
インで形成することが可能となる結果、ＤＴＩ用及びＳ
ＴＩ用の分離溝同士間に発生する位置合わせずれをなく
して両者の位置合わせ精度を高めることができ、最小加
工寸法の設定によってデバイス間の分離幅を確保できる
という効果が得られる。

【００２８】また、本発明の請求項３及び請求項４に係
る半導体装置の製造方法によれば、第１の開口窓と第２
の開口窓とが互いに重なり合った部分直下の絶縁膜内に
幅の狭い第１の分離溝が形成されており、かつ、第２の
開口窓と対応して幅の広い第２の分離溝がセルフアライ
ンでもって第１の分離溝と重なり合った状態として形成
されていることになる。そこで、これらの分離溝内に埋
め込まれた導電膜は金属配線として機能することにな
り、ＳＴＩ技術及びＤＴＩ技術を混用してなる配線構造
を具備した半導体装置を容易に構成できるという効果が
得られる。

【図面の簡単な説明】

【図１】実施の形態１に係る半導体装置の製造方法を手
順に従って示す工程断面図である。

【図２】変形手順を示す工程断面図である。

【図３】実施の形態２に係る半導体装置の製造方法を手
順に従って示す工程断面図である。

【図４】従来の形態１に係る半導体装置の製造方法を手
順に従って示す工程断面図である。

【図５】従来の形態２に係る半導体装置の製造方法を手
順に従って示す工程断面図である。

【図６】従来の形態３に係る半導体装置の製造方法を手
順に従って示す工程断面図である。

【符号の説明】

１ シリコン基板 ２ 酸化膜（第１の膜） ２ａ 第１の開口窓 ４ 多結晶シリコン膜（第２の膜） ４ａ 第２の開口窓 ６ 第１の分離溝 ７ 第２の分離溝 ８ 酸化膜（絶縁膜）

Claims (4)

【特許請求の範囲】
1. 【請求項１】シリコン基板上に第１の膜を堆積し、か
   つ、この第１の膜に第１の開口窓を形成する工程と、第
   １の膜上に第２の膜を堆積し、かつ、第１の開口窓と一
   部が重なり合った第２の開口窓を形成する工程と、第１
   の膜及び第２の膜をマスクとしてシリコン基板をエッチ
   ングし、シリコン基板内に第１の分離溝を形成する工程
   と、第２の膜をマスクとして第１の膜及びシリコン基板
   をエッチングし、第１の分離溝と重なり合った第２の分
   離溝をシリコン基板内に形成する工程と、第２の膜上に
   絶縁膜を堆積し、かつ、少なくとも第２の分離溝内に絶
   縁膜を埋め込む工程とを含んでいることを特徴とする半
   導体装置の製造方法。
2. 【請求項２】請求項１に記載した半導体装置の製造方法
   であって、 第１の膜は酸化膜もしくは窒化膜であり、第２の膜は多
   結晶シリコン膜もしくは窒化膜であるとともに、絶縁膜
   は酸化膜であることを特徴とする半導体装置の製造方
   法。
3. 【請求項３】シリコン基板上に絶縁膜及び第１の膜を順
   次堆積し、かつ、この第１の膜に第１の開口窓を形成す
   る工程と、第１の膜上に第２の膜を堆積し、かつ、第１
   の開口窓と一部が重なり合った第２の開口窓を形成する
   工程と、第１及び第２の膜をマスクとして絶縁膜をエッ
   チングし、絶縁膜内に第１の分離溝を形成する工程と、
   第２の膜をマスクとして第１の膜及び絶縁膜をエッチン
   グし、第１の分離溝と重なり合った第２の分離溝を絶縁
   膜内に形成する工程と、第２の膜上に導電膜を堆積し、
   かつ、第１の分離溝及び第２の分離溝内に導電膜を埋め
   込む工程とを含んでいることを特徴とする半導体装置の
   製造方法。
4. 【請求項４】請求項３に記載した半導体装置の製造方法
   であって、 絶縁膜は酸化膜であり、第１の膜は窒化膜であるととも
   に、第２の膜はフォトレジスト膜であることを特徴とす
   る半導体装置の製造方法。